KR101710056B1 - 퓨즈 회로, 이를 포함하는 퓨즈 어레이 및 반도체 메모리 장치 - Google Patents

퓨즈 회로, 이를 포함하는 퓨즈 어레이 및 반도체 메모리 장치 Download PDF

Info

Publication number
KR101710056B1
KR101710056B1 KR1020100077102A KR20100077102A KR101710056B1 KR 101710056 B1 KR101710056 B1 KR 101710056B1 KR 1020100077102 A KR1020100077102 A KR 1020100077102A KR 20100077102 A KR20100077102 A KR 20100077102A KR 101710056 B1 KR101710056 B1 KR 101710056B1
Authority
KR
South Korea
Prior art keywords
program
unit
sensing
output signal
resistance value
Prior art date
Application number
KR1020100077102A
Other languages
English (en)
Other versions
KR20120014969A (ko
Inventor
김진호
손종필
장성진
문병식
오승훈
박주섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100077102A priority Critical patent/KR101710056B1/ko
Priority to US13/205,966 priority patent/US8599635B2/en
Publication of KR20120014969A publication Critical patent/KR20120014969A/ko
Application granted granted Critical
Publication of KR101710056B1 publication Critical patent/KR101710056B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

퓨즈 회로는 프로그램부, 센싱부 및 제어부를 포함한다. 프로그램부는 프로그램 신호에 응답하여 프로그램되고, 센싱 인에이블 신호에 응답하여 프로그램 출력 신호를 출력한다. 센싱부는 제어 신호에 기초하여 저항 값이 가변되는 가변 저항부를 포함하고, 가변 저항부의 저항 값 및 프로그램 출력 신호에 기초하여 센싱 출력 신호를 생성한다. 제어부는 동작 모드에 따라서 상기 제어 신호를 변경하고, 상기 센싱 출력 신호에 기초하여 프로그램부를 리프로그램시킨다.

Description

퓨즈 회로, 이를 포함하는 퓨즈 어레이 및 반도체 메모리 장치{Fuse circuit, fuse array and semiconductor memory device including the same}
본 발명은 전기적인 퓨징에 관한 것으로서, 더욱 상세하게는 프로그램 특성의 향상을 위한 퓨즈 회로, 이를 포함하는 퓨즈 어레이 및 반도체 메모리 장치에 관한 것이다.
퓨즈 회로는 퓨즈의 프로그램 상태에 따라 상이한 논리 레벨을 가지는 출력 신호를 생성하는 회로이며, 다양한 장치에 퓨즈 회로가 사용될 수 있다. 예를 들어, 반도체 메모리 장치는 일반적으로 메모리 셀의 불량이 발생할 경우를 대비해서 리던던트(redundant) 메모리 셀들을 구비하며, 퓨즈 회로는 그 프로그램 상태에 따라 불량이 발생한 메모리 셀의 어드레스가 입력된 경우 정상 경로(normal path)를 차단하고 리던던시 경로(redundancy path)를 활성화시킴으로써 불량이 발생한 메모리 셀들을 리던던트 메모리 셀들로 대체하는 리페어(repair) 동작을 수행한다. 이러한 리페어 동작을 위하여 퓨즈 회로가 이용될 수 있다.
퓨즈 회로에 포함되는 퓨즈의 종류에는 레이저 퓨즈(laser fuse), E-퓨즈(electrical fuse) 및 안티퓨즈(anti-fuse) 등이 있다. 이 중 안티퓨즈는 일반적으로 도전체 사이에 유전체가 삽입되는 형태로 구현되며, 충분한 시간 동안 안티퓨즈 양단의 도전체를 통해 고전압인 프로그램 전압을 인가하여 양 도전체 사이의 유전체를 파괴하는 방식으로 프로그램된다. 즉 안티퓨즈가 프로그램되면, 안티퓨즈의 양단의 도전체가 단락되어 프로그램되기 이전에 비해 저항 값이 작아지게 되며, 따라서 안티퓨즈는 일반적인 퓨즈 소자와 반대되는 전기적 특성을 가진다.
본 발명의 일 목적은 동작 모드에 따라 저항 값이 가변되는 가변 저항부를 이용하여 프로그램 특성이 향상된 퓨즈 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 퓨즈 회로를 포함하는 퓨즈 어레이 및 반도체 메모리 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 퓨즈 회로는 프로그램부, 센싱부 및 제어부를 포함한다. 상기 프로그램부는 프로그램 신호에 응답하여 프로그램되고, 센싱 인에이블 신호에 응답하여 프로그램 출력 신호를 출력한다. 상기 센싱부는 제어 신호에 기초하여 저항 값이 가변되는 가변 저항부를 포함하고, 상기 가변 저항부의 저항 값 및 상기 프로그램 출력 신호에 기초하여 센싱 출력 신호를 생성한다. 상기 제어부는 동작 모드에 따라서 상기 제어 신호를 변경하고, 상기 센싱 출력 신호에 기초하여 상기 프로그램부를 리프로그램시킨다.
일 실시예에서, 상기 동작 모드는, 상기 프로그램부의 프로그램 여부를 검증하는 제1 동작 모드 및 상기 프로그램부의 프로그램 상태에 기초하여 상기 퓨즈 회로를 정상 동작시키는 제2 동작 모드를 포함할 수 있다.
상기 제1 동작 모드에서는, 상기 센싱부는 상기 가변 저항부의 저항 값에 기초하여 제1 센싱 동작을 수행하고, 상기 제어부는 상기 제1 센싱 동작의 결과에 기초하여 상기 프로그램부의 프로그램 여부를 검증할 수 있다.
상기 제어부는, 상기 프로그램부의 프로그램 여부의 검증 결과, 상기 프로그램부가 정상적으로 프로그램된 경우에는 상기 제어 신호를 변경하여 상기 퓨즈 회로를 상기 제2 동작 모드로 동작시키고, 상기 프로그램부가 비정상적으로 프로그램된 경우에는 상기 프로그램부를 리프로그램시킬 수 있다.
상기 제1 센싱 동작을 수행하는 경우에, 상기 센싱부는 상기 제어 신호에 기초하여 상기 가변 저항부의 저항 값을 설정하고, 상기 가변 저항부의 저항 값 및 상기 프로그램 출력 신호에 기초하여 상기 프로그램부의 프로그램 여부를 나타내는 상기 센싱 출력 신호를 생성할 수 있다.
상기 제2 동작 모드에서는, 상기 센싱부는 상기 제어 신호에 기초하여 상기 가변 저항부의 저항 값을 상기 제1 동작 모드에서의 상기 가변 저항부의 저항 값보다 크도록 설정할 수 있다.
일 실시예에서, 상기 동작 모드는, 상기 프로그램부의 불량 여부를 판단하는 제3 동작 모드를 더 포함할 수 있다.
상기 제3 동작 모드에서는, 상기 센싱부는 상기 가변 저항부의 저항 값에 기초하여 제2 센싱 동작을 수행하고, 상기 제어부는 상기 제2 센싱 동작의 결과에 기초하여 상기 프로그램부의 불량 여부를 판단할 수 있다.
상기 제2 센싱 동작을 수행하는 경우에, 상기 센싱부는 상기 제어 신호에 기초하여 상기 가변 저항부의 저항 값을 설정하고, 상기 가변 저항부의 저항 값 및 상기 프로그램 출력 신호에 기초하여 상기 프로그램부의 불량 여부를 나타내는 상기 센싱 출력 신호를 생성할 수 있다.
상기 센싱부는, 상기 제1 동작 모드에서 상기 가변 저항부의 저항 값을 제1 저항 값으로 설정하고, 상기 제2 동작 모드에서 상기 가변 저항부의 저항 값을 제2 저항 값으로 설정하며, 상기 제3 동작 모드에서 상기 가변 저항부의 저항 값을 제3 저항 값으로 설정할 수 있다. 이 경우 제3 저항 값은 상기 제1 저항 값보다 크고, 상기 제2 저항 값은 상기 제3 저항 값보다 작고 상기 제1 저항 값보다 클 수 있다.
일 실시예에서, 상기 센싱부는, 센싱 출력 신호 생성부 및 상기 가변 저항부를 포함할 수 있다. 상기 센싱 출력 신호 생성부는 상기 가변된 저항 값 및 상기 프로그램 출력 신호에 기초하여 상기 센싱 출력 신호를 생성한다. 상기 가변 저항부는 상기 제어 신호에 기초하여 상기 저항 값이 가변된다.
상기 가변 저항부는, 복수의 MOS 트랜지스터들 및 스위치부를 포함할 수 있다. 상기 복수의 MOS 트랜지스터들은 상기 센싱 출력 신호 생성부와 접지전압 사이에 직렬 연결되고 게이트에 고정된 값을 가지는 게이트 제어 신호가 각각 인가된다. 상기 스위치부는 상기 제어 신호에 기초하여 상기 복수의 MOS 트랜지스터들 중 적어도 하나를 상기 센싱 출력 신호 생성부 및 상기 접지전압과 전기적으로 연결시킨다.
상기 가변 저항부는, 상기 센싱 출력 신호 생성부와 접지전압 사이에 연결되고 가변되는 게이트 제어 신호가 게이트에 인가되는 MOS 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 프로그램부는, 안티퓨즈, 선택 트랜지스터, 프로그램 트랜지스터 및 센싱 트랜지스터를 포함할 수 있다. 상기 안티퓨즈는 프로그램 전압 단자에 제1단이 연결된다. 상기 선택 트랜지스터는 상기 안티퓨즈의 제2단과 제1 노드 사이에 연결되고, 워드라인 신호가 게이트에 인가된다. 상기 프로그램 트랜지스터는 상기 제1 노드와 접지전압 사이에 연결되고, 상기 프로그램 신호가 게이트에 인가된다. 상기 센싱 트랜지스터는 상기 제1 노드와 연결된 제1 단자, 상기 센싱 인에이블 신호가 인가되는 게이트 및 상기 프로그램 출력 신호를 제공하는 제2 단자를 포함한다.
상기 다른 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 퓨즈 어레이는 퓨즈 배열부, 센싱부 및 제어부를 포함한다. 상기 퓨즈 배열부는 프로그램 신호에 응답하여 각각 프로그램되고, 센싱 인에이블 신호에 응답하여 프로그램 출력 신호를 각각 출력하는 복수의 프로그램부들을 포함한다. 상기 센싱부는 제어 신호에 기초하여 저항 값이 가변되는 가변 저항부를 포함하고, 상기 가변 저항부의 저항 값 및 상기 복수의 프로그램부들 중에서 선택된 프로그램부에서 출력된 프로그램 출력 신호에 기초하여 센싱 출력 신호를 생성한다. 상기 제어부는 동작 모드에 따라서 상기 제어 신호를 변경하고, 상기 센싱 출력 신호에 기초하여 상기 선택된 프로그램부를 리프로그램시킨다.
상기 동작 모드는, 상기 프로그램부들의 프로그램 여부를 검증하는 제1 동작 모드 및 상기 프로그램부의 프로그램 상태에 기초하여 상기 퓨즈 어레이를 정상 동작시키는 제2 동작 모드를 포함할 수 있다.
상기 동작 모드는, 상기 프로그램부의 불량 여부를 판단하는 제3 동작 모드를 더 포함할 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 반도체 메모리 장치는 메모리 셀 어레이, 어드레스 디코더 및 리페어 회로를 포함한다. 상기 메모리 셀 어레이는 노말 메모리 셀들과 리던던트 메모리 셀들을 포함한다. 상기 어드레스 디코더는 어드레스 신호 및 센싱 출력 신호에 기초하여 상기 노말 메모리 셀들과 상기 리던던트 메모리 셀들을 선택적으로 액세스한다. 상기 리페어 회로는 상기 노말 메모리 셀들에 불량이 발생한 경우에 프로그램되고, 상기 센싱 출력 신호를 출력한다. 상기 리페어 회로는 퓨즈 어레이를 포함하고, 상기 퓨즈 어레이는, 퓨즈 배열부, 센싱부 및 제어부를 포함한다. 상기 퓨즈 배열부는 프로그램 신호에 응답하여 각각 프로그램되고, 센싱 인에이블 신호에 응답하여 프로그램 출력 신호를 각각 출력하는 복수의 프로그램부들을 포함한다. 상기 센싱부는 제어 신호에 기초하여 저항 값이 가변되는 가변 저항부를 포함하고, 상기 가변 저항부의 저항 값 및 상기 복수의 프로그램부들 중에서 선택된 프로그램부에서 출력된 프로그램 출력 신호에 기초하여 상기 센싱 출력 신호를 생성한다. 상기 제어부는 동작 모드에 따라서 상기 제어 신호를 변경하고, 상기 센싱 출력 신호에 기초하여 상기 선택된 프로그램부를 리프로그램시킨다.
상기와 같은 본 발명의 실시예들에 따른 퓨즈 회로는 제어 신호에 기초하여 저항 값이 가변되는 가변 저항부를 이용하여, 프로그램부에 대한 센싱 기준을 효과적으로 변경할 수 있다. 또한 상기 가변된 저항 값을 기초로 생성된 센싱 출력 신호에 기초하여 프로그램부의 불량 여부 및/또는 프로그램 여부를 판단함으로써, 퓨즈 회로의 신뢰성 및 프로그램 특성을 향상시킬 수 있다.
상기와 같은 본 발명의 실시예들에 따른 퓨즈 어레이 및 반도체 메모리 장치는 제어 신호에 기초하여 가변 저항부의 저항 값을 가변시킴으로써, 프로그램부에 대한 센싱 기준을 효과적으로 변경하고 신뢰성 및 프로그램 특성을 향상시킬 수 있으며, 이를 포함하는 전자 시스템의 성능을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 퓨즈 회로를 나타내는 블록도이다.
도 2는 도 1의 퓨즈 회로에 포함된 프로그램부의 일 예를 나타내는 회로도이다.
도 3은 도 1의 퓨즈 회로에 포함된 센싱부의 일 예를 나타내는 도면이다.
도 4a 내지 도 4d는 도 3의 센싱부에 포함된 가변 저항부의 예들을 나타내는 회로도들이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 퓨즈 회로의 동작을 나타내는 타이밍도들이다.
도 6은 도 1의 퓨즈 회로의 동작 방법의 일 예를 나타내는 순서도이다.
도 7은 도 6의 센싱 동작을 수행하는 단계의 일 예를 나타내는 순서도이다.
도 8은 도 1의 퓨즈 회로의 동작 방법의 다른 예를 나타내는 순서도이다.
도 9는 도 8의 제1 센싱 동작을 수행하는 단계의 일 예를 나타내는 순서도이다.
도 10은 도 8의 제2 센싱 동작을 수행하는 단계의 일 예를 나타내는 순서도이다.
도 11은 본 발명의 일 실시예에 따른 퓨즈 회로를 포함하는 퓨즈 어레이를 나타내는 블록도이다.
도 12는 도 11의 퓨즈 어레이의 프로그램 특성을 나타내는 그래프이다.
도 13은 도 11의 퓨즈 어레이를 포함하는 반도체 메모리 장치를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 퓨즈 회로를 나타내는 블록도이다.
도 1을 참조하면, 퓨즈 회로(1000)는 프로그램부(1100), 센싱부(1200) 및 제어부(1300)를 포함한다.
퓨즈 회로(1000)는 프로그램 모드, 제1 동작 모드 및 제2 동작 모드로 동작할 수 있다. 퓨즈 회로(1000)는 상기 프로그램 모드에서 프로그램부(1100)에 포함된 퓨즈 소자를 프로그램시키고, 상기 제1 동작 모드에서 상기 퓨즈 소자의 프로그램 여부를 검증하여 상기 프로그램 여부를 나타내는 센싱 출력 신호(SOUT)를 생성하며, 상기 제2 동작 모드에서 상기 퓨즈 소자의 프로그램 상태에 기초하여 퓨즈 회로(1000)를 정상 동작시킨다. 예를 들어 상기 정상 동작은 퓨즈 회로(1000)가 포함된 반도체 메모리 장치의 리던던시 경로를 활성화시키는 리페어 동작일 수 있다. 또한 퓨즈 회로(1000)는 상기 퓨즈 소자의 불량 여부를 판단하여 상기 불량 여부를 나타내는 센싱 출력 신호(SOUT)를 생성하는 제3 동작 모드로 동작할 수 있다. 프로그램 신호(PGM)가 활성화되는 경우에 상기 프로그램 모드가 개시되고, 센싱 인에이블 신호(SEN)가 활성화되는 경우에 상기 제1 동작 모드 또는 상기 제3 동작 모드가 개시되며, 상기 제1 동작 모드에서 상기 퓨즈 소자가 정상적으로 프로그램된 경우에 상기 제2 동작 모드가 개시될 수 있다.
프로그램부(1100)는 프로그램 신호(PGM)에 응답하여 프로그램되고, 센싱 인에이블 신호(SEN)에 응답하여 프로그램 출력 신호(PS)를 출력한다. 즉, 프로그램부(1100)는 프로그램 신호(PGM)가 활성화된 경우에 프로그램될 수 있고, 센싱 인에이블 신호(SEN)가 활성화된 경우에 프로그램 출력 신호(PS)를 출력할 수 있다. 여기서 프로그램 출력 신호(PS)는 전압 신호 또는 전류 신호일 수 있다. 프로그램부(1100)는 상기 퓨즈 소자를 포함할 수 있으며, 예를 들어 상기 퓨즈 소자는 안티퓨즈일 수 있다.
센싱부(1200)는 제어 신호(CON)에 기초하여 저항 값이 가변되는 가변 저항부를 포함한다. 제어 신호(CON)는 복수의 신호들을 포함할 수 있다. 센싱부(1200)는 상기 가변 저항부의 저항 값 및 프로그램 출력 신호(PS)에 기초하여 센싱 출력 신호(SOUT)를 생성한다. 센싱 출력 신호(SOUT)는 상기 동작 모드에 따라서 프로그램부(1100)의 불량 여부 또는 프로그램 여부를 나타낼 수 있다. 센싱부(1200)는 인버터를 포함하는 래치 형태로 구현될 수 있으며, 상기 인버터의 로직 문턱 전압(logic threshold voltage)을 센싱 기준 신호로 사용할 수 있다.
제어부(1300)는 센싱 출력 신호(SOUT)를 수신하며, 프로그램 신호(PGM), 센싱 인에이블 신호(SEN) 및 제어 신호(CON)를 제공할 수 있다. 제어부(1300)는 상기 동작 모드에 따라서 제어 신호(CON)를 변경하고, 센싱 출력 신호(SOUT)에 기초하여 프로그램부(1100)를 리프로그램시킨다. 예를 들어 제어부(1300)는 센싱 출력 신호(SOUT)에 기초하여 프로그램부(1100)의 불량 여부를 판단하거나 또는 프로그램 여부를 검증할 수 있다. 제어부(1300)는 상기 판단 결과 또는 상기 검증 결과에 기초하여 퓨즈 회로(1000)의 동작을 제어할 수 있다.
일 실시예에서, 퓨즈 회로(1000)는 상기 프로그램 모드에서 프로그램 동작을 수행하여 프로그램부(1100)를 프로그램시키고, 상기 제1 동작 모드에서 프로그램부(1100)의 프로그램 여부를 검증할 수 있다. 프로그램부(1100)가 프로그램된 이후에, 센싱부(1200)는 상기 가변 저항부의 저항 값에 기초하여 제1 센싱 동작을 수행하고, 제어부(1300)는 상기 제1 센싱 동작의 결과에 기초하여 상기 프로그램부의 프로그램 여부를 검증할 수 있다. 제어부(1300)는 상기 프로그램부(1100)의 프로그램 여부를 검증하여, 프로그램부(1100)가 정상적으로 프로그램된 경우에는 제어 신호(CON)를 변경하여 퓨즈 회로(1000)를 상기 제2 동작 모드로 동작시키고, 프로그램부(1100)가 비정상적으로 프로그램된 경우에는 프로그램부(1100)를 리프로그램시킬 수 있다.
예를 들어 상기 제1 센싱 동작을 수행하는 경우에, 센싱부(1200)는 제어 신호(CON)에 기초하여 상기 가변 저항부의 저항 값을 제1 저항 값으로 설정하고, 상기 제1 저항 값 및 프로그램부(1100)에서 제공된 프로그램 출력 신호(PS)에 기초하여 프로그램부(1100)의 프로그램 여부를 나타내는 센싱 출력 신호(SOUT)를 생성할 수 있다. 이 때 제어부(1300)는 센싱 출력 신호(SOUT)가 제1 논리 레벨인 경우에, 프로그램부(1100)가 정상적으로 프로그램된 것으로 판단하며, 센싱 출력 신호(SOUT)가 제2 논리 레벨인 경우에, 프로그램부(1100)가 비정상적으로 프로그램된 것으로 판단할 수 있다. 상기 제2 동작 모드에서 상기 가변 저항부의 저항 값은 상기 제1 저항 값보다 큰 제2 저항 값으로 설정될 수 있다.
일반적으로, 충분한 시간 동안 안티퓨즈의 양단에 프로그램 전압을 인가시키면 안티퓨즈 내의 유전체가 파괴되어 안티퓨즈가 프로그램된다. 하지만, 프로그램 전압의 전압 레벨이 낮거나, 인가 시간이 부족하거나 또는 유전체의 불균일한 특성으로 인해 동일한 조건에서 안티퓨즈가 비정상적으로 또는 불완전하게 프로그램될 수 있다. 따라서 본 발명의 일 실시예에 따른 퓨즈 회로(1000)는, 상기 제1 동작 모드에서 프로그램부(1100)의 프로그램 여부를 나타내는 센싱 출력 신호(SOUT)에 기초하여 프로그램부(1100)의 프로그램 여부를 검증하고 프로그램부(1100)가 비정상적으로 프로그램된 경우에 리프로그램 시킴으로써, 퓨즈 회로(1000)의 프로그램 특성을 향상시킬 수 있다.
일 실시예에서, 퓨즈 회로(1000)는 상기 프로그램 모드에서 상기 프로그램 동작을 수행하기 이전에 프로그램부(1100)의 불량 여부를 판단하는 상기 제3 동작 모드로 동작할 수 있다. 프로그램부(1100)가 프로그램되기 이전에, 센싱부(1200)는 상기 가변 저항부의 저항 값에 기초하여 제2 센싱 동작을 수행하고, 제어부(1300)는 상기 제2 센싱 동작의 결과에 기초하여 상기 프로그램부의 불량 여부를 판단할 수 있다. 제어부(1300)는 상기 프로그램부(1100)의 불량 여부를 판단하여, 프로그램부(1100)가 정상인 경우에는 퓨즈 회로(1000)가 포함된 반도체 메모리 장치의 동작 상태에 따라 상기 프로그램 모드, 상기 제1 동작 모드 및 상기 제2 동작 모드를 수행하거나 프로그램부(1100)를 프로그램시키지 않고 사용할 수 있고, 프로그램부(1100)가 불량인 경우에는 예를 들어 프로그램부(1100)를 마스킹(masking)하는 방법 등을 이용하여 프로그램부(1100)를 사용하지 않을 수 있다.
예를 들어 상기 제2 센싱 동작을 수행하는 경우에, 센싱부(1200)는 제어 신호(CON)에 기초하여 상기 가변 저항부의 저항 값을 제3 저항 값으로 설정하고, 상기 제3 저항 값 및 프로그램부(1100)에서 제공된 프로그램 출력 신호(PS)에 기초하여 프로그램부(1100)의 불량 여부를 나타내는 센싱 출력 신호(SOUT)를 생성할 수 있다. 이 때 제어부(1300)는 센싱 출력 신호(SOUT)가 상기 제2 논리 레벨인 경우에, 프로그램부(1100)가 정상인 것으로 판단하고, 센싱 출력 신호(SOUT)가 상기 제1 논리 레벨인 경우에, 프로그램부(1100)가 불량인 것으로 판단할 수 있다. 프로그램부(1100)가 정상인 경우에, 퓨즈 회로(1000)는 상기 프로그램 모드, 상기 제1 동작 모드 및 상기 제2 동작 모드로 동작할 수 있다. 프로그램부(1100)가 불량인 경우에, 제어부(1300)는 상기 불량인 프로그램부가 사용되지 않도록 외부 장치 등에 정보를 제공할 수 있다.
퓨즈 회로(1000)의 제조 당시에, 프로그램부(1100)에 포함된 상기 퓨즈 소자에 결함이 존재할 수 있다. 예를 들어 상기 퓨즈 소자가 안티퓨즈인 경우, 안티퓨즈에 포함된 유전체에 결함이 존재하여 프로그램되기 전부터 안티퓨즈에 기준치 이상의 전류가 흐를 수 있다. 따라서 본 발명의 일 실시예에 따른 퓨즈 회로(1000)는, 상기 제2 동작 모드에서 프로그램부(1100)의 불량 여부를 나타내는 센싱 출력 신호(SOUT)에 기초하여 프로그램부(1100)의 불량 여부를 먼저 판단함으로써, 불량인 퓨즈 소자로 인한 퓨즈 회로(1000)의 동작 특성 및 신뢰성 저하를 방지할 수 있다.
상기의 실시예들에서, 상기 제1 논리 레벨은 논리 로우 레벨일 수 있고 상기 제2 논리 레벨은 논리 하이 레벨일 수 있다. 또한 상기 제1 저항 값은 상기 제2 저항 값보다 크며, 상기 제3 저항 값은 상기 제1 저항 값보다 작고 상기 제2 저항 값보다 클 수 있다.
퓨즈의 프로그램 여부를 센싱하는 센싱부가 전압 비교기의 형태로 구현된 종래의 퓨즈 회로에서는, 기준 전압을 생성하기 위한 별도의 회로가 필요하며, 센싱 기준을 변경하기 위해서는 기준 전압 레벨 및 회로 구성을 변경해야 하는 어려움이 있었다. 센싱부가 래치 형태로 구현된 종래의 퓨즈 회로에서는, 센싱 기준 신호인 인버터의 로직 문턱 전압이 고정되어 있기 때문에 센싱 기준을 변경하는 것이 어려웠다. 본 발명의 실시예들에 따른 퓨즈 회로(1000)는 제어 신호(CON)에 기초하여 저항 값이 가변되는 상기 가변 저항부를 센싱부(1200)에 포함함으로써, 센싱부(1200)가 래치 형태로 구현되더라도 상기 가변 저항부의 저항 값을 가변시켜 프로그램부(1100)에 대한 센싱 기준을 효과적으로 변경할 수 있다. 또한 본 발명의 실시예들에 따른 퓨즈 회로(1000)는 상기 가변된 저항 값을 기초로 생성된 센싱 출력 신호(SOUT)에 기초하여 프로그램부(1100)의 불량 여부 및/또는 프로그램 여부를 판단함으로써, 퓨즈 회로(1000)의 신뢰성 및 프로그램 특성을 향상시킬 수 있다.
또한 도 11을 참조하여 후술하겠지만, 본 발명의 실시예들에서 프로그램부(1100)들이 복수의 행들과 복수의 열들로 이루어진 매트릭스 형태로 배열될 수 있으며, 이 경우 배열된 프로그램부들의 개수와 상관없이 상기 프로그램부들을 센싱하고 제어하기 위해 하나의 센싱부(1200) 및 하나의 제어부(1300)가 배치될 수 있다.
도 2는 도 1의 퓨즈 회로에 포함된 프로그램부의 일 예를 나타내는 회로도이다.
도 2를 참조하면, 프로그램부(1100)는 프로그램 전압 단자(1110), 안티퓨즈(AF), 선택 트랜지스터(TW), 프로그램 트랜지스터(TPGM) 및 센싱 트랜지스터(TSEN)를 포함할 수 있다.
프로그램 전압 단자(1110)를 통해 프로그램 전압(ANTIPAD)이 인가될 수 있다. 안티퓨즈(AF)는 프로그램 전압 단자(1110)에 제1단이 연결된다. 안티퓨즈(AF)는 도전체 사이에 유전체가 삽입되는 형태로 구현될 수 있으며, 상세한 설명은 생략한다. 선택 트랜지스터(TW)는 안티퓨즈(AF)의 제2단과 제1 노드(NA) 사이에 연결되며, 워드라인 신호(WL)가 게이트에 인가된다. 워드라인 신호(WL)는 도 11에 도시된 것과 같이 복수의 프로그램부(1100)가 매트릭스 형태로 구현된 퓨즈 어레이에서, 프로그램되거나 센싱되는 프로그램부를 선택하기 위한 선택 신호로 사용될 수 있다.
프로그램 트랜지스터(TPGM)는 제1 노드(NA)와 접지전압(VSS) 사이에 연결되고, 프로그램 신호(PGM)가 게이트에 인가된다. 센싱 트랜지스터(TSEN)는 제1 노드(NA)와 연결된 제1 단자, 센싱 인에이블 신호(SEN)가 인가되는 게이트 및 상기 제1 또는 제3 동작 모드에서 프로그램 출력 신호(PS)를 제공하는 제2 단자를 포함한다.
도 5a 및 도 5b를 참조하여 후술되겠지만, 상기 프로그램 모드에서 프로그램 전압(ANTIPAD), 워드라인 신호(WL) 및 프로그램 신호(PGM)가 활성화되고, 프로그램 전압 단자(1110)에서 제1 노드(NA)를 경유하여 접지전압(VSS)까지 연결되는 제1 경로가 활성화되며, 상기 제1 경로를 따라 전류가 흐르고 안티퓨즈(AF)가 프로그램될 수 있다. 상기 제1 또는 제3 동작 모드에서 프로그램 전압(ANTIPAD), 워드라인 신호(WL) 및 센싱 인에이블 신호(SEN)가 활성화되고, 프로그램 전압 단자(1110)에서 제1 노드(NA)를 경유하여 전송 트랜지스터(TSEN)까지 연결되는 제2 경로가 활성화되며, 상기 제2 경로를 따라 프로그램 출력 신호(PS)가 제공될 수 있다.
도 3은 도 1의 퓨즈 회로에 포함된 센싱부의 일 예를 나타내는 도면이다.
도 3을 참조하면, 센싱부(1200)는 센싱 출력 신호 생성부(1210) 및 가변 저항부(1220)를 포함할 수 있다. 센싱부(1200)는 인버터(INV11)를 포함하는 래치 형태로 구현될 수 있다.
센싱 출력 신호 생성부(1210)는 상기 제1 또는 제3 동작 모드에서 가변 저항부(1220)의 저항 값 및 프로그램 출력 신호(PS)에 기초하여 센싱 출력 신호(SOUT)를 생성할 수 있다. 센싱 출력 신호 생성부(1210)는 제1 및 제2 PMOS 트랜지스터(MP11, MP12), 제1 및 제2 NMOS 트랜지스터(MN11, MN12) 및 인버터(INV11)를 포함한다.
인버터(INV11)는 제2 노드(NB)와 센싱 출력 신호(SOUT)가 제공되는 출력 노드(NO) 사이에 연결된다. 제1 및 제2 PMOS 트랜지스터(MP11, MP12)는 전원전압(VDD)과 제2 노드(NB) 사이에 직렬 연결된다. 제1 PMOS 트랜지스터(MP11)의 게이트는 출력 노드(NO)와 연결되고, 제2 PMOS 트랜지스터(MP12)의 게이트에는 초기화 신호(Vinit)가 인가된다. 제1 NMOS 트랜지스터(MN11)는 제2 노드(NB)와 접지전압(VSS) 사이에 연결되고, 게이트에 초기화 신호(Vinit)가 인가된다. 제2 NMOS 트랜지스터(MN12)는 제2 노드(NB)와 제3 노드(NC) 사이에 연결되고, 게이트가 출력 노드(NO)와 연결된다.
가변 저항부(1220)는 제3 노드(NC)와 접지전압(VSS) 사이에 연결된다. 제어 신호(CON)에 기초하여 가변 저항부(1220)의 상기 저항 값이 가변될 수 있다. 실시예에 따라서, 가변 저항부(1220)는 적어도 하나의 트랜지스터들을 포함하거나, 적어도 하나의 저항 및 트랜지스터들을 포함하는 능동 저항의 형태로 구현될 수 있다.
도 5b를 참조하여 후술되겠지만, 상기 제1 또는 제3 동작 모드에서 제2 노드(NB), 제2 NMOS 트랜지스터(MN12) 및 가변 저항부(1220)를 경유하여 접지전압(VSS)까지 연결되는 제3 경로가 활성화될 수 있다. 도 2의 프로그램부(1100)의 상기 제2 경로를 통해 제공된 프로그램 출력 신호(PS)는 상기 제3 경로를 따라 흐를 수 있다. 즉, 상기 제1 또는 제3 동작 모드에서 도 2의 프로그램부(1100)의 상기 제2 경로와 도 3의 센싱부(1200)의 상기 제3 경로가 하나의 전류 경로를 형성할 수 있으며, 도 2의 안티퓨즈(AF)의 저항 값 및 도 3의 가변 저항부(1220)의 저항 값에 기초하여 제2 노드(NB)의 전압 레벨이 결정될 수 있다. 센싱 출력 신호 생성부(1210)는 상기 제2 노드(NB)의 전압 레벨 및 인버터(INV11)의 로직 문턱 전압에 기초하여, 즉 상기 인버터(INV11)의 로직 문턱 전압을 센싱 기준 신호로 사용하여 센싱 출력 신호(SOUT)를 생성할 수 있다.
본 발명의 실시예들에 따른 퓨즈 회로(1000)는 제어 신호(CON)에 기초하여 센싱부(1200)에 포함된 가변 저항부(1220)의 저항 값을 가변함으로써 상기 제2 노드(NB)의 전압 레벨을 가변시킬 수 있으며, 따라서 상기 인버터(INV11)의 로직 문턱 전압이 고정되어 있더라도 센싱부(1200)의 센싱 기준을 효과적으로 변경할 수 있다.
도 4a는 도 3의 센싱부에 포함된 가변 저항부의 일 예를 나타내는 회로도이다.
도 4a를 참조하면, 가변 저항부(1220a)는 복수의 NMOS 트랜지스터들(MN21, MN22, MN23, MN24) 및 스위치부(1221a)를 포함할 수 있다.
복수의 NMOS 트랜지스터들(MN21, MN22, MN23, MN24)은 도 3의 센싱 출력 신호 생성부(1210)와 접지전압(VSS) 사이에 직렬 연결될 수 있다. 즉, 복수의 NMOS 트랜지스터들(MN21, MN22, MN23, MN24)은 제3 노드(NC)와 접지전압(VSS) 사이에 직렬 연결될 수 있다. 복수의 NMOS 트랜지스터들(MN21, MN22, MN23, MN24)의 게이트에는 고정된 전압 레벨을 가지는 게이트 제어 신호(CONG)가 각각 인가될 수 있다.
스위치부(1221a)는 복수의 NMOS 트랜지스터들(MN25, MN26, MN27)을 포함할 수 있다. 제1 스위칭 트랜지스터(MN25)는 제4 노드(N21)와 접지전압(VSS) 사이에 연결되고, 게이트에 제1 제어 신호(CON1)가 인가된다. 제2 스위칭 트랜지스터(MN26)는 제5 노드(N22)와 접지전압(VSS) 사이에 연결되고, 게이트에 제2 제어 신호(CON2)가 인가된다. 제3 스위칭 트랜지스터(MN27)는 제6 노드(N23)와 접지전압(VSS) 사이에 연결되고, 게이트에 제3 제어 신호(CON3)가 인가된다. 스위치부(1221a)에 포함되는 트랜지스터들(MN25, MN26, MN27)은 저항 소자로 사용되는 트랜지스터들(MN21, MN22, MN23, MN24)에 비해 작은 저항 값을 가질 수 있다.
도 1의 제어부(1300)는 제어 신호들(CON1, CON2, CON3) 중 하나만을 활성화시키거나 제어 신호들(CON1, CON2, CON3) 전부를 비활성화시킬 수 있다. 스위치부(1221a)는 제어 신호들(CON1, CON2, CON3)에 기초하여 복수의 NMOS 트랜지스터들(MN21, MN22, MN23, MN24) 중 적어도 하나를 제3 노드(NC) 및 접지전압(VSS)과 전기적으로 연결시킬 수 있다. 예를 들어 제1 제어 신호(CON1)가 활성화된 경우에, 제1 NMOS 트랜지스터(MN21)만이 제3 노드(NC)와 접지전압(VSS)을 전기적으로 연결시킬 수 있으며, 따라서 제1 NMOS 트랜지스터(MN21)에 의해 가변 저항부(1220a)의 저항 값이 결정될 수 있다. 제2 제어 신호(CON2)가 활성화된 경우에, 제1 및 제2 NMOS 트랜지스터(MN21, MN22)가 제3 노드(NC)와 접지전압(VSS)을 전기적으로 연결시킬 수 있으며, 따라서 제1 및 제2 NMOS 트랜지스터(MN21, MN22)에 의해 상기 가변 저항부(1220a)의 저항 값이 결정될 수 있다.
도 4a에서는 가변 저항부(1220a)가 직렬 연결된 4개의 NMOS 트랜지스터들(MN21, MN22, MN23, MN24) 및 스위치부(1221a)를 구성하는 3개의 NMOS 트랜지스터들(MN25, MN26, MN27)을 포함하는 것으로 도시되었지만, 실시예에 따라서 가변 저항부(1220a)는 임의의 개수의 트랜지스터들을 포함하여 구현될 수 있다.
도 4b는 도 3의 센싱부에 포함된 가변 저항부의 다른 예를 나타내는 회로도이다.
도 4b를 참조하면, 가변 저항부(1220b)는 NMOS 트랜지스터(N31)를 포함할 수 있다.
NMOS 트랜지스터(MN31)는 도 3의 센싱 출력 신호 생성부(1210), 즉 제3 노드(NC)와 접지전압(VSS) 사이에 연결될 수 있다. NMOS 트랜지스터(MN31)의 게이트에는 가변되는 전압 레벨을 가지는 게이트 제어 신호(CONG)가 인가될 수 있다. NMOS 트랜지스터(MN31)는 도 4a의 트랜지스터들(MN21, MN22, MN23, MN24)과 같이 상대적으로 큰 저항 값을 가질 수 있다. NMOS 트랜지스터(MN31)는 상기 게이트 제어 신호(CONG)의 전압 레벨에 따라 상이한 저항 값을 가질 수 있으며, NMOS 트랜지스터(MN31)에 의해 가변 저항부(1220b)의 저항 값이 결정될 수 있다.
도 4c는 도 3의 센싱부에 포함된 가변 저항부의 또 다른 예를 나타내는 회로도이다.
도 4c를 참조하면, 가변 저항부(1220c)는 복수의 저항들(R41, R42, R43, R44) 및 스위치부(1221c)를 포함할 수 있다.
복수의 저항들(R41, R42, R43, R44)은 도 3의 센싱 출력 신호 생성부(1210), 즉 제3 노드(NC)와 접지전압(VSS) 사이에 직렬 연결될 수 있다. 스위치부(1221c)는 도 4a의 스위치부(1221a)와 유사한 구조를 가질 수 있다. 즉, 스위치부(1221c)는 제4 노드(N41)와 접지전압(VSS) 사이에 연결되고 게이트에 제1 제어 신호(CON1)가 인가되는 제1 스위칭 트랜지스터(MN41), 제5 노드(N42)와 접지전압(VSS) 사이에 연결되고 게이트에 제2 제어 신호(CON2)가 인가되는 제2 스위칭 트랜지스터(MN42) 및 제6 노드(N43)와 접지전압(VSS) 사이에 연결되고 게이트에 제3 제어 신호(CON3)가 인가되는 제3 스위칭 트랜지스터(MN43)를 포함할 수 있다.
스위치부(1221c)는 제어 신호들(CON1, CON2, CON3)에 기초하여 복수의 저항들(R41, R42, R43, R44) 중 적어도 하나를 제3 노드(NC) 및 접지전압(VSS)과 전기적으로 연결시킬 수 있다. 예를 들어 제1 제어 신호(CON1)가 활성화된 경우에, 제1 저항(R41)만이 제3 노드(NC)와 접지전압(VSS)을 전기적으로 연결시킬 수 있으며, 따라서 제1 저항(R41)에 의해 가변 저항부(1220c)의 저항 값이 결정될 수 있다.
도 4d는 도 3의 센싱부에 포함된 가변 저항부의 또 다른 예를 나타내는 회로도이다.
도 4d를 참조하면, 가변 저항부(1220d)는 복수의 저항부들(1223d, 1224d, 1225d)을 포함할 수 있다.
복수의 저항부들(1223d, 1224d, 1225d)은 도 3의 센싱 출력 신호 생성부(1210), 즉 제3 노드(NC)와 접지전압(VSS) 사이에 병렬 연결될 수 있다. 복수의 저항부들(1223d, 1224d, 1225d)은 저항들(R51, R52, R53) 중 하나 및 NMOS 트랜지스터들(MN51, MN52, MN53) 중 하나를 각각 포함할 수 있다. 저항들(R51, R52, R53)은 제3 노드(NC)와 각각 연결될 수 있으며, NMOS 트랜지스터들(MN51, MN52, MN53)은 저항들(R51, R52, R53) 중 하나와 접지전압(VSS) 사이에 각각 연결되고 제어 신호들(CON1, CON2, CON3) 중 하나가 게이트에 인가될 수 있다. 예를 들어, 제1 저항부(1223d)는 제3 노드(NC)와 연결된 제1 저항(R51) 및 제1 저항(R51)과 접지전압(VSS) 사이에 연결되고 제1 제어 신호(CON1)가 게이트에 인가되는 제1 NMOS 트랜지스터(MN51)를 포함할 수 있다.
도 1의 제어부(1300)는 제어 신호들(CON1, CON2, CON3) 중 적어도 하나를 활성화시킬 수 있다. 가변 저항부(1220d)는 제어 신호들(CON1, CON2, CON3)에 기초하여 저항들(R51, R52, R53) 중 적어도 하나를 제3 노드(NC) 및 접지전압(VSS)과 전기적으로 연결시킬 수 있다. 예를 들어 제1 제어 신호(CON1)만이 활성화된 경우에, 제1 저항(R51)만이 제3 노드(NC)와 접지전압(VSS)을 전기적으로 연결시킬 수 있으며, 따라서 제1 저항(R51)에 의해 가변 저항부(1220d)의 저항 값이 결정될 수 있다.
도 4c에서는 가변 저항부(1220c)가 직렬 연결된 4개의 저항들(R41, R42, R43, R44) 및 스위치부(1221c)를 구성하는 3개의 트랜지스터들(MN41, MN42, MN43)을 포함하는 것으로 도시되어 있고, 도 4d에서는 가변 저항부(1220c)가 3개의 저항들(R51, R52, R53) 및 3개의 트랜지스터들(MN51, MN52, MN53)을 포함하는 것으로 도시되었지만, 실시예에 따라서 가변 저항부들(1220c, 1220d)은 임의의 개수의 저항들 및 트랜지스터들을 포함하여 구현될 수 있다.
도 4a, 4b, 4c 및 4d에 도시된 가변 저항부(1220a, 1220b, 1220c, 1220d)를 포함하는 본 발명의 실시예들에 따른 퓨즈 회로(1000)는 제조 공정의 개선에 따라 퓨즈 회로(1000)에 포함된 트랜지스터 및 가변 저항부(1220a, 1220b, 1220c, 1220d)에 포함된 트랜지스터의 크기를 동시에 감소시킬 수 있기 때문에, 퓨즈 회로(1000)의 집적도를 향상시킬 수 있다. 가변 저항부(1220a, 1220b, 1220c, 1220d)에 포함된 트랜지스터와 센싱 동작의 기준이 되는 인버터(도 3의 INV11)에 대한 공정, 전압, 온도(process, voltage, temperature; PVT) 산포가 동시에 변경되므로, 상기 산포 변화에 따라 발생할 수 있는 상기 인버터의 로직 문턱 전압 변화 및 그에 따른 센싱 범위의 변화를 감소시키고 퓨즈 회로(1000)의 센싱 특성을 향상시킬 수 있다. 또한 퓨즈 회로(1000)를 포함하는 반도체 메모리 장치의 내부 전압 신호들을 제어 신호들(CONG, CON1, CON2, CON3)로 사용함으로써, 외부 전압이나 공정의 변동에 따른 센싱 범위의 변화를 최소화시킬 수 있다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 퓨즈 회로의 동작을 나타내는 타이밍도들이다. 도 5a는 상기 프로그램 모드에서 도 1의 퓨즈 회로(1000)의 동작을 나타내며, 도 5b는 상기 제1 및 제3 동작 모드에서 도 1의 퓨즈 회로(1000)의 동작을 나타낸다.
이하 도 1, 도 2 및 도 5a를 참조하여 상기 프로그램 모드에서 퓨즈 회로(1000)의 동작을 설명한다.
시간 t1에서, 프로그램 신호(PGM)가 활성화되어 상기 프로그램 모드가 시작되며, 프로그램 신호(PGM)가 활성화됨과 동시에 프로그램 전압(ANTIPAD) 및 워드라인 신호(WL)가 활성화된다. 워드라인 신호(WL)에 응답하여 선택 트랜지스터(TW)가 턴온되고, 프로그램 신호(PGM)에 응답하여 프로그램 트랜지스터(TPGM)가 턴온된다. 즉, 상기 제1 경로가 활성화되고, 예를 들어 5V 또는 7V의 고전압으로 활성화된 프로그램 전압(ANTIPAD)이 안티퓨즈(AF)의 양단에 인가되며, 충분한 시간이 경과하면 안티퓨즈(AF)가 프로그램된다. 예를 들어 안티퓨즈(AF)의 저항 값은 프로그램되기 이전에는 약 수백 ㏀ 내지 수 ㏁의 값을 가질 수 있으며 프로그램된 이후에는 약 1 ㏀의 값을 가질 수 있다. 상기 프로그램 모드에서 센싱 인에이블 신호(SEN)는 비활성화된 상태를 유지한다.
이하 도 1 내지 도 3 및 도 5b를 참조하여 상기 제1 및 제3 동작 모드에서 퓨즈 회로(1000)의 동작을 설명한다.
프로그램부(1100)가 프로그램되기 이전에, 시간 t2에서 센싱 인에이블 신호(SEN)가 활성화되어 상기 제3 동작 모드가 시작되며, 센싱 인에이블 신호(SEN)가 활성화됨과 동시에 초기화 신호(Vinit)가 활성화된다. 센싱 인에이블 신호에 응답하여 센싱 트랜지스터(TSEN)가 턴온되고, 초기화 신호(Vinit)에 응답하여 제1 NMOS 트랜지스터(MN11)가 턴온되어 제2 노드(NB)가 초기화된다.
시간 t3에서, 초기화 신호(Vinit)가 비활성화되고 상기 초기화 동작이 종료된다. 비활성화된 초기화 신호(Vinit)에 응답하여 제1 NMOS 트랜지스터(MN11)가 턴오프되고 상기 제3 경로가 활성화되며, 제2 PMOS 트랜지스터(MP12)가 턴온된다. 이와 동시에 프로그램 전압(ANTIPAD) 및 워드라인 신호(WL)가 활성화되며, 워드라인 신호(WL)에 응답하여 선택 트랜지스터(TW)가 턴온된다. 즉, 상기 제2 경로가 활성화되며, 상기 제2 경로를 따라 프로그램 출력 신호(PS)가 제2 노드(NB)에 제공되고 상기 제3 경로를 따라 접지전압(VSS)으로 흐른다. 센싱 출력 신호 생성부(1210)는 상기 제2 노드(NB)의 전압 레벨에 기초하여 센싱 출력 신호(SOUT)를 생성한다. 상기 제3 동작 모드에서 프로그램 신호(PGM)는 비활성화된 상태를 유지한다.
일 실시예에서, 상기 제3 동작 모드에서 센싱부(1200)로부터 출력되는 센싱 출력 신호(SOUT)는 프로그램부(1100)의 불량 여부를 나타낼 수 있다. 예를 들어, 센싱부(1200)는 상기 가변 저항부(1220)의 저항 값을 상기 제3 저항 값으로 설정하고, 상기 제3 저항 값 및 안티퓨즈(AF)의 저항 값에 기초하여 상기 제2 노드(NB)의 전압 레벨을 결정하며, 상기 제2 노드(NB)의 전압 레벨에 기초하여 프로그램부(1100)의 불량 여부를 나타내는 센싱 출력 신호(SOUT)를 생성할 수 있다. 상기 제3 저항 값은 프로그램되기 이전의 상기 안티퓨즈(AF)의 저항 값보다 작거나 같은, 예를 들어 400 ㏀일 수 있다. 프로그램부(1100)가 정상인 경우에 센싱 출력 신호(SOUT)는 제1 논리 레벨을 가질 수 있고, 프로그램부(1100)가 불량인 경우에 센싱 출력 신호(SOUT)는 제2 논리 레벨을 가질 수 있다. 상기 제1 논리 레벨은 논리 하이 레벨('H')일 수 있고, 상기 제2 논리 레벨은 논리 로우 레벨('L')일 수 있다. 퓨즈 회로(1000)는 프로그램부(1100)가 정상인 경우에 상기 프로그램 모드, 상기 제1 및 제2 동작 모드로 동작할 수 있다. 실시예에 따라서 상기 제3 동작 모드는 생략될 수 있다.
프로그램부(1100)가 프로그램된 이후에, 시간 t4에서 센싱 인에이블 신호(SEN)가 활성화되어 상기 제1 동작 모드가 시작되며, 센싱 인에이블 신호(SEN)가 활성화됨과 동시에 초기화 신호(Vinit)가 활성화된다. 센싱 인에이블 신호에 응답하여 센싱 트랜지스터(TSEN)가 턴온되고, 초기화 신호(Vinit)에 응답하여 제1 NMOS 트랜지스터(MN11)가 턴온되어 제2 노드(NB)가 초기화된다.
시간 t5에서, 초기화 신호(Vinit)가 비활성화되고 상기 초기화 동작이 종료된다. 비활성화된 초기화 신호(Vinit)에 응답하여 제1 NMOS 트랜지스터(MN11)가 턴오프되고 상기 제3 경로가 활성화되며, 제2 PMOS 트랜지스터(MP12)가 턴온된다. 이와 동시에 프로그램 전압(ANTIPAD) 및 워드라인 신호(WL)가 활성화되며, 워드라인 신호(WL)에 응답하여 선택 트랜지스터(TW)가 턴온된다. 즉, 상기 제2 경로가 활성화되며, 상기 제2 경로를 따라 프로그램 출력 신호(PS)가 제2 노드(NB)에 제공되고 상기 제3 경로를 따라 접지전압(VSS)으로 흐른다. 센싱 출력 신호 생성부(1210)는 상기 제2 노드(NB)의 전압 레벨에 기초하여 센싱 출력 신호(SOUT)를 생성한다. 상기 제1 동작 모드에서 프로그램 신호(PGM)는 비활성화된 상태를 유지한다.
일 실시예에서, 상기 제1 동작 모드에서 센싱부(1200)로부터 출력되는 센싱 출력 신호(SOUT)는 프로그램부(1100)의 프로그램 여부를 나타낼 수 있다. 예를 들어, 센싱부(1200)는 상기 가변 저항부(1220)의 저항 값을 제1 저항 값으로 설정하고, 상기 제1 저항 값 및 상기 안티퓨즈(AF)의 저항 값에 기초하여 상기 제2 노드(NB)의 전압 레벨을 결정하며, 상기 제2 노드(NB)의 전압 레벨에 기초하여 프로그램부(1100)의 프로그램 여부를 나타내는 센싱 출력 신호(SOUT)를 생성할 수 있다. 상기 제1 저항 값은 상기 제3 저항 값보다 작을 수 있으며, 프로그램된 이후의 상기 안티퓨즈(AF)의 저항 값보다 크거나 같은, 예를 들어 10 ㏀일 수 있다. 프로그램부(1100)가 정상적으로 프로그램된 경우에 센싱 출력 신호(SOUT)는 상기 제2 논리 레벨('L')을 가질 수 있고, 프로그램부(1100)가 비정상적으로 프로그램된 경우에 센싱 출력 신호(SOUT)는 상기 제1 논리 레벨('H')을 가질 수 있다. 제어부(1300)는 프로그램부(1100)가 정상적으로 프로그램된 경우에 상기 가변 저항부(1220)의 저항 값을 상기 제3 저항 값보다 작고 상기 제1 저항 값보다 큰 제2 저항 값(예를 들어 50 ㏀)으로 설정시킬 수 있고, 프로그램부(1100)가 비정상적으로 프로그램된 경우에 프로그램부(1100)를 리프로그램시킬 수 있다.
도 6은 도 1의 퓨즈 회로의 동작 방법의 일 예를 나타내는 순서도이다.
이하 도 1, 도 3 및 도 6을 참조하여 퓨즈 회로(1000)의 프로그램 방법을 설명한다.
본 발명의 일 실시예에 따른 퓨즈 회로(1000)의 프로그램 방법에서는, 프로그램 모드가 활성화되면 프로그램부(1100)를 프로그램시킨다(S110). 예를 들어 퓨즈 회로(1000)는 프로그램 신호(PGM)가 활성화된 경우에 상기 프로그램 동작을 수행할 수 있다.
제1 동작 모드, 즉 프로그램 검증 모드가 활성화되면 가변 저항부(1220)의 저항 값 및 프로그램 출력 신호(PS)에 기초하여 프로그램부(1100)의 프로그램 여부를 검증한다(S120). 가변 저항부(1220)의 저항 값은 제어 신호(CON)에 기초하여 가변될 수 있고, 프로그램 출력 신호(PS)는 센싱 인에이블 신호(SEN)가 활성화된 경우에 프로그램부(1100)로부터 제공될 수 있다.
프로그램부(1100)의 프로그램 여부를 검증하는 단계(S120)에서는 상기 가변 저항부(1220)의 저항 값 및 프로그램 출력 신호(PS)에 기초하여 센싱 동작을 수행한다(S130).
도 7은 도 6의 센싱 동작을 수행하는 단계의 일 예를 나타내는 순서도이다.
도 7을 참조하면, 센싱 동작을 수행하는 단계(S130)에서는 상기 가변 저항부(1220)의 저항 값을 설정하고(S131), 상기 설정된 저항 값 및 프로그램 출력 신호(PS)에 기초하여 프로그램부(1100)의 프로그램 여부를 나타내는 센싱 출력 신호(SOUT)를 생성할 수 있다. 일 실시예에서, 상기 가변 저항부(1220)의 저항 값은 프로그램된 이후의 프로그램부(1100)의 저항 값보다 크거나 같도록 설정될 수 있으며, 예를 들어 10 ㏀으로 설정될 수 있다.
다시 도 6을 참조하면, 프로그램부(1100)의 프로그램 여부를 검증하는 단계(S120)에서는 프로그램부(1100)가 정상적으로 프로그램 되었는지를 판단한다(S140). 일 실시예에서, 제어부(1300)는 센싱 출력 신호(SOUT)에 기초하여 프로그램부(1100)의 프로그램 여부를 판단할 수 있다. 예를 들어 제어부(1300)는 센싱 출력 신호(SOUT)가 제1 논리 레벨을 가지는 경우에 프로그램부(1100)가 정상적으로 프로그램된 것으로 판단될 수 있고, 센싱 출력 신호(SOUT)가 제2 논리 레벨을 가지는 경우에 프로그램부(1100)가 비정상적으로 프로그램된 것으로 판단될 수 있다.
프로그램부(1100)의 프로그램 여부를 검증한 결과, 프로그램부(1100)가 정상적으로 프로그램된 경우에, 퓨즈 회로(1000)는 제2 동작 모드, 즉 정상 동작 모드에서 정상 동작을 수행한다(S150). 일 실시예에서, 상기 정상 동작은 리페어 동작일 수 있고, 상기 제2 동작 모드에서 상기 가변 저항부(1220)의 저항 값은 도 7의 단계 S131에서 설정된 값보다 큰 값을 가지도록 설정될 수 있으며, 예를 들어 50 ㏀으로 설정될 수 있다. 프로그램부(1100)가 비정상적으로 프로그램된 경우에, 퓨즈 회로(1000)는 프로그램부(1100)를 리프로그램시킨다(S160). 상기 리프로그램 동작 이후에, 퓨즈 회로(1000)는 프로그램부(1100)의 프로그램 여부를 다시 검증한다(S120).
도 8은 도 1의 퓨즈 회로의 동작 방법의 다른 예를 나타내는 순서도이다.
이하 도 1, 도 3 및 도 8을 참조하여 퓨즈 회로(1000)의 프로그램 방법을 설명한다.
본 발명의 다른 실시예에 따른 퓨즈 회로(1000)의 프로그램 방법에서는, 제1 동작 모드, 즉 불량 검출 모드가 활성화되면 가변 저항부(1220)의 저항 값 및 프로그램 출력 신호(PS)에 기초하여 프로그램부(1100)의 불량 여부를 판단한다(S210). 가변 저항부(1220)의 저항 값은 제어 신호(CON)에 기초하여 가변될 수 있고, 프로그램 출력 신호(PS)는 센싱 인에이블 신호(SEN)가 활성화된 경우에 프로그램부(1100)로부터 제공될 수 있다.
프로그램부(1100)의 불량 여부를 판단하는 단계(S120)에서는 상기 가변 저항부(1220)의 저항 값 및 프로그램 출력 신호(PS)에 기초하여 제1 센싱 동작을 수행한다(S220).
도 9는 도 8의 제1 센싱 동작을 수행하는 단계의 일 예를 나타내는 순서도이다.
도 9를 참조하면, 제1 센싱 동작을 수행하는 단계(S220)에서는 상기 가변 저항부(1220)의 저항 값을 제1 저항 값으로 설정하고(S221), 상기 제1 저항 값 및 프로그램 출력 신호(PS)에 기초하여 프로그램부(1100)의 불량 여부를 나타내는 제1 센싱 출력 신호를 생성할 수 있다. 일 실시예에서, 상기 제1 저항 값은 프로그램되기 이전의 프로그램부(1100)의 저항 값보다 작거나 같도록 설정될 수 있으며, 예를 들어 400 ㏀으로 설정될 수 있다.
다시 도 8을 참조하면, 프로그램부(1100)의 불량 여부를 판단하는 단계(S210)에서는 프로그램부(1100)가 불량인지를 판단한다(S230). 일 실시예에서, 퓨즈 회로(1000)는 상기 제1 센싱 출력 신호에 기초하여 프로그램부(1100)의 불량 여부를 판단할 수 있다. 예를 들어 상기 제1 센싱 출력 신호가 제1 논리 레벨을 가지는 경우에 프로그램부(1100)가 정상인 것으로 판단될 수 있고, 제1 센싱 출력 신호(SOUT1)가 제2 논리 레벨을 가지는 경우에 프로그램부(1100)가 불량인 것으로 판단될 수 있다. 상기 제1 논리 레벨은 논리 하이 레벨일 수 있고 상기 제2 논리 레벨은 논리 로우 레벨일 수 있다.
프로그램부(1100)가 불량인 경우에, 퓨즈 회로(1000)는 프로그램 동작을 수행하지 않고 상기 프로그램 방법이 종료된다. 제어부(1300)는 프로그램부(1100)가 불량인 경우에는 프로그램부(1100)를 마스킹하는 방법 등을 이용하여 프로그램부(1100)를 사용하지 않을 수 있으며 상기 불량인 프로그램부가 사용되지 않도록 외부 장치 등에 정보를 제공할 수 있다. 프로그램부(1100)가 정상인 경우에, 프로그램 모드가 활성화되면 프로그램부(1100)를 프로그램시킨다(S240). 예를 들어 퓨즈 회로(1000)는 프로그램 신호(PGM)가 활성화된 경우에 상기 프로그램 동작을 수행할 수 있다.
제2 동작 모드, 즉 프로그램 검증 모드가 활성화되면 상기 가변 저항부(1220)의 저항 값 및 프로그램 출력 신호(PS)에 기초하여 프로그램부(1100)의 프로그램 여부를 검증한다(S250). 프로그램부(1100)의 프로그램 여부를 검증하는 단계(S250)에서는 상기 가변 저항부(1220)의 저항 값 및 프로그램 출력 신호(PS)에 기초하여 제2 센싱 동작을 수행한다(S260).
도 10은 도 8의 제2 센싱 동작을 수행하는 단계의 일 예를 나타내는 순서도이다.
도 10을 참조하면, 제2 센싱 동작을 수행하는 단계(S260)에서는 상기 가변 저항부(1220)의 저항 값을 제2 저항 값으로 설정하고(S261), 상기 제2 저항 값 및 프로그램 출력 신호(PS)에 기초하여 프로그램부(1100)의 프로그램 여부를 나타내는 제2 센싱 출력 신호를 생성할 수 있다. 일 실시예에서, 상기 제2 저항 값은 상기 제1 저항 값보다 작고 프로그램된 이후의 프로그램부(1100)의 저항 값보다 크거나 같도록 설정될 수 있으며, 예를 들어 10 ㏀으로 설정될 수 있다.
다시 도 8을 참조하면, 프로그램부(1100)의 프로그램 여부를 검증하는 단계(S250)에서는 프로그램부(1100)가 정상적으로 프로그램 되었는지를 판단한다(S270). 일 실시예에서, 제어부(1300)는 상기 제2 센싱 출력 신호에 기초하여 프로그램부(1100)의 프로그램 여부를 판단할 수 있다. 예를 들어 상기 제2 센싱 출력 신호가 상기 제2 논리 레벨을 가지는 경우에 프로그램부(1100)가 정상적으로 프로그램된 것으로 판단될 수 있고, 상기 제2 센싱 출력 신호가 상기 제1 논리 레벨을 가지는 경우에 프로그램부(1100)가 비정상적으로 프로그램된 것으로 판단될 수 있다.
프로그램부(1100)의 프로그램 여부를 검증한 결과, 프로그램부(1100)가 정상적으로 프로그램된 경우에, 퓨즈 회로(1000)는 제3 동작 모드, 즉 정상 동작 모드에서 정상 동작을 수행한다(S280). 일 실시예에서, 상기 제3 동작 모드에서 상기 가변 저항부(1220)의 저항 값은 상기 제1 저항 값보다 작고 상기 제2 저항 값보다 큰 값을 가지도록 설정될 수 있으며 예를 들어 50 ㏀으로 설정될 수 있다. 프로그램부(1100)가 비정상적으로 프로그램된 경우에, 퓨즈 회로(1000)는 프로그램부(1100)를 리프로그램시킨다(S290). 상기 리프로그램 동작 이후에, 퓨즈 회로(1000)는 프로그램부(1100)의 프로그램 여부를 다시 검증한다(S250).
도 11은 본 발명의 일 실시예에 따른 퓨즈 회로를 포함하는 퓨즈 어레이를 나타내는 블록도이다.
도 11을 참조하면, 퓨즈 어레이(2000)는 퓨즈 배열부(2100), 센싱부(2200) 및 제어부(2300)를 포함한다.
퓨즈 배열부(2100)는 복수의 프로그램부들(PU11, PU12, PU13, PU21, PU22, PU23, PU31, PU32, PU33)을 포함한다. 복수의 프로그램부들(PU11, PU12, PU13, PU21, PU22, PU23, PU31, PU32, PU33)은 프로그램 전압들(ANTIPAD1, ANTIPAD2, ANTIPAD3) 중 하나 및 워드라인 신호들(WL1, WL2, WL3) 중 하나를 각각 수신할 수 있으며, 프로그램 신호(PGM)에 응답하여 각각 프로그램되고, 센싱 인에이블 신호(SEN)에 응답하여 프로그램 출력 신호(PS)를 각각 출력한다. 예를 들어 제1 프로그램부(PU11)는 제1 프로그램 전압(ANTIPAD1) 및 제1 워드라인 신호(WL1)를 수신하고, 프로그램 신호(PGM)에 응답하여 프로그램되며, 센싱 인에이블 신호(SEN)에 응답하여 프로그램 출력 신호(PS)를 출력할 수 있다.
일 실시예에서, 복수의 프로그램부들(PU11, PU12, PU13, PU21, PU22, PU23, PU31, PU32, PU33)은 복수의 행들과 복수의 열들로 이루어진 매트릭스 형태로 배열될 수 있다. 도 11에서는 9개의 프로그램부들이 3 X 3 매트릭스 형태로 배열된 경우를 도시하였으나, 실시예에 따라서 프로그램부들은 다양한 매트릭스 형태로 배열될 수 있다.
프로그램 신호(PGM), 센싱 인에이블 신호(SEN) 및 프로그램 출력 신호(PS)는 복수의 프로그램부들(PU11, PU12, PU13, PU21, PU22, PU23, PU31, PU32, PU33) 중 프로그램 전압들(ANTIPAD1, ANTIPAD2, ANTIPAD3) 및 워드라인 신호들(WL1, WL2, WL3)에 기초하여 선택된 프로그램부에 제공되거나 상기 선택된 프로그램부로부터 출력될 수 있다. 예를 들어 제1 프로그램 전압(ANTIPAD1) 및 제1 워드라인 신호(WL)가 활성화된 경우에 제1 프로그램부(PU11)가 선택될 수 있으며, 제1 프로그램부(PU11)는 프로그램 모드에서 활성화된 프로그램 신호(PGM)를 수신하여 프로그램되며, 제1 프로그램부(PU11)의 프로그램 여부를 검증하는 제1 동작 모드 또는 제1 프로그램부(PU11)의 불량 여부를 판단하는 제3 동작 모드에서 활성화된 센싱 인에이블 신호(SEN)를 수신하여 센싱 동작을 수행하고 프로그램 출력 신호(PS)를 출력할 수 있다.
일 실시예에서, 복수의 프로그램부들(PU11, PU12, PU13, PU21, PU22, PU23, PU31, PU32, PU33)은 각각 도 2의 프로그램부(1100)와 실질적으로 동일한 구조를 가질 수 있다. 예를 들어 제1 프로그램부(PU11)는 제1 프로그램 전압 단자, 제1 안티퓨즈, 제1 선택 트랜지스터, 제1 프로그램 트랜지스터 및 제1 센싱 트랜지스터를 포함할 수 있다.
센싱부(2200)는 제어 신호(CON)에 기초하여 저항 값이 가변되는 가변 저항부를 포함하고, 상기 가변 저항부의 저항 값 및 선택된 프로그램부에서 출력된 프로그램 출력 신호(PS)에 기초하여 센싱 출력 신호(SOUT)를 생성한다. 센싱부(2200)는 도 3의 센싱부(1200)일 수 있다.
제어부(2300)는 동작 모드에 따라서 제어 신호(CON)를 변경하고, 센싱 출력 신호(SOUT)에 기초하여 상기 선택된 프로그램부를 리프로그램시킨다. 제어부(2300)는 도 1의 제어부(1300)일 수 있다.
일 실시예에서, 상기 동작 모드는 프로그램부들(PU11, PU12, PU13, PU21, PU22, PU23, PU31, PU32, PU33)의 프로그램 여부를 검증하는 제1 동작 모드 및 프로그램부들(PU11, PU12, PU13, PU21, PU22, PU23, PU31, PU32, PU33)의 프로그램 상태에 기초하여 퓨즈 어레이(2000)를 정상 동작시키는 제2 동작 모드를 포함할 수 있다. 예를 들어 상기 정상 동작은 리페어 동작일 수 있다. 상기 동작 모드는, 프로그램부들(PU11, PU12, PU13, PU21, PU22, PU23, PU31, PU32, PU33)의 불량 여부를 판단하는 제3 동작 모드를 더 포함할 수 있다.
일 실시예에서, 퓨즈 어레이(2000)는 복수의 프로그램부들(PU11, PU12, PU13, PU21, PU22, PU23, PU31, PU32, PU33) 전부에 대하여 상기 제1 동작 모드 및/또는 상기 제3 동작 모드로 동작시킨 이후에 상기 제2 동작 모드로 동작시킬 수 있다. 다른 실시예에서, 퓨즈 어레이(2000)는 복수의 프로그램부들(PU11, PU12, PU13, PU21, PU22, PU23, PU31, PU32, PU33) 각각에 대하여 상기 제1 동작 모드 및/또는 상기 제3 동작 모드로 동작시킨 이후에 상기 제2 동작 모드로 동작시킬 수 있다.
본 발명의 실시예들에 따른 퓨즈 어레이(2000)는 복수의 프로그램부들(PU11, PU12, PU13, PU21, PU22, PU23, PU31, PU32, PU33)을 포함하여 구현되지만, 프로그램 전압들(ANTIPAD1, ANTIPAD2, ANTIPAD3) 및 워드라인 신호들(WL1, WL2, WL3)에 기초하여 각각의 프로그램부들에 대해 독립적으로 프로그램 동작 및 센싱 동작을 수행할 수 있다. 즉, 본 발명의 실시예들에 따른 퓨즈 어레이(2000)는 퓨즈 배열부(2100)에 포함된 프로그램부들의 개수와 상관없이, 상기 프로그램부들을 센싱하고 제어하기 위해 하나의 센싱부(2200) 및 하나의 제어부(2300)를 포함하여 구현될 수 있으며, 따라서 퓨즈 어레이(2000)의 집적도를 향상시킬 수 있다.
본 발명의 실시예들에 따른 퓨즈 어레이(2000)는, 센싱부(2200)가 제어 신호(CON)에 기초하여 저항 값이 가변되는 상기 가변 저항부를 포함함으로써, 센싱 기준을 효과적으로 변경할 수 있다. 또한 본 발명의 실시예들에 따른 퓨즈 어레이(2000)는 상기 가변된 저항 값을 기초로 생성된 센싱 출력 신호(SOUT)에 기초하여 선택된 프로그램부의 불량 여부 및/또는 프로그램 여부를 판단함으로써, 퓨즈 어레이(2000)의 신뢰성 및 프로그램 특성을 향상시킬 수 있다.
도 12는 도 11의 퓨즈 어레이의 프로그램 특성을 나타내는 그래프이다. 도 12에서 CASE1은 1회 프로그램된 경우에 각 프로그램부들의 저항 값을 나타내고, CASE2는 상기 CASE1의 프로그램부들 중 비정상적으로 프로그램된 프로그램부들을 리프로그램시킨 경우에 각 프로그램부들의 저항 값을 나타내며, CASE3은 상기 CASE2의 프로그램부들 중 비정상적으로 프로그램된 프로그램부들을 리프로그램시킨 경우에 각 프로그램부들의 저항 값을 나타낸다.
도 12를 참조하면, CASE1의 경우에 저항 값의 최대값-최소값 산포가 3.0이지만, 비정상적으로 프로그램된 프로그램부들에 대해 1회 리프로그램을 수행한 CASE2의 경우에 저항 값의 최대값-최소값 산포가 0.75로 CASE1 대비 75％ 감소하였다. 또한 비정상적으로 프로그램된 프로그램부들에 대해 2회 리프로그램을 수행한 CASE3의 경우에 저항 값의 최대값-최소값 산포가 0.42로 CASE1 대비 86％ 감소하였다. 즉, 본 발명의 실시예들에 따른 퓨즈 어레이(2000)에 포함된 각 프로그램부들이 균일한 저항 값을 가지도록 프로그램되어 퓨즈 어레이(2000)의 프로그램 특성이 향상되었음을 알 수 있다.
도 13은 도 11의 퓨즈 어레이를 포함하는 반도체 메모리 장치를 나타내는 블록도이다.
도 13을 참조하면, 반도체 메모리 장치(3000)는 메모리 셀 어레이(3100), 어드레스 디코더(3200) 및 리페어 회로(3300)를 포함한다.
메모리 셀 어레이(3100)는 노말 메모리 셀 어레이(3110) 및 리던던트 메모리 셀 어레이(3120)를 포함한다. 노말 메모리 셀 어레이(3110)는 복수의 노말 메모리 셀들을 포함하고, 리던던트 메모리 셀 어레이(3120)는 복수의 리던던트 메모리 셀들을 포함한다. 리던던트 메모리 셀 어레이(3120)는 메모리 블록의 형태로 메모리 셀 어레이(3100) 내에 산재된 것일 수 있다.
리페어 회로(3300)는 상기 노말 메모리 셀들에 불량이 발생한 경우 프로그램되고, 프로그램 여부를 나타내는 센싱 출력 신호를 출력한다. 어드레스 디코더(3200)는 어드레스 신호(ADDR) 및 상기 센싱 출력 신호에 기초하여 노말 어드레스 신호(NADDR) 또는 리던던트 어드레스 신호(RADDR)를 선택적으로 출력하여, 메모리 셀 어레이(3100)에 포함된 상기 노말 메모리 셀들과 상기 리던던트 메모리 셀들을 선택적으로 액세스한다. 어드레스 디코더(3200)는 워드라인을 선택하기 위한 행 디코더 또는 비트라인을 선택하기 위한 열 디코더일 수 있으며, 행 디코더 및 열 디코더를 모두 포함할 수 있다. 즉 리페어 회로(3300)는 행 단위로 불량 메모리 셀을 리페어하기 위한 구성일수도 있고, 열 단위로 불량 메모리 셀을 리페어하기 위한 구성일 수도 있다.
리페어 회로(3300)는 퓨즈 어레이(3310)를 포함한다. 퓨즈 어레이(3310)는 도 11의 퓨즈 어레이(2000)일 수 있다. 즉 퓨즈 어레이(3310)는 퓨즈 배열부(3320), 센싱부(3330) 및 제어부(3340)를 포함하여 구현될 수 있다. 퓨즈 배열부(3320)는 프로그램 신호에 응답하여 각각 프로그램되고, 센싱 인에이블 신호에 응답하여 프로그램 출력 신호를 각각 출력하는 복수의 프로그램부들을 포함한다. 센싱부(3330)는 제어 신호(CON)에 기초하여 저항 값이 가변되는 가변 저항부를 포함하고, 상기 가변 저항부의 저항 값 및 선택된 프로그램부에서 출력된 프로그램 출력 신호에 기초하여 상기 센싱 출력 신호를 생성한다. 제어부(3340)는 동작 모드에 따라서 제어 신호(CON)를 변경하고, 상기 센싱 출력 신호에 기초하여 상기 선택된 프로그램부를 리프로그램시킨다.
반도체 장치, 특히 반도체 메모리 장치의 제조 시 수많은 미세 메모리 셀들 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행하지 못하므로 불량품으로 처리된다. 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 반도체 메모리 장치 전체를 불량품으로 폐기하는 것은 수율 측면에서 비효율적인 처리 방법이다. 따라서 현재는 반도체 메모리 장치 내에 미리 설치해 둔 리던던트 메모리 셀을 이용하여 불량 메모리 셀을 대체함으로써, 전체 메모리를 사용 가능하게 하는 방식으로 수율 향상을 이루고 있다. 리던던트 셀을 이용한 리페어 작업은 통상 일정 셀 어레이마다 스페어 로우와 스페어 칼럼을 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/칼럼 단위로 스페어 메모리 셀로 치환해 주는 방식으로 진행된다. 웨이퍼 가공 완료 후 테스트를 통해 불량 메모리 셀이 발견되면, 그에 해당하는 어드레스를 리던던트 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서 실제 사용시에는 불량 라인에 해당하는 어드레스 신호가 입력되면 이 대신 예비 라인으로 선택이 바뀌게 되며, 이를 위하여 퓨즈 회로가 이용된다. 퓨즈 회로의 신뢰성이 작으면 반도체 메모리 장치의 오동작 가능성이 크다. 따라서 본 발명의 실시예들에 따른 신뢰성 및 프로그램 특성이 향상된 퓨즈 회로 및/또는 퓨즈 어레이를 사용하여 리페어 작업을 안정적으로 수행함으로써 반도체 메모리 장치의 성능을 향상시킬 수 있다.
본 발명은 반도체 메모리 장치에 이용될 수 있으며, 특히 리던던트 메모리 셀을 이용하여 불량 메모리 셀을 대체하는 방식을 이용하는 DRAM(dynamic random access memory), SDRAM(synchronous DRAM), 플래시 메모리(flash memory) 등에 유용하게 이용될 수 있다. 본 발명은 상기 반도체 메모리 장치를 포함하는 메모리 시스템 및 전자 시스템에 유용하게 이용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 프로그램 신호에 응답하여 프로그램되고, 센싱 인에이블 신호에 응답하여 프로그램 출력 신호를 출력하는 프로그램부;
    제어 신호에 기초하여 저항 값이 가변되는 가변 저항부를 포함하고, 상기 가변 저항부의 저항 값 및 상기 프로그램 출력 신호에 기초하여 센싱 출력 신호를 생성하는 센싱부; 및
    동작 모드에 따라서 상기 제어 신호를 변경하고, 상기 센싱 출력 신호에 기초하여 상기 프로그램부를 리프로그램시키는 제어부를 포함하고,
    상기 동작 모드는, 상기 프로그램부의 프로그램 여부를 검증하는 제1 동작 모드, 상기 프로그램부의 프로그램 상태에 기초하여 퓨즈 회로를 정상 동작시키는 제2 동작 모드 및 상기 프로그램부의 불량 여부를 판단하는 제3 동작 모드를 포함하는 퓨즈 회로.
  2. 삭제
  3. 제 1 항에 있어서, 상기 제1 동작 모드에서는,
    상기 센싱부는 상기 가변 저항부의 저항 값에 기초하여 제1 센싱 동작을 수행하고, 상기 제어부는 상기 제1 센싱 동작의 결과에 기초하여 상기 프로그램부의 프로그램 여부를 검증하는 것을 특징으로 하는 퓨즈 회로.
  4. 제 3 항에 있어서, 상기 제어부는,
    상기 프로그램부의 프로그램 여부의 검증 결과, 상기 프로그램부가 정상적으로 프로그램된 경우에는 상기 제어 신호를 변경하여 상기 퓨즈 회로를 상기 제2 동작 모드로 동작시키고,
    상기 프로그램부가 비정상적으로 프로그램된 경우에는 상기 프로그램부를 리프로그램시키는 것을 특징으로 하는 퓨즈 회로.
  5. 제 1 항에 있어서, 상기 제2 동작 모드에서는,
    상기 센싱부는 상기 제어 신호에 기초하여 상기 가변 저항부의 저항 값을 상기 제1 동작 모드에서의 상기 가변 저항부의 저항 값보다 크도록 설정하는 것을 특징으로 하는 퓨즈 회로.
  6. 삭제
  7. 제 1 항에 있어서, 상기 제3 동작 모드에서는,
    상기 센싱부는 상기 가변 저항부의 저항 값에 기초하여 제2 센싱 동작을 수행하고, 상기 제어부는 상기 제2 센싱 동작의 결과에 기초하여 상기 프로그램부의 불량 여부를 판단하는 것을 특징으로 하는 퓨즈 회로.
  8. 제 1 항에 있어서, 상기 센싱부는,
    상기 가변된 저항 값 및 상기 프로그램 출력 신호에 기초하여 상기 센싱 출력 신호를 생성하는 센싱 출력 신호 생성부; 및
    상기 제어 신호에 기초하여 상기 저항 값이 가변되는 상기 가변 저항부를 포함하는 것을 특징으로 하는 퓨즈 회로.
  9. 프로그램 신호에 응답하여 프로그램되고, 센싱 인에이블 신호에 응답하여 프로그램 출력 신호를 출력하는 프로그램부;
    제어 신호에 기초하여 저항 값이 가변되는 가변 저항부를 포함하고, 상기 가변 저항부의 저항 값 및 상기 프로그램 출력 신호에 기초하여 센싱 출력 신호를 생성하는 센싱부; 및
    동작 모드에 따라서 상기 제어 신호를 변경하고, 상기 센싱 출력 신호에 기초하여 상기 프로그램부를 리프로그램시키는 제어부를 포함하고,
    상기 프로그램부는,
    프로그램 전압 단자에 제1단이 연결된 안티퓨즈;
    상기 안티퓨즈의 제2단과 제1 노드 사이에 연결되고, 워드라인 신호가 게이트에 인가되는 선택 트랜지스터;
    상기 제1 노드와 접지전압 사이에 연결되고, 상기 프로그램 신호가 게이트에 인가되는 프로그램 트랜지스터; 및
    상기 제1 노드와 연결된 제1 단자, 상기 센싱 인에이블 신호가 인가되는 게이트 및 상기 프로그램 출력 신호를 제공하는 제2 단자를 포함하는 센싱 트랜지스터를 포함하는 것을 특징으로 하는 퓨즈 회로.
  10. 프로그램 신호에 응답하여 각각 프로그램되고, 센싱 인에이블 신호에 응답하여 프로그램 출력 신호를 각각 출력하는 복수의 프로그램부들을 포함하는 퓨즈 배열부;
    제어 신호에 기초하여 저항 값이 가변되는 가변 저항부를 포함하고, 상기 가변 저항부의 저항 값 및 상기 복수의 프로그램부들 중에서 선택된 프로그램부에서 출력된 프로그램 출력 신호에 기초하여 센싱 출력 신호를 생성하는 센싱부; 및
    동작 모드에 따라서 상기 제어 신호를 변경하고, 상기 센싱 출력 신호에 기초하여 상기 선택된 프로그램부를 리프로그램시키는 제어부를 포함하고,
    상기 동작 모드는, 상기 프로그램부들의 프로그램 여부를 검증하는 제1 동작 모드, 상기 프로그램부들의 프로그램 상태에 기초하여 퓨즈 어레이를 정상 동작시키는 제2 동작 모드 및 상기 프로그램부들의 불량 여부를 판단하는 제3 동작 모드를 포함하는 퓨즈 어레이.
KR1020100077102A 2010-08-11 2010-08-11 퓨즈 회로, 이를 포함하는 퓨즈 어레이 및 반도체 메모리 장치 KR101710056B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100077102A KR101710056B1 (ko) 2010-08-11 2010-08-11 퓨즈 회로, 이를 포함하는 퓨즈 어레이 및 반도체 메모리 장치
US13/205,966 US8599635B2 (en) 2010-08-11 2011-08-09 Fuse circuit and semiconductor memory device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100077102A KR101710056B1 (ko) 2010-08-11 2010-08-11 퓨즈 회로, 이를 포함하는 퓨즈 어레이 및 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20120014969A KR20120014969A (ko) 2012-02-21
KR101710056B1 true KR101710056B1 (ko) 2017-02-27

Family

ID=45564738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100077102A KR101710056B1 (ko) 2010-08-11 2010-08-11 퓨즈 회로, 이를 포함하는 퓨즈 어레이 및 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US8599635B2 (ko)
KR (1) KR101710056B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636510B2 (en) 2018-04-10 2020-04-28 SK Hynix Inc. Fuse rupture method and semiconductor device related to a rupture operation

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102132211B1 (ko) * 2014-05-12 2020-07-09 삼성전자주식회사 리페어 회로, 퓨즈 회로 및 이를 포함하는 반도체 메모리 장치
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device
TWI817328B (zh) * 2021-11-02 2023-10-01 南亞科技股份有限公司 具有電子熔線控制電路的半導體元件及其製備方法
US11935605B2 (en) 2021-11-02 2024-03-19 Nanya Technology Corporation Method for preparing semiconductor device including an electronic fuse control circuit
US20230178161A1 (en) * 2021-12-02 2023-06-08 Nanya Technology Corporation Method for determining a status of a fuse element

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632944B1 (ko) * 2004-05-31 2006-10-12 삼성전자주식회사 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359855B1 (ko) 1998-06-30 2003-01-15 주식회사 하이닉스반도체 가변전압발생기를이용한앤티퓨즈의프로그래밍회로
US7211843B2 (en) * 2002-04-04 2007-05-01 Broadcom Corporation System and method for programming a memory cell
US6873559B2 (en) 2003-01-13 2005-03-29 Micron Technology, Inc. Method and apparatus for enhanced sensing of low voltage memory
KR100569549B1 (ko) 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
US7224630B2 (en) * 2005-06-24 2007-05-29 Freescale Semiconductor, Inc. Antifuse circuit
KR100812520B1 (ko) 2007-02-06 2008-03-11 매그나칩 반도체 유한회사 반도체 메모리 장치
KR101434403B1 (ko) * 2008-05-15 2014-08-27 삼성전자주식회사 플래시 메모리 장치, 그것의 프로그램 방법, 그리고 그것을포함하는 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632944B1 (ko) * 2004-05-31 2006-10-12 삼성전자주식회사 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636510B2 (en) 2018-04-10 2020-04-28 SK Hynix Inc. Fuse rupture method and semiconductor device related to a rupture operation

Also Published As

Publication number Publication date
US20120039140A1 (en) 2012-02-16
US8599635B2 (en) 2013-12-03
KR20120014969A (ko) 2012-02-21

Similar Documents

Publication Publication Date Title
US7978549B2 (en) Fuse circuit and semiconductor memory device including the same
US7406643B2 (en) Semiconductor integrated circuit device, method of manufacturing the device, and computer readable medium
US7307911B1 (en) Apparatus and method for improving sensing margin of electrically programmable fuses
JP4624516B2 (ja) ヒューズ検出回路およびその集積回路メモリ
KR101710056B1 (ko) 퓨즈 회로, 이를 포함하는 퓨즈 어레이 및 반도체 메모리 장치
US20060203580A1 (en) Programmable element latch circuit
US6125069A (en) Semiconductor memory device with redundancy circuit having a reference resistance
JP2888034B2 (ja) 半導体メモリ装置
US6545926B2 (en) Antifuse address detecting circuit programmable by applying a high voltage and semiconductor integrated circuit device provided with the same
US6548884B2 (en) Semiconductor device
US20060092726A1 (en) Memory redundancy programming
US5953285A (en) Scan path circuitry including an output register having a flow through mode
JPH0512898A (ja) 半導体集積回路装置
KR100616215B1 (ko) 안티퓨즈를 이용한 리페어 회로
US6949986B2 (en) Semiconductor device unlikely to make incorrect determination of fuse blow
KR19990069608A (ko) 반도체 메모리의 퓨즈 리페어회로
US20040052118A1 (en) Programmable circuit and its method of operation
US8803590B2 (en) High speed low power fuse circuit
US6654300B2 (en) Semiconductor memory device having internal circuit screening function
US6067597A (en) Word configuration programmable semiconductor memory with multiple word configuration programming mode
KR100646575B1 (ko) 반도체 메모리 장치의 리페어를 위한 퓨즈 프로그래밍방법 및 퓨즈의 프로그래밍 성공여부 판단회로
KR100434319B1 (ko) 반도체 기억 소자의 리페어 회로
KR100818100B1 (ko) 리페어 퓨즈 회로 및 리페어 퓨즈 테스트 방법
KR100543192B1 (ko) 프로그래머블 퓨즈 회로 및 그를 구비한 반도체메모리장치
KR100332110B1 (ko) 플래시 메모리의 비트기억 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant