TWI817328B - 具有電子熔線控制電路的半導體元件及其製備方法 - Google Patents

具有電子熔線控制電路的半導體元件及其製備方法 Download PDF

Info

Publication number
TWI817328B
TWI817328B TW111102419A TW111102419A TWI817328B TW I817328 B TWI817328 B TW I817328B TW 111102419 A TW111102419 A TW 111102419A TW 111102419 A TW111102419 A TW 111102419A TW I817328 B TWI817328 B TW I817328B
Authority
TW
Taiwan
Prior art keywords
terminal
latch
voltage
coupled
switch
Prior art date
Application number
TW111102419A
Other languages
English (en)
Other versions
TW202320079A (zh
Inventor
楊吳德
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/517,525 external-priority patent/US11935605B2/en
Priority claimed from US17/517,794 external-priority patent/US11769562B2/en
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202320079A publication Critical patent/TW202320079A/zh
Application granted granted Critical
Publication of TWI817328B publication Critical patent/TWI817328B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

本揭露提供一種電子熔線控制電路、一種半導體元件和一種具有電子熔線控制電路的半導體元件的製備方法。該電子熔線控制電路包括編程電壓墊、熔線器元件、鎖存器、操作開關單元、電阻器選擇墊和接合選項單元。熔線器元件包括與編程電壓墊耦合的第一端，和第二端。操作開關單元在編程操作期間在熔線器元件的第二端和接地端之間形成電性連接，並在讀取操作期間在熔線器元件的第二端和鎖存器的輸入端之間形成電性連接。每個接合選項單元包括電阻器和選擇開關，串聯在鎖存器的輸入端和電阻器選擇墊之間。

Description

具有電子熔線控制電路的半導體元件及其製備方法
本申請案主張美國第17/517,525號及第17/517,794號專利申請案之優先權（即優先權日為「2021年11月2日」及「2021年11月3日」），其內容以全文引用之方式併入本文中。
本揭露提供一種電子熔線控制電路及其製備方法，特別是關於一種提供不同接合選項的電子熔線控制電路及其製備方法。
反熔線器(antifuse)是電子熔線器元件(eFuse)的一種類型，並且已在一次性可編程(one-time programmable，OTP)非揮發性記憶體中獲得採用。圖1例示反熔線器AF1的結構。如圖1所示，反熔線器AF1的結構類似於電晶體的結構；反熔線器AF1包括閘極G1和主動區A1。在此情況下，由於閘極G1包括閘極氧化物，因此閘極G1和主動區A1之間具有相當高的電阻。然而，當編程電壓VH被施加到閘極G1上，而接地電壓被施加到主動區A1上時，施加到反熔線器元件AF1上的高電壓會破壞閘極G1的閘極氧化物，因而在閘極G1和主動區A1之間產生低電阻器路徑。因此，反熔線器元件AF1可被編程(programmed)。
由於在對反熔線器AF1執行編程操作時，反熔線器AF1的電阻值會發生很大的變化，因此系統可以藉由檢測反熔線器AF1的電阻值來識別反熔線器AF1是否已經被編程。例如，可以利用參考電阻器來與反熔線器AF1進行分壓，從而藉由產生的分配電壓來識別反熔線器AF1的狀態。然而，由於反熔線器在製備過程中的變異，不同反熔線的電阻值可能彼此不同。例如，在一般情況下，在對反熔線器執行編程操作之前，反熔線器的電阻值可能大於5000千歐姆(kΩ)，而在對反熔線執行編程操作之後，其電阻值可能小於400千歐姆。然而，在對反熔線執行編程操作之前，一些反熔線的電阻值可能小於1500千歐姆，而其他一些反熔線的電阻值甚至在對反熔線執行編程操作之後仍可能大於800千歐姆。在此情況下，為一個反熔線器所選定的參考電阻器就可能無法正確識別另一個反熔線器的狀態。在此情況下，就可能需要額外的製程來更換參考電阻器，因而造成成本增加，並使製備效率降低。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不設置本揭露之先前技術，且上文之「先前技術」之任何說明均不應做為本案之任一部分。
本揭露的一實施例提供一種電子熔線控制電路，包括：一編程電壓墊、一熔線器元件、一鎖存器、一操作開關單元、複數個電阻器選擇墊和複數個接合選項單元。該編程電壓墊經配置以接收該編程電壓。該熔線器元件包括與該編程電壓墊耦合的一第一端，和一第二端。該鎖存器包括一輸入端和一輸出端。該操作開關單元經配置以在一編程操作期間在該熔線器元件的該第二端和一接地端之間形成一電性連接，並經配置以在一讀取操作期間在該熔線器元件的該第二端和該鎖存器的該輸入端之間形成一電性連接。該複數個接合選項單元中的每一個都包括一電阻器和一選擇開關，串聯在該鎖存器的該輸入端和該複數個電阻器選擇墊中的一相應電阻器選擇墊之間。
在一些實施例中，該熔線器元件是一反熔線器(antifuse)。
在一些實施例中，該複數個接合選項單元的電阻器具有不同的電阻器。
在一些實施例中，該電子熔線控制電路更包括一讀取開關，該讀取開關包括與該熔線器元件的該第一端耦合的一第一端、與該接地端耦合的一第二端和經配置以接收一讀取控制訊號的一控制端。
在一些實施例中，該操作開關單元包括一第一開關、一第二開關和一第三開關。該第一開關包括與該熔線器元件的該第二端耦合的一第一端、第二端以及經配置以接收一讀取和編程控制訊號的一控制端。該第二開關包括與該第一開關的該第二端耦合的一第一端，與該接地端耦合的一第二端，以及經配置以接收一編程控制訊號的一控制端。該第三開關包括與該第一開關的該第二端耦合的一第一端，與該鎖存器的該輸入端耦合的一第二端，以及經配置以接收一讀取控制訊號的一控制端。
在一些實施例中，該鎖存器更包括一第一反相器和一第二反相器。該第一反相器包括與該鎖存器的該輸入端耦合的一輸入端，以及與該鎖存器的該輸出端耦合的一輸出端。該第二反相器包括與該鎖存器的該輸出端耦合的一輸入端，以及與該鎖存器的該輸入端耦合的一輸出端。
在一些實施例中，該複數個電阻器選擇墊中的至少一個在該讀取操作期間接收一讀取電壓，其中該讀取電壓小於該編程電壓。
本揭露的另一實施例提供一種半導體元件，包括：一晶片和一基底。該晶片包括一電子熔線控制電路，該電子熔線控制電路包括一編程電壓墊、一熔線器元件、一鎖存器、一操作開關單元、複數個電阻器選擇墊以及複數個接合選項單元。該編程電壓墊經配置以接收一編程電壓。該熔線器元件包括與該編程電壓墊耦合的一第一端，和一第二端。該鎖存器包括一輸入端和一輸出端。該操作開關單元經配置以在一編程操作期間在該熔線器元件的該第二端和一接地端之間形成一電性連接，並經配置以在一讀取操作期間在該熔線器元件的該第二端和該鎖存器的該輸入端之間形成一電性連接。該複數個接合選項單元中的每一個都包括一電阻器和一選擇開關，串聯在該鎖存器的該輸入端和該複數個電阻器選擇墊中的一相應電阻器選擇墊之間。該基底包括一第一電壓接合墊和複數個第二電壓接合墊。該第一電壓接合墊被接合到該編程電壓墊，該複數個第二電壓接合墊中的至少一個被接合到該複數個電阻器選擇墊中的至少一個。
在一些實施例中，該熔線器元件是一種反熔線器。
在一些實施例中，該複數個接合選項單元的電阻器具有不同的電阻器。
在一些實施例中，該電子熔線控制電路更包括一讀取開關，該讀取開關包括與該熔線器元件的該第一端耦合的一第一端、與該接地端耦合的一第二端以及經配置以接收一讀取控制訊號的一控制端。
在一些實施例中，該操作開關單元包括一第一開關、一第二開關以及一第三開關。該第一開關包括與該熔線器元件的該第二端耦合的一第一端、一第二端以及經配置以接收一讀取和編程控制訊號的一控制端。該第二開關包括與該第一開關的該第二端耦合的一第一端，與該接地端耦合的一第二端，以及經配置以接收一編程控制訊號的一控制端。該第三開關包括與該第一開關的該第二端耦合的一第一端，與該鎖存器的該輸入端耦合的一第二端，以及經配置以接收一讀取控制訊號的一控制端。
在一些實施例中，該鎖存器更包括一第一反相器以及一第二反相器。該第一反相器包括與該鎖存器的該輸入端耦合的一輸入端，以及與該鎖存器的該輸出端耦合的一輸出端。該第二反相器包括與該鎖存器的一輸出端耦合的一輸入端，以及與該鎖存器的該輸入端耦合的一輸出端。
在一些實施例中，被接合到該複數個第二電壓接合墊中的一第二電壓接合墊的一電阻器選擇墊經配置以在該讀取操作期間接收一讀取電壓，其中該讀取電壓小於該編程電壓。
本揭露的另一實施例提供一種半導體元件的製備方法，包括：提供包括一電子熔線控制電路的一晶片，其中該電子熔線控制電路包括一編程電壓墊、一熔線器元件、一鎖存器、複數個電阻器選擇墊以及複數個接合選項單元。該編程電壓墊與該熔線器元件的一第一端耦合，而該複數個接合選項單元中的每一都都包括一電阻器和一選擇開關，串聯在該鎖存器的該輸入端和該複數個電阻器選擇墊中的一相應電阻器選擇墊之間。該製備方法更包括提供包括一第一電壓接合墊和複數個第二電壓接合墊的一基底，將該晶片設置在該基底上，將該第一電壓接合墊與該編程電壓墊接合，以及將該複數個第二電壓接合墊中的至少一個與該複數個電阻器選擇墊中的至少一個接合。
在一些實施例中，該製備方法更包括根據該熔線器元件的狀態來執行一測試操作，以決定將該複數個電阻器選擇墊中的該至少一個接合到該複數個第二電壓接合墊中的該至少一個。
在一些實施例中，根據該熔線器元件的該狀態執行該測試操作，以決定將該複數個電阻器選擇墊中的該至少一個接合到該複數個第二電壓接合墊中的該至少一個，包括：用該複數個接合選項單元中的一第一接合選項單元讀取該熔線器元件，以產生一第一讀取結果，以及當該第一讀取結果被確定為負向時，用該複數個接合選項單元中的一第二接合選項單元對該熔線器元件執行一讀取操作，以產生一第二讀取結果。
在一些實施例中，當該第二讀取結果確定為正向時，執行該測試操作更包括決定將與該第二接合選項單元耦合的一電阻器選擇墊耦合至該複數個第二電壓接合墊中的該至少一個接合。
在一些實施例中，用該複數個接合選項單元中的該第一接合選項單元讀取該熔線器元件，以產生第一讀取結果，包括：將一讀取電壓施加到與該第一接合選項單元耦合的一電阻器選擇墊上，導通該第一接合選項單元的一選擇開關，將一接地電壓施加到該熔線器元件的該第一端，以及將該熔線器元件的一第二端與該鎖存器的該輸入端耦合。
在一些實施例中，在對該熔線器元件執行該讀取操作之前，藉由向該編程電壓墊施加一編程電壓並向該熔線器元件的該第二端施加一接地電壓，來對該熔線器元件執行一編程操作。
本揭露實施例提供的電子熔線控制電路、半導體元件和半導體元件的製備方法允許使用者在晶圓探測製程中選擇適當的接合選項單元，並且更允許使用者隨後在封裝製程中將選擇的接合選項單元連接到基底的接合墊。因此，即使在製備晶片之前無法預測熔線器元件的電阻，製造商也可以在製備晶片之後選擇具有適當電阻的適當接合選項單元，以確保讀取操作的準確性，並避免現有技術中改變參考電阻器所需的額外製程。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。設置本揭露之揭露專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可以相當容易地利用下文揭示之概念與特定實施例可以做為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之揭露專利範圍所定義之本揭露的精神和範圍。
以下揭露內容提供做為實作本揭露的不同特徵的諸多不同的實施例或實例。以下闡述組件及排列形式的具體實施例或實例以簡化本揭露內容。當然，該些僅為實例且不旨在執行限制。舉例而言，元件的尺寸並非僅限於所揭露範圍或值，而是可以相依於製程條件及/或元件的所期望性質。此外，以下說明中將第一特徵形成於第二特徵「上方」或第二特徵「上」可以包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且亦可以包括其中第一特徵與第二特徵之間可以形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。為簡潔及清晰起見，可以按不同比例任意繪製一些特徵。在附圖中，為簡化起見，可以省略一些層/特徵。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下方(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述元件可以具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可以同樣相應地執行直譯。
應當理解，當元件或層被稱為“連接到”或“耦合到”另一個元件或層時，它可以直接連接到或耦合到另一個元件或層，或其間間元件或層可能存在。
應當理解，儘管可以用術語第一、第二等來描述各種元素，但這些元素不應受到術語的限制。除非另有說明，術語僅用於區分一個元素和另一個元素。因此，例如，下面討論的第一要素、第一元件或第一部分可以被稱為第二要素、第二元件或第二部分，而不偏離本揭露內容的教導。
除非上下文另有說明，本文在提到方向、佈局、位置、形狀、大小、數量或其他措施時，使用的術語如"相同"、"相等"、"平面”或”共面"，不一定是指完全相同的方向、佈局、位置、形狀、大小、數量或其他措施，而是指在可能發生的、例如由於製造製程而發生的可接受的變化範圍內，包括幾乎相同的方向、佈局、位置、形狀、大小、數量或其他措施。術語”實質上”可以用來反映此含義。例如，被描述為”實質上相同"、"實質上相等”或”實質上平面”的項目可以是完全相同、相等或平面，也可以是在可接受的變化範圍內相同、相等或平面，例如由於製程而可能發生的變化。
在本揭露中，半導體元件一般是指能夠利用半導體特性發揮作用的元件，電光元件、發光顯示元件、半導體電路和電子元件均包括在本揭露中。半導體元件的類別。具體地，本揭露實施例的半導體元件可以是動態隨機存取記憶體元件。
圖2是電路圖，例示本揭露一實施例之電子熔線控制電路100。電子熔線控制電路100包括編程電壓墊PP1、複數個電阻器選擇墊PS1至PSN、熔線器元件110、鎖存器120、操作開關單元130、和複數個接合選項單元1401至140N，其中N是大於1的正整數。
熔線器元件110包括第一端和第二端，熔線器元件110的第一端與編程電壓墊PP1耦合。在本實施例中，熔線器元件110可以是反熔線器(antifuse)，並且可以具有與圖1中所示的反熔線器AF1相同的結構。在此情況下，熔線器元件110的第一端可以是反熔線器元件AF1的閘極G1，而熔線器元件110的第二端可以是反熔線器元件AF1的主動區A1。
鎖存器120包括輸入端和輸出端。操作開關單元130與熔線器元件110的第二端、鎖存器120的輸入端和接地端耦合。在本實施例中，操作開關單元130可以根據要執行的操作，在熔線器元件110的第二端和接地端之間形成電性連接，或者在熔線器元件110的第二端和鎖存器120的輸入端之間形成電性連接。
此外，接合選項單元1401至140N中的每一個包括串聯在鎖存器120的輸入端和電阻器選擇墊PS1至PSN中一相應電阻器選擇墊之間的一電阻器和一選擇開關。例如，接合選項單元1401可以耦合到電阻器選擇墊PS1，而接合選項單元140N可以耦合到電阻器選擇墊PSN。此外，在本實施例中，接合選項單元1401至140N的電阻器1441至144N可以具有不同的電阻值，且選擇開關1421至142N可以分別並相應地受控於控制訊號SIG C1至控制訊號SIG CN。
鎖存器120包括第一反相器122和第二反相器124。第一反相器122包括與鎖存器120的輸入端耦合的一輸入端，以及與鎖存器120的輸出端耦合的一輸出端。第二反相器124包括與鎖存器120的輸出端耦合的一輸入端，以及與鎖存器120的輸入端耦合的一輸出端。
此外，操作開關單元130包括第一開關132、第二開關134和第三開關136。第一開關132包括與熔線器元件110的第二端耦合的一第一端、一第二端、和用於接收讀取和編程控制訊號SIG RP的一控制端。第二開關134包括與第一開關132的第二端耦合的一第一端，與接地端耦合的一第二端，以及用於接收編程控制訊號SIG P的一控制端。第三開關136包括與第一開關132的第二端耦合的一第一端，與鎖存器120的輸入端耦合的一第二端，以及用於接收讀取控制訊號SIG R的一控制端。
在本實施例中，電子熔線控制電路100更可以包括讀取開關150。讀取開關150包括與熔線器元件110的第一端耦合的一第一端，與接地端耦合的一第二端，以及用於接收讀取控制訊號SIG R的一控制端。在一些實施例中，開關132、134、136和150可以是，例如但不限於，由電晶體形成。在本實施例中，開關132、134、136和150可以由N型金屬氧化物半導體(MOS)電晶體實現。
圖3是時序圖，例示圖2之電子熔線控制電路100在編程操作和讀取操作期間接收控制訊號的時序。如圖3所示，編程操作是在T1期間執行的，讀取操作是在T2期間執行的。圖4是電路圖，例示圖2之電子熔線控制電路100的編程操作期間。
在T1期間，編程控制訊號SIG P與讀取和編程控制訊號SIG RP處於邏輯高電壓電平，而讀取控制訊號SIG R處於邏輯低電壓電平。在此情況下，操作開關單元130的第一開關132和第二開關134導通(turn on)，而第三開關136和讀取開關150截止(turn off)。
此外，如圖4所示，編程電壓墊PP1可以在編程操作期間接收編程電壓VP。由於操作開關單元130的第一開關132和第二開關134導通，熔線器元件110的第二端和接地端之間形成電性連接，以便將熔線器元件110的第二端拉低到接地電壓。在本實施例中，編程電壓VP可以是高到足以燒斷熔線器元件110的高電壓。在此情況下，熔線器元件110的閘極氧化物可以被施加在熔線器元件110上的高電壓擊穿，因此在熔線器元件110的第一端和第二端之間將形成低電阻器路徑。因此，如圖4所示，從編程電壓墊PP1到接地端形成電流路徑CP1，通過熔線器元件110、第一開關132和第二開關134。
在編程操作之後，如圖3所示，在週期T2中執行讀取操作。圖5是電路圖，例示圖2之電子熔線控制電路100的讀取操作期間。在讀取操作期間，編程控制訊號SIG P處於邏輯低電壓電平，而讀取和編程控制訊號SIG RP和讀取控制訊號SIG R處於邏輯高電壓電平。在此情況下，第二開關134截止，而第一開關132、第三開關136和讀取開關150導通。因此，熔線器元件110的第二端和鎖存器120的輸入端之間形成電性連接。
此外，在圖5所示的實施例中，在讀取操作期間，接合選項單元1401至140N的選擇開關1421至142N導通。此外，由於電阻器選擇墊PS1被接合到外部接合墊並在讀取操作期間接收讀取電壓VR，因此在本實施例中是利用接合選項單元1401來執行讀取操作。在此情況下，如圖5所示，可以從電阻器選擇墊PS1到接地端形成電流路徑CP2，該電流路徑通過接合選項單元1401的電阻器1441、第三開關136、第一開關132、熔線器元件110和讀取開關150。因此，鎖存器120可以感應到熔線器元件110的第二端上的電壓VF，並且相應地輸出資料訊號SIG D。在一些實施例中，為了防止熔線器元件110被讀取電壓VR燒斷，讀取電壓VR應小於編程電壓VP。例如，編程電壓VP可以是6V，而讀取電壓VR可以是2V。應當理解，在其他一些實施例中，也可以採用其他的接合選項單元來執行讀取操作。在此情況下，與所欲採用的接合選項單元耦合的電阻器選擇墊將被接合到外部接合墊上，以便在讀取操作期間接收讀取電壓VR。
在本實施例中，熔線器元件110的第二端的電壓VF是根據電阻器1441的電阻與熔線器元件110的電阻之比值產生的讀取電壓VR的分電。圖6是電路圖，例示圖2之電子熔線控制電路100在讀取操作期間的等效電路。如圖6所示，熔線器元件110第二端的電壓VF可以用公式(1)表示。 公式(1)
在公式(1)中，R 110代表熔線器元件110的電阻，而R 1441代表電阻器1441的電阻。在一些實施例中，如果電壓VF大於0.6V，鎖存器120將把資料訊號SIG D鎖存到邏輯低電壓電平，如果電壓VF小於0.6V，鎖存器120將把資料訊號SIG D鎖存到邏輯高電壓電平。在此情況下，為了根據電壓VF正確識別熔線器元件110的狀態，在對熔線器元件110執行編程之前，電阻器1441的電阻R 1441應該與熔線器元件110的電阻R 110相當接近，如此一來，熔線器元件110的電阻R 110的變化就可以藉由電壓VF明顯反映出來。
在本實施例中，電阻器1441的電阻R 1441可以是4兆歐姆(MΩ)，熔線器元件110的電阻R 110在熔線器元件110被編程之前可以是5兆歐姆，而熔線器元件110的電阻R 110在熔線器元件110被編程之後可以變成100千歐姆(kΩ)。在此情況下，由於熔線器元件110在前一期間T1已經被編程，電壓VF將是0.029V，鎖存器120將把資料訊號SIG D鎖存到邏輯高電壓電平。然而，如果熔線器元件110沒有被編程，則電壓VF將是0.67V，鎖存器120將把資料訊號SIG D鎖存到邏輯低電壓電平。因此，可以根據資料訊號SIG D的電壓電平來識別熔線器元件110的狀態。
然而，在其他一些實施例中，熔線器元件110的電阻R 110在被編程之前可能小於5兆歐姆，例如5兆歐姆，而在被編程之後可能變成100千歐姆。因此，如果不對熔線器元件110執行編程，電壓VF將是0.33V，如果對熔線器元件110執行編程，電壓VF將是0.029V。由於在這兩種情況下電壓VF都小於0.6V，所以無論熔線器元件110是否被編程，鎖存器120都會將資料訊號SIG D鎖存到邏輯高電壓電平。在此情況下，接合選項單元1401的電阻器1441可能就不適合用以做為識別熔線器元件110狀態的參考電組，而可以採用其他具有較小電阻的接合選項單元。
為了確保讀取操作的結果能夠反映出熔線器元件110的狀態，不同的熔線器元件110可以採用不同的接合選項單元來實現不同的電阻。在一些實施例中，可以執行一測試操作，藉由對不同的接合選項單元執行讀取操作來找到具有適當電阻的適當接合選項單元。
此外，在本實施例中，編程電壓墊PP1和電阻器選擇墊PS1至PSN可以是探測(probe)墊，可以接收來自探測卡(probe card)的電壓，以便在晶圓探測程序中對熔線器元件110執行編程操作和讀取操作。亦即，在電子熔線控制電路100的晶片被封裝之前，可以決定並選擇適當的接合選項單元。在此情況下，在選擇適當的接合選項單元之後，在封裝製程中便可將與該選擇的接合選項單元相應耦合的電阻器選擇墊接合到封裝基底的接合墊上，而其餘的電阻器選擇墊可以在封裝製程之後不被接合。如此一來，不同的電子熔線控制電路100的晶片可有不同的接合選項，因此確保可以準確地執行讀取操作，避免現有技術中改變參考電阻所需的額外製程。
圖7是俯視圖，例示本揭露一實施例之半導體元件10。圖8是剖視圖，例示本揭露一實施例之沿圖7所示A-A'線拍攝的半導體元件10。半導體元件10包括晶片12和基底14。晶片12包括電子熔線控制電路100。在一些實施例中，晶片12更可以包括其他電路，電子熔線控制電路100的熔線器元件110可以做為其他電路的儲存體或電子識別碼(identifier)。例如，晶片12更可以包括動態隨機存取記憶體(DRAM)，而電子熔線控制電路100的熔線器元件110可以做為DRAM的識別碼。在一些實施例中，晶片12更可以包括額外的電子熔線控制電路100，用於根據系統要求儲存更多的資料位元。
基底14包括第一電壓接合墊BPA1和複數個第二電壓接合墊BPB1至BPBN，而晶片12可以經設置在基底14上。在本實施例中，第一電壓接合墊BPA1、第二電壓接合墊BPB1至BPBN、編程電壓墊PP1和電阻器選擇墊PS1至PSN均朝上，因此第一電壓接合墊BPA1和第二電壓接合墊BPB1至BPBN可藉由相應的接合線(bonding wire)與編程電壓墊PP1和電阻器選擇墊PS1至PSN連接。
例如，如圖7所示，第一電壓接合墊BPA1藉由接合線BW1接合到編程電壓墊PP1，而第二電壓接合墊BB1可以藉由接合線BW2接合到電阻器選擇墊PS1。在此情況下，第二電壓接合墊BPB1可以在讀取操作期間接收讀取電壓VR，而與電阻器選擇墊PS1耦合的接合選項單元1401將用於執行讀取操作。此外，由於第二電壓接合墊BPB2至BPBN未與電阻器選擇墊PS2至PSN接合，因此接合選項單元1402至140N將不會在讀取操作期間被採用。
然而，在其他一些實施例中，如果選擇接合選項單元1402來執行讀取操作，則第二電壓接合墊BPB2將被接合到電阻器選擇墊PS2上，而第二電壓接合墊BPB1可能不會被接合到電阻器選擇墊PS1上。亦即，電子熔線控制電路100允許使用者根據晶圓探測製程的測試結果，從接合選項單元1401至140N中選擇適當的接合選項單元，該選擇的接合選項單元可以在隨後的封裝製程中藉由打線連接到基底的接合墊。因此，即使電子熔線控制電路100的熔線器元件110的電阻可能無法預測，製造商也可以在製備晶片10之後選擇具有適當電阻的適當的接合選項單元，以確保讀取操作的準確性。
此外，在一些實施例中，不同接合選項單元中的電阻可以並聯，並可組合用於讀取操作，因此提供更多的電阻電平選擇。圖9是俯視圖，例示本揭露另一實施例之半導體元件20。半導體元件20和半導體元件10具有類似的結構，可以根據相同的原理執行操作。然而，在半導體元件20中，第二電壓接合墊BPB1藉由接合線BW2接合到電阻器選擇墊PS1，第二電壓接合墊BPB2藉由接合線BW3接合到電阻器選擇墊PS2。在此情況下，在讀取操作期間，第二電壓接合墊BPB1和BPB2可以同時接收讀取電壓VR，並且接合選項單元1401和1402的選擇開關1421和1422可以同時導通。因此，電阻器1441和1442可以並聯，做為參考電阻器，與熔線器元件110產生分配電壓VF。亦即，接合選項單元1401至140N的電阻器可以單獨或組合採用；因此，接合選項單元1401至140N能夠提供多達(2 N-1)個不同電阻的選項。
圖10是流程圖，例示本揭露一實施例之半導體元件10的製備方法200。製備方法200包括步驟S210至步驟S260。在步驟S210中，提供包括電子熔線控制電路100的晶片12，並在步驟S220中對電子熔線控制電路100的熔線器元件110執行測試操作。在本實施例中，根據熔線器元件110的狀態執行測試操作，以決定要與第二電壓接合墊接合的電阻器選擇墊。在決定將與第二電壓接合墊接合的電阻器選擇墊之後，在步驟S230中提供基底14，並在步驟S240中將晶片12設置在基底14上。此外，在步驟S250中，第一電壓接合墊BPA1被接合到編程電壓墊PP1，並且在步驟S260中，第二電壓接合墊BPB1至BPBN中的至少一個被接合到步驟S220中決定和選擇的電阻器選擇墊。
圖11是流程圖，例示本揭露一實施例之測試操作的執行步驟S220的子步驟。如圖11所示，步驟S220包括步驟S221至步驟S225。在步驟S221中，藉由將編程電壓VP施加到編程電壓墊PP1並將接地電壓施加到熔線器元件110的第二端，來對熔線器元件110執行編程操作。然而，在一些實施例中，根據要儲存的資料，熔線器元件110可能傾向不編程。在此情況下，步驟S221可以被省略，熔線器元件110將保持未編程狀態。接下來，在步驟S222中，用從接合選項單元1401至140N中選擇的至少一個接合選項單元對熔線器元件110執行讀取操作，以產生讀取結果。
圖12是流程圖，例示本揭露一實施例之讀取操作的執行步驟。如圖12所示，該讀取操作可以包括步驟S2221至步驟S2224。在步驟S2221中，讀取電壓VR被施加到一電阻器選擇墊上，該電阻器選擇墊與該讀取操作採用的一接合選項單元耦合。在步驟S2222中，採用的該接合選項單元的選擇開關導通。在步驟S2223中，熔線器元件110的第一端被耦合到接地電壓。在步驟S2224中，熔線器元件110的第二端被耦合到鎖存器120的輸入端。在一些實施例中，步驟S2222至步驟S2224可以藉由控制讀取開關150和操作開關單元130的開關來執行。因此，讀取電壓VR的分配電壓VF可以根據所採用的接合選擇單元的電阻與熔線器元件110的電阻之比值來產生，並且鎖存器120可以根據分配電壓VF來鎖存資料訊號SIG D。
在本實施例中，由於在執行測試操作之前已知熔線器元件110的狀態，因此也可以得到預期的讀取結果。例如，如果熔線器元件110已經被編程，可以預期具有邏輯高電壓電平的訊號資料SIG D。但是，如果熔線器元件110沒有被編程，則將不會預期有邏輯高電壓電平的訊號資料SIG D。
在步驟S223中，可以將讀取結果與預期結果執行比較，以決定當前選擇的接合選項單元是否適當。如果讀取結果被決定為負向，即讀取結果與熔線器元件110的預期狀態不匹配，此讀取結果可能暗示在步驟S221中選擇的接合選項單元不是適當的選擇。在此情況下，在步驟S224中可選擇另一接合選項單元，並以新選擇的接合選項單元再次執行步驟S222。然而，如果讀取結果被確定為是正向的，則當前用於讀取操作的接合選項單元即可被決定為適當的選擇並被選用。在此情況下，在步驟S225中，與選擇的接合選項單元耦合的電阻器選擇墊被確定將接合到相應的第二電壓接合墊上，並且在步驟S260中，藉由測試操作決定或選擇的電阻器選擇墊被接合到相應的第二電壓接合墊。
在本實施例中，測試操作可以在晶片12被封裝之前藉由晶圓探測來執行；因此，在選擇適當的接合選項單元之後，電阻器選擇墊和第二電壓接合墊可以在封裝製程的後期被接合，因此確保讀取操作可以被準確執行，並避免現有技術中改變參考電阻器所需的額外製程。
綜上所述，本揭露的實施例所提供的電子熔線控制電路、半導體元件以及半導體元件的製備方法允許使用者在晶圓探測製程中選擇適當的接合選項單元，並且使用者隨後可以在封裝製程中將選擇的接合選項單元連接到基底的接合墊上。因此，即使在製造晶片之前無法預測熔線器元件的電阻，製造商也能夠在製造晶片之後選擇具有適當電阻的適當接合選項單元，以確保讀取操作的準確性，並避免現有技術中改變參考電阻所需的額外製程。
雖然已詳述本揭露及其優點，然而應理解可以執行一些變化、取代與替代而不脫離揭露專利範圍所定義之本揭露的精神與範圍。例如，可以用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本揭露案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可以自本揭露的揭示內容理解可以根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包括於本揭露案之揭露專利範圍內。
10:半導體元件 12:晶片 14:基底 100:電子熔線控制電路 110:熔線器元件 120:鎖存器 122:第一反相器 124:第二反相器 130:操作開關單元 132:第一開關 134:第二開關 136:第三開關 150:讀取開關 200:製備方法 1401~140N:接合選項單元 1421~142N:選擇開關 1441~144N:電阻器 A1:主動區 AF1:反熔線器 BPA1:第一電壓接合墊 BPB1~BPBN:第二電壓接合墊 BW1:接合線 BW2:接合線 BW3:接合線 CP1:電流路徑 CP2:電流路徑 G1:閘極 PP1:編程電壓墊 PS1~PSN:電阻器選擇墊 S210:步驟 S220:步驟 S221:步驟 S222:步驟 S223:步驟 S224:步驟 S225:步驟 S230:步驟 S240:步驟 S250:步驟 S260:步驟 S2221:步驟 S2222:步驟 S2223:步驟 S2224:步驟 SIG C1~SIG CN:控制訊號 SIG D:資料訊號 SIG P:編程控制訊號 SIG R:讀取控制訊號 SIG RP:讀取和編程控制訊號 T1:期間 T2:期間 VF:電壓 VH:編程電壓 VP:編程電壓 VR:讀取電壓
參閱實施方式與揭露專利範圍合併考量圖式時，可以得以更全面了解本揭露案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1是示意圖，例示反熔線器的結構。 圖2是電路圖，例示本揭露一實施例之電子熔線控制電路。 圖3是時序圖，例示圖2之電子熔線控制電路在編程操作和讀取操作期間接收控制訊號的時序。 圖4是電路圖，例示圖2之電子熔線控制電路的編程操作期間。 圖5是電路圖，例示圖2之電子熔線控制電路的讀取操作期間。 圖6是電路圖，例示圖2之電子熔線控制電路在讀取操作期間的等效電路。 圖7是俯視圖，例示本揭露一實施例之半導體元件。 圖8是剖視圖，例示本揭露一實施例之圖7所示半導體元件。 圖9是俯視圖，例示本揭露另一實施例之半導體元件。 圖10是流程圖，例示本揭露一實施例之半導體元件的製備方法。 圖11是流程圖，例示本揭露一實施例之測試操作的執行步驟。 圖12是流程圖，例示本揭露一實施例之讀取操作的執行步驟。
100:電子熔線控制電路
110:熔線器元件
120:鎖存器
122:第一反相器
124:第二反相器
130:操作開關單元
132:第一開關
134:第二開關
136:第三開關
150:讀取開關
1401~140N:接合選項單元
1421~142N:選擇開關
1441~144N:電阻器
PP1:編程電壓墊
PS1~PSN:電阻器選擇墊
SIGC1~SIGCN:控制訊號
SIGD:資料訊號
SIGP:編程控制訊號
SIGR:讀取控制訊號
SIGRP:讀取和編程控制訊號

Claims (16)

  1. 一種電子熔線控制電路，包括：一編程電壓墊，經配置以接收一編程電壓；一熔線器元件，包括與該編程電壓墊耦合的一第一端，和一第二端；一鎖存器，包括一輸入端和一輸出端；一操作開關單元，經配置以在一編程操作期間在該熔線器元件的該第二端和一接地端之間形成一電性連接，並經配置以在一讀取操作期間在該熔線器元件的該第二端和該鎖存器的該輸入端之間形成一電性連接；複數個電阻器選擇墊；以及複數個接合選項單元，其中該複數個接合選項單元中的每一個都包括一電阻器和一選擇開關，串聯在該鎖存器的該輸入端和該複數個電阻器選擇墊中的一相應電阻器選擇墊之間。
  2. 如請求項1所述的電子熔線控制電路，其中該熔線器元件是一反熔線器(antifuse)。
  3. 如請求項1所述的電子熔線控制電路，其中該複數個接合選項單元的電阻器具有不同的電阻值。
  4. 如請求項1所述的電子熔線控制電路，更包括一讀取開關，包括： 一第一端，與該熔線器元件的該第一端耦合；一第二端，與該接地端耦合；以及一控制端，經配置以接收一讀取控制訊號。
  5. 如請求項1所述的電子熔線控制電路，其中該操作開關單元包括：一第一開關，包括：一第一端，與該熔線器元件的該第二端耦合；一第二端；以及一控制端，經配置以接收一讀取和編程控制訊號；一第二開關，包括：一第一端，與該第一開關的該第二端耦合；一第二端，與該接地端耦合；以及一控制端，經配置以接收一編程控制訊號；以及一第三開關，包括：一第一端，與該第一開關的該第二端耦合；一第二端，與該鎖存器的該輸入端耦合；以及一控制端，經配置以接收一讀取控制訊號。
  6. 如請求項1所述的電子熔線控制電路，其中該鎖存器更包括：一第一反相器，包括：一輸入端，與該鎖存器的該輸入端耦合；以及一輸出端，與該鎖存器的該輸出端耦合；以及一第二反相器，包括： 一輸入端，與該鎖存器的該輸出端耦合；以及一輸出端，與該鎖存器的該輸入端耦合。
  7. 如請求項1所述的電子熔線控制電路，其中該複數個電阻器選擇墊中的至少一個在該讀取操作期間接收一讀取電壓，其中該讀取電壓小於該編程電壓。
  8. 一種半導體元件，包括：一晶片，包括一電子熔線控制電路，該電子熔線控制電路包括：一編程電壓墊，經配置以接收一編程電壓；一熔線器元件，包括與該編程電壓墊耦合的一第一端，和一第二端；一鎖存器，包括一輸入端和一輸出端；一操作開關單元，經配置以在一編程操作期間在該熔線器元件的該第二端和一接地端之間形成一電性連接，並經配置以在一讀取操作期間在該熔線器元件的該第二端和該鎖存器的該輸入端之間形成一電性連接；複數個電阻器選擇墊；以及複數個接合選項單元，其中該複數個接合選項單元中的每一個都包括一電阻器和一選擇開關，串聯在該鎖存器的該輸入端和該複數個電阻器選擇墊中的一相應電阻器選擇墊之間；以及一基底，包括：一第一電壓接合墊，被接合到該編程電壓墊；以及 複數個第二電壓接合墊，其中該複數個第二電壓接合墊中的至少一個被接合到該複數個電阻器選擇墊中的至少一個。
  9. 如請求項8所述的半導體元件，其中該熔線器元件是一反熔線器。
  10. 如請求項8所述的半導體元件，其中該複數個接合選項單元的電阻器具有不同的電阻值。
  11. 如請求項8所述的半導體元件，其中該電子熔線控制電路更包括一讀取開關，包括：一第一端，與該熔線器元件的該第一端耦合；一第二端，與該接地端耦合；以及一控制端，經配置以接收一讀取控制訊號。
  12. 如請求項8所述的半導體元件，其中該操作開關單元包括：一第一開關，包括：一第一端，與該熔線器元件的該第二端耦合；一第二端；以及一控制端，經配置以接收一讀取和編程控制訊號；一第二開關，包括：一第一端，與該第一開關的該第二端耦合；一第二端，與該接地端耦合；以及一控制端，經配置以接收一編程控制訊號；以及 一第三開關，包括：一第一端，與該第一開關的該第二端耦合；一第二端，與該鎖存器的該輸入端耦合；以及一控制端，經配置以接收一讀取控制訊號。
  13. 如請求項8所述的半導體元件，其中該鎖存器包括：一第一反相器，包括：一輸入端，與該鎖存器的該輸入端耦合；以及一輸出端，與該鎖存器的該輸出端耦合；以及一第二反相器，包括：一輸入端，與該鎖存器的該輸出端耦合；以及一輸出端，與該鎖存器的該輸入端耦合。
  14. 如請求項8所述的半導體元件，其中被接合到該複數個第二電壓接合墊中的一第二電壓接合墊的一電阻器選擇墊經配置以在該讀取操作期間接收一讀取電壓，其中該讀取電壓小於該編程電壓。
  15. 一種半導體元件的製備方法，包括：提供包括一電子熔線控制電路的一晶片，其中該電子熔線控制電路包括一編程電壓墊、一熔線器元件、一鎖存器、複數個電阻器選擇墊以及複數個接合選項單元，該編程電壓墊與該熔線器元件的一第一端耦合，而該複數個接合選項單元中的每一個都包括一電阻器和一選擇開關，串聯在該鎖存器的該輸入端和該複數個電阻器選擇 墊中的一相應電阻器選擇墊之間；提供包括一第一電壓接合墊和複數個第二電壓接合墊的一基底；將該晶片設置在該基底上；將該第一電壓接合墊與該編程電壓墊接合；以及將該複數個第二電壓接合墊中的至少一個與該複數個電阻器選擇墊中的至少一個接合。
  16. 如請求項15所述的製備方法，更包括：根據該熔線器元件的狀態來執行一測試操作，以決定將該複數個電阻器選擇墊中的該至少一個接合到該複數個第二電壓接合墊中的該至少一個。
TW111102419A 2021-11-02 2022-01-20 具有電子熔線控制電路的半導體元件及其製備方法 TWI817328B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/517,525 US11935605B2 (en) 2021-11-02 2021-11-02 Method for preparing semiconductor device including an electronic fuse control circuit
US17/517,525 2021-11-02
US17/517,794 2021-11-03
US17/517,794 US11769562B2 (en) 2021-11-03 2021-11-03 Semiconductor device including an electronic fuse control circuit

Publications (2)

Publication Number Publication Date
TW202320079A TW202320079A (zh) 2023-05-16
TWI817328B true TWI817328B (zh) 2023-10-01

Family

ID=86182595

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111102419A TWI817328B (zh) 2021-11-02 2022-01-20 具有電子熔線控制電路的半導體元件及其製備方法

Country Status (2)

Country Link
CN (1) CN116072194A (zh)
TW (1) TWI817328B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070127283A1 (en) * 2005-12-07 2007-06-07 Vincent Gosmain Autonomous antifuse cell
TW201239887A (en) * 2011-02-28 2012-10-01 Samsung Electronics Co Ltd Nonvolatile memory device, memory system including the same, and method of operating nonvolatile memory device
US8599635B2 (en) * 2010-08-11 2013-12-03 Samsung Electronics Co., Ltd. Fuse circuit and semiconductor memory device including the same
US20170140835A1 (en) * 2010-08-20 2017-05-18 Attopsemi Technology Co., Ltd Method and Structure for Reliable Electrical Fuse Programming

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070127283A1 (en) * 2005-12-07 2007-06-07 Vincent Gosmain Autonomous antifuse cell
US8599635B2 (en) * 2010-08-11 2013-12-03 Samsung Electronics Co., Ltd. Fuse circuit and semiconductor memory device including the same
US20170140835A1 (en) * 2010-08-20 2017-05-18 Attopsemi Technology Co., Ltd Method and Structure for Reliable Electrical Fuse Programming
TW201239887A (en) * 2011-02-28 2012-10-01 Samsung Electronics Co Ltd Nonvolatile memory device, memory system including the same, and method of operating nonvolatile memory device

Also Published As

Publication number Publication date
CN116072194A (zh) 2023-05-05
TW202320079A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
US7388770B2 (en) One-time programable memory with additional programming time to ensure hard breakdown of the gate insulating film
US7791919B2 (en) Semiconductor memory device capable of identifying a plurality of memory chips stacked in the same package
JP3959264B2 (ja) 積層型半導体装置
JP4624516B2 (ja) ヒューズ検出回路およびその集積回路メモリ
MX2007000267A (es) Celda de un bit de memoria no-volatil explorable basada en un fusible electronico de semiconductor cmos de voltaje reducido de programacion y de area reducida.
US9548126B1 (en) Multi-chip non-volatile semiconductor memory package including heater and sensor elements
US20080073789A1 (en) Method Of Identifying And/Or Programming An Integrated Circuit
US6991970B2 (en) Method and apparatus for circuit completion through the use of ball bonds or other connections during the formation of semiconductor device
JP2000011684A (ja) 入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置
KR20090084531A (ko) 퓨즈 회로 및 이를 포함하는 반도체 메모리 장치
JP2007299926A (ja) 抵抗変化型ヒューズ回路
US20130215696A1 (en) Anti-fuse circuit of semiconductor device and methods of testing internal circuit block thereof
TWI817328B (zh) 具有電子熔線控制電路的半導體元件及其製備方法
US11935605B2 (en) Method for preparing semiconductor device including an electronic fuse control circuit
US11769562B2 (en) Semiconductor device including an electronic fuse control circuit
US7482854B2 (en) E-fuse circuit using leakage current path of transistor
JP3559580B2 (ja) 半導体装置
JP2020113751A (ja) マルチチップパッケージ
US6353336B1 (en) Electrical ID method for output driver
JP2000068458A (ja) 半導体装置およびその製造方法
JP3963259B2 (ja) 半導体装置
JP2012033722A (ja) 半導体装置及びその駆動方法
US8184496B2 (en) Semiconductor device and method for operating the same
TWI803272B (zh) 確定一熔絲元件之狀態的半導體電路以及半導體元件
KR101017775B1 (ko) 병렬 연결 안티퓨즈