JP2000068458A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 変造不可能な任意の固有識別番号を有する半
導体装置及びその製造方法を提供する。 【解決手段】 本発明の半導体装置においては、デバイ
ス固有の識別番号をプログラムする固有識別番号構成回
路１０００を備える。固有識別番号構成回路１０００
は、各々が１ビットの信号を出力する複数の基本回路１
００ａ〜１００ｄを含む。基本回路１００ａ〜１００ｄ
のそれぞれは、ヒューズを備える。ウェハテストで良品
とされたデバイスのそれぞれに対して、レーザートリマ
ーを用いて、ヒューズのトリミング処理を行なう。パッ
ケージ内部に密封することにより、固有識別番号は、変
造不可能となる。なお、個々の固有識別番号は、インタ
フェース回路５０を介して、必要時に読出しが可能とな
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
当該半導体装置の製造方法に関し、特に、半導体装置を
特定するための変造不可能な任意の固有識別番号を製造
段階でプログラムすることができる半導体装置および当
該半導体装置の製造方法に関する。

【０００２】

【従来の技術】従来より、デバイスパッケージ毎に、デ
バイス（またはデバイスを組込んだ装置）を特定するた
めの固有の識別番号（固有識別番号と称す）をワンタイ
ムＰＲＯＭを用いてプログラムする方法がとられてい
る。

【０００３】このワンタイムＰＲＯＭを用いた場合、半
導体製造段階においてワンタイムＰＲＯＭに相当する論
理回路を構成しておき、装置組立て段階において書込み
作業を行ない、装置（基板）に実装する。

【０００４】

【発明が解決しようとする課題】ところで、ワンタイム
ＰＲＯＭを用いて固有識別番号のプログラムを行なう場
合、以下の問題点がある。

【０００５】装置の小型・軽量化を実現するための高密
度実装向けに普及している狭小パッケージの半導体デバ
イスに対する固有識別番号のプログラム作業は、半導体
デバイスのリード端子変形や書込装置におけるソケット
とデバイスとのリード端子間での接触不良による書込不
良を起こしやすいことから、作業の自動化が困難であ
る。これは、大量生産の向かず、さらにはコストダウン
も難しいことを示している。

【０００６】また、デバイスパッケージ毎に異なる任意
の固有識別番号をプログラムするために、デバイス外部
から固有識別番号を記憶するヒューズ回路までの経路を
公開する必要がある。これは、半導体製造者および装置
組立者以外の第３者が、ヒューズを溶断（または形成）
する箇所を追加することで、固有識別番号を追加変更
（変造）することが可能であることを示している。

【０００７】この問題を解決するため、半導体デバイス
の製造時において固有識別番号を構成するための複数の
マスクセットを組合わせることで、デバイスパッケージ
毎に異なる任意の固有識別番号を実現することも可能で
ある。しかしながら、マスクの組合わせによる製造方法
では、（実現する固有識別番号の組合わせ÷１ウェハ上
でのチップ数）分だけのマスクが必要となる。さらに、
ウェハテスト段階で検出された不良デバイスは、そのま
ま欠番となるという問題が存在する。

【０００８】「半導体チップ（特開平７−５０２３３号
公報）」（以下、文献１と称す）では、上記課題を解決
する手法として、レーザートリマー装置とレーザー溶断
型ヒューズとを用いているが、任意のシリアル番号を実
現するための回路は最適化されておらず、集積密度の向
上が困難であるといる問題点を有する。

【０００９】「半導体装置及びその製造方法（特開平７
−３０７２５７号公報）」（以下、文献２と称す）にお
いても、レーザートリマー装置とレーザー溶断型ヒュー
ズとを用いた半導体装置について述べられているが、不
良解析を目的とすること、またこの手法では、不良デバ
イスはそのまま欠番となってしまうこと、さらには任意
のシリアル番号を実現するためには具体性に欠けるとい
う問題点がある。

【００１０】「ダイ特定情報に特徴付けられるダイ上の
集積回路を含む装置（特開平６−９７２４０号公報）」
（以下、文献３と称す）では、過電圧の印加によるヒュ
ーズ溶断方式を使用しているが、任意のシリアル番号を
実現するためには具体性に欠けること、またプログラミ
ング経路に対する過電圧印加時の対策が必要でありチッ
プ面積の縮小に向かないという問題点がある。さらに、
半導体デバイスの外部からプログラミング経路が提供さ
れているため、デバイスまたは装置を特定するための固
有識別番号を、半導体製造者及び装置組立者以外の第３
者が変更（変造）することができるという問題点があ
る。

【００１１】そこで、本発明はかかる問題を解決するた
めになされたものであり、その目的は、任意の固有識別
番号を製造段階においてプログラムすることが可能な半
導体記憶装置及びその製造方法を提供することにある。

【００１２】さらに、本発明の他の目的は、変造不可能
な固有識別番号を有する半導体装置及びその製造方法を
提供することにある。

【００１３】また、本発明の他の目的は、変造不可能な
固有識別番号を有する半導体装置を、寛容な方法で、大
量かつ安価に生産することが可能な半導体装置及びその
製造方法を提供することにある。

【００１４】

【課題を解決するための手段】請求項１に係る半導体装
置は、複数の識別番号形成手段を備え、複数の識別番号
形成手段のそれぞれは、プログラム素子と、プログラム
素子のプログラム状態／非プログラム状態に基づき電圧
レベルが変化する識別番号出力端子とを含み、出力制御
信号に応答して、複数の識別番号出力端子のそれぞれに
おける電圧に基づき、デバイス固有の識別番号を出力す
る読出手段をさらに備える。

【００１５】請求項２に係る半導体装置は、請求項１に
係る半導体装置であって、複数の識別番号形成手段のそ
れぞれは、第１の電源電位と識別番号出力端子との間に
接続される抵抗素子をさらに含み、プログラム素子は、
対応する識別番号出力端子と第２の電源電位との間に接
続される。

【００１６】請求項３に係る半導体装置は、請求項２に
係る半導体装置であって、プログラム素子は、ヒューズ
で構成され、複数の識別番号出力端子のそれぞれの電位
は、対応するヒューズの溶断状態／非溶断状態に応答し
て変化する。

【００１７】請求項４に係る半導体装置は、請求項２に
係る半導体装置であって、プログラム素子は、配線材で
構成され、複数の識別番号出力端子のそれぞれの電位
は、対応する配線材の溶断状態／非溶断状態に応答して
変化する。

【００１８】請求項５に係る半導体装置の製造方法は、
プログラム素子と、プログラム素子の状態に基づき電圧
レベルが変化する識別番号出力端子とを各々が含む複数
の識別番号形成回路と、出力制御信号に応答して、複数
の識別番号出力端子のそれぞれにおける電圧に基づき、
デバイス固有の識別番号を出力するための読出回路とを
備えるデバイスを、ウェハ上に形成するウェハ製造ステ
ップと、製造したウェハをテストするウェハテストステ
ップと、ウェハテストにおいて良品と判定されたデバイ
スのそれぞれに対して、プロクラム素子の状態を変化さ
せることにより、任意の識別番号をプログラムするプロ
グラムステップとを備える。

【００１９】請求項６に係る半導体装置の製造方法は、
請求項５に係る半導体装置の製造方法であって、プログ
ラム素子のそれぞれは、プログラムステップで溶断状態
または非溶断状態となるヒューズで構成され、複数の識
別番号形成回路のそれぞれは、第１の電源電位と識別番
号出力端子との間に接続される抵抗素子をさらに含み、
ヒューズは、識別番号出力端子と第２の電源電位との間
に接続される。

【００２０】請求項７に係る半導体装置の製造方法は、
請求項５に係る半導体装置の製造方法であって、プログ
ラム素子のそれぞれは、プログラムステップで溶断状態
または非溶断状態となる配線材で構成され、複数の識別
番号形成回路のそれぞれは、第１の電源電位と識別番号
出力端子との間に接続される抵抗素子をさらに含み、配
線材は、識別番号出力端子と第２の電源電位との間に接
続される。

【００２１】請求項８に係る半導体装置は、プログラム
モードにおいて、外部からプログラム信号を受けるプロ
グラミング専用パッドと、複数の識別番号形成手段とを
備え、複数の識別番号形成手段のそれぞれは、プログラ
ミング専用パッドで受けるプログラム信号に基づき状態
を変化させるプロクラム素子と、プログラム素子の状態
に基づき、電圧レベルが変化する識別番号出力端子とを
含み、複数の識別番号出力端子のそれぞれにおける電圧
に基づき、チップ固有の識別番号を出力する読出手段と
をさらに備える。

【００２２】請求項９に係る半導体装置は、請求項８に
係る半導体装置であって、外部とデータの入出力を行な
うリードフレームと、リードフレームと接続される入出
力パッドと、入出力パッドの信号に応答して動作する内
部回路とをさらに備え、プログラミング専用パッドは、
リードフレームと非接合状態にあり、リードフレームの
内側に配置される。

【００２３】請求項１０に係る半導体装置は、請求項９
に係る半導体装置であって、プログラム素子は、プログ
ラミング専用パッドから入力されるプログラム信号で溶
断されるヒューズで構成される。

【００２４】請求項１１に係る半導体装置は、請求項９
に係る半導体装置であって、プログラム素子は、ヒュー
ズで構成され、複数の識別番号形成手段のそれぞれは、
プログラミング専用パッドから入力されるプログラム信
号を選択的にヒューズに印加することにより、ヒューズ
を選択的に溶断させる選択手段をさらに含む。

【００２５】請求項１２に係る半導体装置は、請求項９
に係る半導体装置であって、プログラム素子は、プログ
ラミング専用パッドから入力されるプログラム信号で短
絡する短絡接合素子で構成される。

【００２６】請求項１３に係る半導体装置は、請求項９
に係る半導体装置であって、プログラム素子は、一方の
端子が、プログラミング専用パッドから入力されるプロ
グラム信号を受ける短絡接合素子で構成され、複数の識
別番号形成手段のそれぞれは、短絡接合素子の他方の端
子の電位を制御することにより、選択的に短絡接合素子
を短絡させる選択手段をさらに含む。

【００２７】請求項１４に係る半導体装置の製造方法
は、プログラムモードにおいて、外部からプログラム信
号を受けるプログラミング専用パッドと、各々が、プロ
グラミング専用パッドで受けるプログラム信号に基づき
状態を変化させるプロクラム素子と、プログラム素子の
状態に基づき、電圧レベルが変化する識別番号出力端子
とを含む複数の識別番号形成回路と、複数の識別番号出
力端子のそれぞれにおける電圧に基づき、チップ固有の
識別番号を出力する読出回路とを備えるデバイスを、ウ
ェハ上に形成するウェハ製造ステップと、製造したウェ
ハをテストするウェハテストステップと、ウェハテスト
において良品と判定されたデバイスのそれぞれに対し
て、プログラミング専用パッドにプログラム信号を印加
することにより、プロクラム素子の状態を変化させて、
任意の識別番号をプログラムするプログラムステップと
を備える。

【００２８】請求項１５に係る半導体装置の製造方法
は、請求項１４に係る半導体装置の製造方法であって、
デバイスの各々は、外部とデータの入出力を行なうリー
ドフレームと、リードフレームと接続される入出力パッ
ドと、入出力パッドの信号に応答して動作する内部回路
とをさらに備え、プログラミング専用パッドは、リード
フレームの内側に、リードフレームと非接合状態で配置
され、プログラム素子は、プログラミング専用パッドか
ら入力されるプログラム信号で溶断されるヒューズで構
成され、デバイス毎に封止するステップをさらに備え
る。

【００２９】請求項１６に係る半導体装置の製造方法
は、請求項１４に係る半導体装置の製造方法であって、
デバイスの各々は、外部とデータの入出力を行なうリー
ドフレームと、リードフレームと接続される入出力パッ
ドと、入出力パッドの信号に応答して動作する内部回路
とをさらに備え、プログラミング専用パッドは、リード
フレームの内側に、リードフレームと非接合状態で配置
され、プログラム素子は、ヒューズで構成され、複数の
識別番号形成回路のそれぞれは、プログラミング専用パ
ッドから入力されるプログラム信号を選択的にヒューズ
に印加することにより、ヒューズを選択的に溶断させる
選択回路をさらに含み、デバイス毎に封止するステップ
をさらに備える。

【００３０】請求項１７に係る半導体装置の製造方法
は、請求項１４に係る半導体装置の製造方法であって、
デバイスの各々は、外部とデータの入出力を行なうリー
ドフレームと、リードフレームと接続される入出力パッ
ドと、入出力パッドの信号に応答して動作する内部回路
とをさらに備え、プログラミング専用パッドは、リード
フレームの内側に、リードフレームと非接合状態で配置
され、プログラム素子は、プログラミング専用パッドか
ら入力されるプログラム信号に基づき短絡する短絡接合
素子で構成され、デバイス毎に封止するステップをさら
に備える。

【００３１】請求項１８に係る半導体装置の製造方法
は、請求項１４に係る半導体装置の製造方法であって、
デバイスの各々は、外部とデータの入出力を行なうリー
ドフレームと、リードフレームと接続される入出力パッ
ドと、入出力パッドの信号に応答して動作する内部回路
とをさらに備え、プログラミング専用パッドは、リード
フレームの内側に、リードフレームと非接合状態で配置
され、プログラム素子は、一方の端子が、プログラミン
グ専用パッドから入力されるプログラム信号を受ける短
絡接合素子で構成され、複数の識別番号形成回路のそれ
ぞれは、短絡接合素子の他方の端子の電位を制御するこ
とにより、選択的に短絡接合素子を短絡させる選択回路
をさらに含み、デバイス毎に封止するステップをさらに
備える。

【００３２】

【発明の実施の形態】［実施の形態１］本発明の実施の
形態１における半導体装置およびその製造方法について
説明する。本発明の実施の形態１では、レーザートリマ
ー装置と半導体デバイス内部に形成されたレーザ溶断型
ヒューズとにより、デバイスパッケージ毎に、変造不可
能な、固有かつ任意の識別番号（固有識別番号）をプロ
グラムすることを可能とするものである。

【００３３】本発明の実施の形態１における固有識別番
号基本回路１００について、図１を用いて説明する。図
１は、本発明の実施の形態１における固有識別番号基本
回路１００の構成の一例を示す回路図である。図１で
は、固有識別番号の２進表記における１ビット分を実現
するための構成について示している。

【００３４】図１に示す固有識別番号基本回路１００
は、プルアップ抵抗３、およびレーザー溶断型ヒューズ
５を含む。プルアップ抵抗３は、電源２と固有識別番号
出力端子１との間に接続される。レーザー溶断型ヒュー
ズ５は、固有識別番号出力端子１と接地電位４との間に
接続される。固有識別番号出力端子１は、電源２に接続
されたプルアップ抵抗３の出力と接地電位４に接続され
たレーザ溶断型ヒューズ５とのワイヤードＡＮＤで表現
される。

【００３５】デバイスパッケージ毎に固有かつ任意の識
別番号を実現するためには、図１に示す固有識別番号基
本回路１００を必要とするビット数分だけ並べるととも
に、読出専用のインタフェース回路を設ける。

【００３６】次に、図１に示す固有識別番号基本回路１
００を用いて、ｎビットの固有識別番号を実現するため
の回路構成について、図２を用いて説明する。図２は、
本発明の実施の形態１における固有識別番号構成回路１
０００の構成の一例を示す図であり、併せてインタフェ
ース回路５０との関係を示している。

【００３７】図２に示す固有識別番号構成回路１０００
は、４つの固有識別番号基本回路１００ａ、１００ｂ、
１００ｃおよび１００ｄを含む。４つの固有識別番号基
本回路１００ａ、１００ｂ、１００ｃおよび１００ｄの
それぞれは、固有識別番号出力端子１ａ、１ｂ、１ｃお
よび１ｄのそれぞれから１ビットの信号を出力する。固
有識別番号基本回路１００ａ〜１００ｄの構成は、図１
で説明したとおりである。

【００３８】インタフェース回路５０は、トライステー
トバッファ７ａ、７ｂ、７ｃおよび７ｄを含む。トライ
ステートバッファ７ａ〜７ｄのそれぞれは、固有識別番
号基本回路１００ａ〜１００ｄのそれぞれに対応する。
トライステートバッファ７ａ〜７ｄのそれぞれは、外部
からの処理により有意／非有意を選択できる出力選択信
号８に応答して動作する。

【００３９】トライステートバッファ７ａは、出力選択
信号８に応答して、出力端子６ａに対応する固有識別番
号出力端子１ａの論理値を出力するか、またはハイイン
ピーダンス（出力非選択状態）を出力する動作を行な
う。トライステートバッファ７ｂは、出力選択信号８に
応答して、対応する出力端子６ｂに固有識別番号出力端
子１ｂの論理値を出力するか、またはハイインピーダン
スを出力する動作を行なう。トライステートバッファ７
ｃは、出力選択信号８に応答して、対応する出力端子６
ｃに固有識別番号出力端子１ｃの論理値を出力するか、
またはハイインピーダンスを出力する動作を行なう。ト
ライステートバッファ７ｄは、出力選択信号８に応答し
て、対応する出力端子６ｄに固有識別番号出力端子１ｄ
の論理値を出力するか、またはハイインピーダンスを出
力する動作を行なう。

【００４０】インタフェース回路５０の出力（出力端子
６ａ〜６ｄのそれぞれの信号）は、図示しないデバイス
の内部バスや諸回路を経由し、デバイス外部へ出力され
る。

【００４１】図２の構成を含む設計データを用いてウェ
ハプロセスまでの作業を完了する。ウェハテスト段階に
おいて、アセンブリを行なうデバイスを選択する良否判
定実施後、良品デバイスに対しレーザートリマー装置に
より任意の固有識別番号をデバイスにプログラムするた
めの作業（トリミング処理）を行なう。

【００４２】ここで、図１に示す固有識別番号基本回路
１００の動作とトリミング処理との関係を、図３および
図４を用いて説明する。

【００４３】図３は、非溶断状態における固有識別番号
基本回路１００の動作を説明するための図であり、図３
（Ａ）は、非溶断状態の固有識別番号基本回路１００の
構成を、図３（Ｂ）は、図３（Ａ）の等価回路をそれぞ
れ表わしている。非溶断状態におけるレーザー溶断型ヒ
ューズ５は、使用材質と形状とに応じた電気抵抗を持つ
ことから、図３（Ａ）に対する等価回路は、図３（Ｂ）
に示す回路で表現されることになる。

【００４４】図３（Ｂ）において、プルアップ抵抗Ｒ１
は、電源２と固有識別番号出力端子１とを接続するため
に使用する配線の配線抵抗の総和を表わしている。ま
た、抵抗Ｒ２は、接地電位４と固有識別番号出力端子１
との間に配置されるレーザー溶断型ヒューズ５と配線抵
抗との総和を表わしている。

【００４５】ここで、プルアップ抵抗Ｒ１を、抵抗Ｒ２
より大きく（単位Ω）構成する。また、オームの法則に
よる固有識別番号出力端子１の電位が、当該端子に接続
されるインタフェース回路５０（図２参照）において論
理値０を認識するためのスレッショルド電圧未満となる
ように適切な導電率を持つ材質を用いて回路を構成す
る。

【００４６】図４は、溶断状態における固有識別番号基
本回路１００の動作を説明するための図であり、図４
（Ａ）は、溶断状態の固有識別番号基本回路１００の状
態を、図４（Ｂ）は、図４（Ａ）の等価回路をそれぞれ
表わしている。レーザートリマー装置により溶断された
レーザー溶断型ヒューズ（図４（Ａ）における５ａ）の
電気抵抗Ｒ２は無限大であることから、図４（Ａ）に対
する等価回路は、図４（Ｂ）で表現されることになる。

【００４７】この場合、固有識別番号出力端子１の電位
は、電源２に接続されたプルアップ抵抗Ｒ１により降圧
された電圧レベルとなる。この出力電圧値が、当該端子
に接続されるインタフェース回路５０（図２参照）にお
いて論理値１を認識するためのスレッショルド電圧値以
上となるよう適切な導電率を持つ材質を用いて回路を構
成する。

【００４８】以上の動作の組合せにより、固有識別番号
基本回路１００を用いることにより、レーザー溶断型ヒ
ューズ５の溶断（導通）状態に応じて、２進表記におけ
る１ビット分の論理値出力が可能となる。さらに、図２
に示す構成を用いることにより、各ビットに対しトリミ
ング処理の実行／非実行を制御することにより、デバイ
スごとに異なる任意の固有識別番号を得ることができ
る。

【００４９】次に、本発明の実施の形態１における固有
識別番号基本回路の他の構成について図５を用いて説明
する。図５は、本発明の実施の形態１における固有識別
番号基本回路の他の構成の一例を示す回路図である。図
５に示す固有識別番号基本回路１５０は、プルダウン型
の回路構成をとる。

【００５０】固有識別番号基本回路１５０は、レーザー
溶断型ヒューズ５およびプルダウン抵抗３を含む。レー
ザー溶断型ヒューズ５は、電源２と固有識別番号出力端
子１との間に配置する。プルダウン抵抗３は、固有識別
番号出力端子１と接地電位４との間に配置する。１ビッ
ト分の固有識別番号出力端子１は、電源２に接続された
レーザ溶断型ヒューズ５の出力と接地電位に接続された
プルダウン抵抗３の出力とのワイヤードＡＮＤで表わさ
れる。

【００５１】ここで、図５に示す固有識別番号基本回路
１５０の動作とトリミング処理との関係を図６および図
７を用いて説明する。

【００５２】図６は、非溶断状態における固有識別番号
基本回路１５０の動作を説明するための図であり、図６
（Ａ）は、非溶断状態の固有識別番号基本回路１５０の
構成を、図６（Ｂ）は、図６（Ａ）の等価回路をそれぞ
れ表わしている。非溶断状態におけるレーザー溶断型ヒ
ューズ５は、使用材料と形状とに応じて電気抵抗を持つ
ことから、図６（Ａ）に対する等価回路は、図６（Ｂ）
に示す回路で表現されることになる。

【００５３】図６（Ｂ）において、プルダウン抵抗Ｒ１
は、接地電位４と固有識別番号出力端子１とを接続する
ために使用する配線の配線抵抗の総和を表わしている。
また、抵抗Ｒ２は、電源２と固有識別番号出力端子１と
の間に配置されるレーザー溶断型ヒューズ５と配線抵抗
との総和を表わしている。

【００５４】ここで、プルダウン抵抗Ｒ１は、抵抗Ｒ２
より大きく（単位Ω）、かつオームの法則による固有識
別番号出力端子の電位が、当該端子に接続されるインタ
フェース回路５０（図２参照）における論理値１を認識
するためのスレッショルド電圧以上となるように、適切
な導電率を持つ材質を用いて回路を構成する。

【００５５】図７は、溶断状態における固有識別番号基
本回路１５０の動作を説明するための図であり、図７
（Ａ）は、溶断状態にある固有識別番号基本回路１５０
の構成を、図７（Ｂ）は、図７（Ａ）の等価回路をそれ
ぞれ表わしている。レーザートリマー装置で溶断された
レーザー溶断型ヒューズ（図７（Ａ）における記号５
ａ）の電気抵抗Ｒ２は無限大であるため、図７（Ａ）に
対する等価回路は、図７（Ｂ）で表現されることにな
る。

【００５６】この場合、固有識別番号出力端子１の出力
電位は、接地電位４に接続されたプルダウン抵抗Ｒ１を
介したグランド電位となる。なお、論理出力値は、図１
に示す構成を用いた場合と逆になる。

【００５７】以上の動作の組み合せにより、固有識別番
号基本回路１５０を用いることにより、レーザー溶断型
ヒューズの溶断（導通）状態に応じて、２進表記におけ
る１ビット分の論理値出力が可能となる。また、固有識
別番号基本回路１５０を複数個並列に接続し、各ビット
に対しトリミング処理の実行／非実行を制御することに
より、デバイスごとに異なる任意の固有識別番号を得る
ことも可能である。

【００５８】なお、レーザ溶断型ヒューズのトリミング
加工に際しては、ウェハ上のデバイスの座標位置はマス
クデータより、デバイス上における当該回路の座標位置
はレイアウトデータよりそれぞれ得られることから、任
意のビットに対する溶断箇所座標の特定は可能である。

【００５９】図８は、本発明の実施の形態１における固
有識別番号の実現方法を示すフロー図である。図８に示
すように、ウェハ製造工程（ステップＳ１）後、ウェハ
テストを実施（ステップＳ２）し、アセンブリを行なう
デバイス選択を行なう。不良品デバイスについては、こ
れを放置する（ステップＳ３）。

【００６０】続いて、良品デバイス（ダイ）に対する固
有識別番号の書込（プログラム）を行なう（ステップＳ
４）。

【００６１】固有識別番号のプログラミングが完了した
デバイスに対し、アセンブリ（ステップＳ５）、ファイ
ナルテスト（ステップＳ６）の工程処理を行なった後に
デバイスを出荷する（ステップＳ７）。出荷されたデバ
イスは、プログラム不要な通常の半導体デバイスとして
装置に組込まれる（ステップＳ８）。

【００６２】このように、アセンブリ〜パッケージング
処理を行なった後には、固有識別番号情報をプログラミ
ングするレーザ溶断型ヒューズは半導体デバイスのパッ
ケージ内部に密封されることから、改めてトリミング処
理を行なうことは不可能であり、第三者による変造を防
止することができる。

【００６３】装置組立段階においては、通常の半導体デ
バイスとして作業を行なう。この組立作業が完了した時
点で、各々の装置は変造不可能な固有識別番号情報を内
蔵していることになる。この固有識別番号情報は、装置
や機器、ならびに同装置や機器上で動作するソフトウェ
アの不正使用判定用の情報として使用される。

【００６４】上記に述べたとおり、本発明の実施の形態
１における構成によれば、任意かつ固有の識別番号を半
導体デバイスの製造段階でプログラムすることが可能と
なる。これにより、ワンタイムＰＲＯＭのように、プロ
グラム作業を行なってから装置に組付けるといる作業が
不要になる。またプログラム方法については、一切公開
する必要がなくなる。

【００６５】また、本発明の実施の形態１における構成
によれば、文献１（特開平７−５０２３３号公報）で示
されている回路構成よりも少ない部品点数で同等の機能
を実現できることになる。具体的には、図９に示すよう
に、文献１に示す構成では、各ビット毎（０〜７）に、
ヒューズＦａ〜Ｆｈ、および抵抗Ｒａ〜Ｒｈを配置する
とともに、さらに各ビット毎にＡＮＤ回路ＡＮＤａ〜Ａ
ＮＤｈを配置する。

【００６６】したがって、文献１の回路構成では、必要
となるビット数の増大にともない、ＡＮＤ回路の数が増
大するため、チップ面積が増大することになる。これに
対して、本発明の実施の形態１における構成では、ＡＮ
Ｄ回路が不要であり、文献１に示す回路よりも省面積で
同等の動作を実現することが可能となる。

【００６７】このように、実施の形態１における構成を
用いることにより、文献１で示される回路構成よりも構
成論理を単純化することができるため、故障に発生率が
低減するとともに小面積化が達成でき、半導体チップの
集積度向上による低価格化に寄与することが可能とな
る。

【００６８】［実施の形態２］本発明の実施の形態２
は、配線部分に対しトリミングを行なうことにより、半
導体デバイスに対する変造不可能な任意の固有識別番号
をプログラミングするものである。

【００６９】本発明の実施の形態２における構成を説明
するにあたり、レーザー溶断型ヒューズを用いて溶断を
行なう場合の問題点について、図１０を用いて簡単に説
明する。

【００７０】レーザートリマー装置によって特定部位の
溶断処理を行なう場合には、一般的に図１０（Ａ）およ
び図１０（Ｂ）に示す構造を有するレーザー溶断型ヒュ
ーズに対して処理を施すことが一般的である。図１０
（Ａ）は、レーザー溶断型ヒューズの上面図を、図１０
（Ｂ）は、図１０（Ａ）に対応する断面図をそれぞれ表
わしている。

【００７１】レーザートリマー装置により溶断されるレ
ーザー溶断型ヒューズ５は、配線４３とコンタクト４０
とを経由して、外部論理と電気的に接続されている。レ
ーザー溶断型ヒューズ５が溶断された際に発生するレー
ザー溶断型ヒューズの構成材料（たとえば、ポリシリコ
ン等）のヒューム飛散により、ヒューズ近傍に配置され
る論理に悪影響を及ぼすことを防止するための障壁とし
て、接地電位側のガードリング４１と電源電位側のガー
ドリング４２とが配置されている。

【００７２】ガードリング４１および４２が必要である
ことから、レーザー溶断型ヒューズ素子は、必然的にア
ルミニウム等の材質による通常の配線４３よりも面積が
大きくなるという問題を持つ。

【００７３】これに対し、本発明の実施の形態２におい
ては、レーザー溶断型ヒューズを使用せず、直接配線に
対しトリミング処理を行なうことにより、デバイスの固
有識別番号のプログラミングを実現する。なお、プログ
ラミング処理自身については実施の形態１と同じであ
る。

【００７４】本発明の実施の形態２における固有識別番
号基本回路２００の基本構成について図１１を用いて説
明する。図１１は、本発明の実施の形態２における固有
識別番号基本回路２００の構成の一例を示す回路図であ
る。図１１に示す構成は、２進表記における１ビット分
の回路に相当する。

【００７５】図１１に示す固有識別番号基本回路２００
は、プルアップ抵抗３、および配線９を含む。プルアッ
プ抵抗３は、電源２と固有識別番号出力端子１との間に
接続される。配線９は、固有識別番号出力端子１と接地
電位４とを接続する。固有識別番号出力端子１の電位
は、プルアップ抵抗３を介した電源２の電位と、通常の
配線材による接地電位４とのワイヤードＡＮＤで実現さ
れる。図示しないレーザートリマー装置により、配線９
におけるノードＮ０を溶断する。

【００７６】ここで、固有識別番号基本回路２００の動
作とトリミング処理との関係について、図１２および図
１３を用いて説明する。

【００７７】図１２は、非溶断状態における固有識別番
号基本回路２００の動作を説明するための図であり、図
１２（Ａ）は、非溶断状態の固有識別番号基本回路２０
０の構成を、図１２（Ｂ）は、図１２（Ａ）の等価回路
をそれぞれ表わしている。非溶断状態の配線９は、電気
抵抗を有することから、図１２（Ａ）と電気的に等価な
回路は図１２（Ｂ）で表わすことができる。

【００７８】図１２（Ｂ）において、抵抗Ｒ１は、電源
２と固有識別番号出力端子１とを接続するために使用す
る配線材の抵抗と抵抗３との総和を表わしている。ま
た、抵抗Ｒ２は、接地電位４と固有識別番号出力端子１
との間に配置される配線材の抵抗の総和を示している。

【００７９】ここで、本回路においては、抵抗Ｒ１が抵
抗Ｒ２より大きくなる（単位Ω）ように構成する。ま
た、オームの法則による固有識別番号出力端子１の電位
が、当該端子に接続されるインタフェース回路における
Ｌレベルのスレッショルド電圧未満となるように、適切
な導電率を持つ素材を選択した上で回路を構成する。こ
の場合、トリミングされなかった固有識別番号基本回路
２００における固有識別番号出力端子１からは、論理値
０が出力される。

【００８０】図１３は、溶断状態における固有識別番号
基本回路２００の動作を説明するための図であり、図１
３（Ａ）は、溶断状態の固有識別番号基本回路２００の
状態を、図１３（Ｂ）は、図１３（Ａ）の等価回路をそ
れぞれ表わしている。レーザートリマー装置により溶断
された配線（図１３（Ａ）における記号９ａ）は、無限
大の電気的抵抗を有することから、図１３（Ａ）に対す
る等価回路は、図１３（Ｂ）で表現されることになる。

【００８１】この場合、固有識別番号出力端子１の電位
は、電源２に接続されたプルアップ抵抗Ｒ１により降圧
された電圧レベルとなる。この出力電圧値が、当該端子
に接続されるインタフェース回路におけるＨレベルのス
レッショルド電圧以上となるように、適切な導電率を持
つ素材を選択して回路を構成する。この場合、レーザー
トリマー装置によりトリミングされた固有識別番号基本
回路２００における固有識別番号出力端子１から、論理
値１が出力される。

【００８２】以上の動作により、２進表記における１ビ
ット分の論理出力が可能となる。同回路を複数ビット分
並列接続するとともに、インタフェース回路を付加しレ
ーザトリマー装置でそのプログラミング値を良品デバイ
スごとに固有となるよう制御することで、実施の形態１
と同様デバイスごとに異なる任意の固有識別番号をプロ
グラミングすることが可能となる。

【００８３】なお、本発明の実施の形態２における固有
識別番号基本回路の他の構成の一例について図１４を用
いて説明する。図１４は、本発明の実施の形態２におけ
る固有識別番号基本回路の他の構成の一例を示す回路図
である。図１４に示す固有識別番号基本回路２５０は、
電源２と固有識別番号出力端子１との間を配線９で接続
し、プルダウン抵抗３を、固有識別番号出力端子１と接
地電位４との間に配置する。配線９におけるノードＮ０
を溶断する。

【００８４】ここで、図１４に示す固有識別番号基本回
路２５０の動作とトリミング処理との関係について、図
１５および図１６を用いて説明する。

【００８５】図１５は、非溶断状態における固有識別番
号基本回路２５０の動作を説明するための図であり、図
１５（Ａ）は、非溶断状態の固有識別番号基本回路２５
０の構成を、図１５（Ｂ）は、図１５（Ａ）の等価回路
をそれぞれ表わしている。非溶断状態の配線９は電気抵
抗を持つため、図１５（Ａ）と電気的に等価な回路は、
図１５（Ｂ）で表現されることになる。

【００８６】図１５（Ｂ）において、抵抗Ｒ１は、接地
電位４と固有識別番号出力端子１との間における配線材
の抵抗と抵抗３との総和を表わしている。また、抵抗Ｒ
２は、電源２と固有識別番号出力端子１とを接続するた
めに使用している配線材の抵抗の総和を表わしている。
この場合、固有識別番号出力端子１から論理値１が出力
される。

【００８７】図１６は、溶断状態における固有識別番号
基本回路２５０の動作を説明するための図であり、図１
６（Ａ）は、固有識別番号基本回路２５０を、図１６
（Ｂ）は、図１６（Ａ）に対応する等価回路をそれぞれ
表わしている。溶断された配線（図１６（Ａ）における
記号９ａ）の電気抵抗は無限大であることから、図１６
（Ａ）に対する等価回路は図１６（Ｂ）で表現される。
この場合、固有識別番号出力端子１から、論理値０が出
力される。

【００８８】以上の動作により、２進表記における１ビ
ット分の論理出力が可能となる。本構成においても、複
数ビット分並列接続するとともに、インタフェース回路
を付加し、レーザートリマー装置でそのプログラミング
値を良品デバイスごとに固有となるよう制御することに
より、同様の効果を奏することができる。

【００８９】［実施の形態３］本発明の実施の形態３に
おいては、固有識別番号のプログラミングを、電流溶断
型ヒューズから構成される回路と、デバイスの入出力端
子に接続されないプログラム専有の入力パッドとにより
実現するものである。

【００９０】本発明の実施の形態３における半導体デバ
イスの構成について、図１７を用いて説明する。図１７
は、本発明の実施の形態３における半導体デバイスの主
要部の構成の一例を示す図である。

【００９１】図１７に示す半導体デバイスでは、パッケ
ージ１０の内部に、プロセスにより回路を構成するダイ
１１、デバイスの外部入出力ピンとして設けられるリー
ドフレーム１２、ダイ１１上の入出力パッド１４、およ
びリードフレーム１２を接続するためのボンディングワ
イヤ１３を含む。

【００９２】図１７に示す半導体デバイスはさらに、ヒ
ューズ回路１９、プログラミング専用パッド１７、およ
び配線１８を備える。ヒューズ回路１９は、デバイスの
固有識別番号を示す固有電位を出力する。プログラミン
グ専用パッド１７は、ヒューズ回路１９のプログラミン
グを行なうために使用する。プログラミング専用パッド
１７は、リードフレーム１２と非接続状態にある。配線
１８は、ヒューズ回路１９とプログラミング専用パッド
１７とを結ぶ。

【００９３】図１７に示す半導体デバイスはさらに、内
部回路１６、読出回路２１、および配線２０を備える。
読出回路２１は、ヒューズ回路１９により出力されるデ
バイスの固有識別番号を示す固定電位を内部回路１６へ
出力するか否かを制御する。配線２０は、ヒューズ回路
１９と読出回路２１とを結ぶ。内部回路１６は、読出回
路２１の出力を受ける。

【００９４】図８で説明したように、ウェハプロセス完
了後のウェハ上では、不良品を含む複数のダイ１１が形
成されている。ウェハテストでは、ウェハ上に形成され
ている複数のダイ１１から良品を選別するためのウェハ
テストを行なう（図８に示すステップＳ２）。

【００９５】このウェハテストにおいて良品と判定され
たダイ１１に対し、プログラミング専用パッド１７から
ヒューズ回路１９に対し、過電圧や電流パルスを印加す
ることにより、デバイス（ダイ）ごとに異なるデバイス
の固有識別番号をプログラミングする（図８に示すステ
ップＳ４に該当）。

【００９６】このプログラミングによりヒューズ回路１
９にプログラムされたデバイスの固有識別番号を示す固
定電位は、読出回路２１を経由して内部回路１６に出力
され、ここで処理されることになる。

【００９７】デバイス（ダイ）の固有識別番号のプログ
ラミング処理の終わったウェハは、アセンブリ工程に送
られダイ１１を封入するためのパッケージ１０に収めら
れるとともに、パッケージ１０に接合されているリード
フレーム１２との間をボンディングワイヤ３により接続
する（図８に示すステップＳ５〜）。

【００９８】デバイス（ダイ）の固有識別番号のプログ
ラミングに用いたプログラミング専用パッド１７は、リ
ードフレーム１２と接続されずに放置する。この処理に
よりパッケージ封入後には、ヒューズ回路１９に対する
デバイス外部からのプログラミング経路は遮断されるこ
とになる。この結果、デバイスの固有識別番号の変造が
不可能となる。このアセンブリ作業が完了した時点でフ
ァイナルテスト実施後出荷作業を行なう。

【００９９】ここで、図１７におけるヒューズ回路１９
とプログラミング専用パッド１７との関係について、図
１８を用いて説明する。図１８は、図１７に示すヒュー
ズ回路１９に含まれる固有識別番号基本回路３００の構
成の一例を示す図である。

【０１００】図１８に示す固有識別番号基本回路３００
は、プルアップ抵抗３、およびヒューズ２５を含む。プ
ルアップ抵抗３は、ノードＮ１と電源２との間に接続さ
れる。ヒューズ２５は、ノードＮ１と接地電位４との間
に接続される。ノードＮ１には、プログラミング専用パ
ッド１７および固有識別番号出力端子１が接続される。
ヒューズ２５は、ポリシリコン等の材質で構成され、外
部から印加される電気的なストレス（過大電流パルスや
過電圧）により溶断される構造となっている。

【０１０１】ここで、図１８に示す固有識別番号基本回
路３００の動作とトリミング処理との関係を、図１９お
よび図２０を用いて説明する。

【０１０２】図１９は、非溶断状態の固有識別番号基本
回路３００の動作を説明するための図であり、図１９
（Ａ）は、非溶断状態の固有識別番号基本回路３００の
構成を、図１９（Ｂ）は、図１９（Ａ）の等価回路をそ
れぞれ表わしている。

【０１０３】この場合、ウェハテスト完了段階におい
て、当該ビットに対応するプログラミング専用パッドに
は、ヒューズ２５を溶断するための電流パルスを印加し
ない。非溶断状態のヒューズ２５は、電気抵抗を有する
ことから、図１９（Ａ）に対応する等価回路は、図１９
（Ｂ）で表現されることになる。

【０１０４】図１９（Ｂ）において、抵抗Ｒ１は、固有
識別番号出力端子１と電源２との間の配線材の抵抗と、
プルアップ抵抗３との総和を表わしている。また、抵抗
Ｒ２は、ヒューズ２５と、固有識別番号出力端子１と接
地電位４との間を接続する配線材による電気抵抗との総
和を表わしている。

【０１０５】なお、プログラミング専用パッド１７に関
しては、デバイスの外部端子を兼ねたリードフレームと
接続されていないことからオープン状態であり無視でき
るため、等価回路（図１９（Ｂ））からは削除してあ
る。

【０１０６】ここで、抵抗Ｒ１は、抵抗Ｒ２より大き
く、かつオームの法則に基づく固有識別番号出力端子１
の電位が、当該端子に接続される読出回路２１において
論理値０を検出するためのスレッショルド電圧未満とな
るよう適切な導電率を持つ材質を用いて回路を構成す
る。

【０１０７】図２０は、溶断状態における固有識別番号
基本回路３００の動作について説明するための図であ
り、図２０（Ａ）は、溶断状態の固有識別番号基本回路
３００の構成を、図２０（Ｂ）は、図２０（Ａ）の等価
回路をそれぞれ表わしている。溶断されたヒューズ（図
２０（Ａ）における記号２５ａ）の電気抵抗Ｒ２は無限
大であることから、図２０（Ａ）の等価回路は、図２０
（Ｂ）で表現されることになる。

【０１０８】ここで、溶断されたヒューズの電気抵抗は
無限大であること、プログラミング専用パッド１７は、
デバイスの外部端子を兼ねたリードフレーム１２と接続
されていないことから、オープン状態であるため等価回
路から削除している。

【０１０９】ここで、固有識別番号出力端子１の電位
は、抵抗Ｒ１により降圧された電源２の電位であり、こ
の出力電位が固有識別番号出力端子１に接続される読出
回路２１において、論理値１を検出できるスレッショル
ド電圧以上となるように回路を構成する。

【０１１０】以上の組合せにより、ヒューズ２５の導通
状態に応じて、固有識別番号出力端子１から、２進表記
における１ビット分の論理値の出力が可能となる。

【０１１１】次に、図１８に示す固有識別番号基本回路
３００を用いて、ｎビット幅の固有識別番号を実現する
ための回路構成について、図２１を用いて説明する。

【０１１２】図２１は、本発明の実施の形態３における
固有識別番号構成回路３０００の構成の一例を示す図で
ある。固有識別番号構成回路３０００は、図１８に示す
固有識別番号基本回路を複数含む。図２１において、記
号１７♯０、…、１７♯ｎ−２、１７♯ｎ−１のそれぞ
れは、プログラミング専用パッドをそれぞれ表わしてい
る。また、記号１♯０、…、１♯ｎ−２、１♯ｎ−１の
それぞれは、固有識別番号出力端子を表わしている。

【０１１３】プログラミング専用パッド１７♯０、…、
１７♯ｎ−２、１７♯ｎ−１のそれぞれは、固有識別番
号出力端子１♯０、…、１♯ｎ−２、１♯ｎ−１のそれ
ぞれと１対１に対応している。１組のプログラミング専
用パッドおよび固有識別番号出力端子に対して、抵抗３
とヒューズ２５とを配置する。

【０１１４】ヒューズ２５のそれぞれの導通状態がデバ
イスごとに固有となるように、プログラミング専用パッ
ドへの入力（電流パルス入力）を制御することによりプ
ログラミングを施す。これにより、変造不可能な、デバ
イスごとに異なる固有識別番号を内蔵した半導体デバイ
スを得ることができる。

【０１１５】このように構成することで、ヒューズの導
通状態をプログラミングするために用いられるレーザー
トリマー装置が不要になり、テスタを兼ねた書込装置の
みを用いてヒューズのプログラミングを行なうことが可
能となる。

【０１１６】また、プログラミング専用パッドとヒュー
ズとを直結（または、それに近い構成）しているため、
電流パルスのストレスを回避する必要のある部品がプロ
グラミング経路にほとんど存在しておらず、ヒューズ溶
断用の電流パルス対策を施す部分が最小で済む。このた
め、外部信号に基づきヒューズを溶断する文献３（特開
平６−９７２４０号公報）の構成よりも、レイアウト面
積を縮小することができ、半導体チップの集積度向上に
よる低価格化に寄与することができる。

【０１１７】［実施の形態４］本発明の実施の形態４で
は、実施の形態３に対し、より少ないプログラミング専
用パッドを用いて、固有識別番号をプログラミングする
ことのできる半導体デバイスを提供する。

【０１１８】本発明の実施の形態４における固有識別番
号基本回路について、図２２を用いて説明する。図２２
は、本発明の実施の形態４における固有識別番号基本回
路４００の構成の一例を示す図であり、２進表記におけ
る１ビット分の回路に相当する。

【０１１９】図２２における固有識別番号基本回路４０
０は、プルアップ抵抗３、トランジスタ２３および電流
パルスで溶断されるヒューズ２５を含む。プルアップ抵
抗３は、ノードＮ２と電源２との間に接続される。プロ
グラミング専用パッド１７および固有識別番号出力端子
１は、ノードＮ２に接続される。プログラミング専用パ
ッド１７は上述したように、デバイスパッケージに結合
された外部ピンを兼ねたリードフレームには接合されて
いない。

【０１２０】トランジスタ２３のコレクタ端子は、ノー
ドＮ２に接続される。ヒューズ２５は、トランジスタ２
３のエミッタ端子と接地電位４との間に接続される。ト
ランジスタ２３の動作を制御するためのベース端子は、
デコーダ回路出力端子３２に接続されている。デコーダ
回路出力端子３２は、後述するデコーダ回路の出力を受
ける。デコーダ回路出力端子３２の電位により、ヒュー
ズのプログラミング時においては、溶断対象となるヒュ
ーズのみが選択対象となり、デバイスの実動作時には、
全トランジスタが選択状態となる。

【０１２１】まず、図２２に示す固有識別番号基本回路
４００におけるプログラミング処理について説明する。
図２２において、トランジスタ２３のベース端子に、デ
コーダ回路出力端子３２から電圧が印加されていない場
合、コレクタ端子とエミッタ端子とは非導通状態であ
る。この場合、回路内に接地電位が存在しないことか
ら、プログラミング専用パッド１７からヒューズ２５を
溶断するための電流パルスを印加してもヒューズ２５は
溶断されない。

【０１２２】一方、トランジスタ２３のベース端子に電
圧が印加された場合、コレクタ端子とエミッタ端子とが
導通状態となり、プログラミング専用パッド１７と接地
電位４とが導通状態となる。この状態において、電流パ
ルスをプログラミング専用パッド１７から印加すると、
ヒューズ２５が溶断される。

【０１２３】すなわち、電流パルスを印加するプログラ
ミング処理時において、トランジスタ２３のベース端子
に必要となる電圧が印加された場合、１対１で対応する
ヒューズ２５のみが溶断される。

【０１２４】次に、プログラム処理後における非溶断状
態の固有識別番号基本回路４００の動作について説明す
る。デコーダ回路出力端子３２から電圧供給がない場
合、トランジスタ２３はオフ状態にあり、エミッタ端子
とコレクタ端子とは非導通状態にある。このため、固有
識別番号出力端子１は、プルアップ抵抗３を介した電源
２の電位となる。

【０１２５】一方、デコーダ回路出力端子３２に電圧が
供給された場合、トランジスタ２３のエミッタ端子とコ
レクタ端子とは導通状態になる。トランジスタ２３は、
エミッタ接地回路の構成をとることから、固有識別番号
出力端子１の電位は、デコーダ回路出力端子３２の電圧
をトランジスタ２３により増幅した値となる。

【０１２６】次に、プログラム処理後における溶断状態
の固有識別番号基本回路４００の動作について、図２３
を用いて説明する。図２３は、溶断状態にある固有識別
番号基本回路４００の動作を説明するための図である。
ヒューズが溶断状態にある（図２３における記号２５
ａ）場合には、トランジスタ２３のベース端子への印加
電圧にかかわらず、接地電位４への電流経路が存在しな
いため、固有識別番号出力端子１は、プルアップ抵抗３
を介した電源２の電位になる。

【０１２７】したがって、トランジスタ２３のベース端
子にデコーダ回路出力端子３２から電圧が印加された場
合、ヒューズ２５の溶断（導通）状態に応じた電位差が
固有識別番号出力端子１に発生することになる。この電
位差を検出し、異なる状態の論理出力に変化するための
図示しないセンスアンプ回路を固有識別番号出力端子１
に接続することにより、ヒューズ２５の導通状態を１ま
たは０の論理値出力として読出すことができる。

【０１２８】次に、固有識別番号基本回路４００を用い
て、ｎビット幅の固有識別番号を実現するための回路構
成について、図２４を用いて説明する。

【０１２９】図２４は、本発明の実施の形態４における
固有識別番号構成回路４０００の構成の一例を示す図で
ある。固有識別番号構成回路４０００は、図２２に示す
固有識別番号基本回路を複数含む。図２４において、記
号３２♯０、…、３２♯ｎ−２、３２♯ｎ−１は、デコ
ーダ回路出力端子をそれぞれ表わしている。また、記号
１♯０、…、１♯ｎ−２、１♯ｎ−１は、固有識別番号
出力端子をそれぞれ表わしている。１組のデコーダ回路
出力端子および固有識別番号出力端子に対して、抵抗
３、トランジスタ２３、およびヒューズ２５を配置す
る。

【０１３０】デコーダ回路３１は、プログラム対象ヒュ
ーズ選択端子２９♯０、２９♯１、２９♯２、…から受
ける信号をデコードし、デコード結果をデコーダ回路出
力端子３２♯０、３２♯ｎ−２、３２♯ｎ−１に出力す
る。

【０１３１】ヒューズプログラム時には、デコーダ回路
出力端子３２♯０、３２♯ｎ−２、３２♯ｎ−１のそれ
ぞれは、デコーダ回路３１により、プログラム対象ヒュ
ーズ選択端子２９♯０、…のデコード結果を出力する。
プログラム終了後には、固有識別番号を読出す周期にの
み、デコーダ回路出力端子３２♯０、３２♯ｎ−２、３
２♯ｎ−１のそれぞれは、論理値１になる。

【０１３２】図２４に示す構成において、ＯＲ回路３３
は、電源２と電流パルスを入力するプログラミング専用
パッド１７の信号とを入力に受ける。プルアップ抵抗３
は、ＯＲ回路３３を介して、電源２またはプログラミン
グ専用パッド１７から電源の供給を受ける。プログラミ
ング専用パッド１７は上述したように、ヒューズプログ
ラミング時において電流パルスを印加するための専用パ
ッドであり、デバイスの外部ピンを兼ねたリードフレー
ムと非結合状態にある。

【０１３３】なお、上記説明においては、トランジスタ
２３をバイポーラ型として表記したが、これをＭＯＳ型
ならびに製造プロセスに対応した相当回路を使用した場
合でも、同様の効果を奏することができる。

【０１３４】また、上記実施の形態では、トランジスタ
２３による基本増幅回路の構成を、ＮＰＮ型のエミッタ
接地回路を一例として説明したが、他の構成（ベース接
地回路、コレクタ接地回路（エミッタフォロワ））や、
ＰＮＰ型を使用した同等の回路であってもよい。

【０１３５】また、上記実施例では、バイアス回路を省
略したが、バイアス回路を付加することにより、電圧利
得を改善することができる。

【０１３６】このように構成することにより、本発明の
実施の形態３に示した効果に加えて、デバイスごとに異
なる固有識別番号のプログラムに要するプログラミング
専用パッド数を削減することができる。

【０１３７】［実施の形態５］本発明の実施の形態５に
おいては、ヒューズに代わり短絡による導通状態の形成
を行なう短絡接合素子を用いて固有識別番号を実現す
る。

【０１３８】本発明の実施の形態５における固有識別番
号基本回路の具体的構成を、図２４を用いて説明する。
図２４は、本発明の実施の形態５における固有識別番号
基本回路５００の基本構成の一例を示す図であり、２進
表記における１ビット分の回路に対応している。

【０１３９】図２５における固有識別番号基本回路５０
０は、ダイオード２６、プルダウン抵抗３、ヒューズ情
報読出選択回路２４、および電流検出回路３５を含む。
固有識別番号出力端子１は、ＰＮ接合により形成される
ダイオード２６のアノード端子と、プルダウン抵抗３の
一方の端子とに接続されている。プルダウン抵抗３の他
方の端子は、接地電位４と接続されている。また、ダイ
オード２６のカソード端子は、プログラミング専用パッ
ド１７およびヒューズ情報読出選択回路２４に接続され
ている。固有識別番号出力端子１には、電流検出回路３
５が接続されている。

【０１４０】プログラミング専用パッド１７は、外部ピ
ンを兼ねたリードフレームと非接合状態にある。また、
ヒューズ情報読出選択回路２４は、固有識別番号情報を
読出す周期にのみ、有意（論理値１）になる電圧を供給
する。

【０１４１】次に、本発明の実施の形態５における固有
識別番号基本回路５００の動作について説明する。プロ
グラミング専用パッド１７から電流パルスを印加しない
場合、ヒューズ情報読出選択回路２４から電圧を印加し
た場合であっても、ダイオードのアノード端子とカソー
ド端子との間に電流が流れない。したがって、固有識別
番号出力端子１は、プルダウン抵抗３を介して接地電位
４に接続されているため、接地電位となり電流は流れな
い。

【０１４２】次に、電流パルス印加した場合の固有識別
番号基本回路５００の動作について、図２６を用いて説
明する。図２６は、図２４に示す固有識別番号基本回路
５００に電流パルスを印加した場合の等価回路を示す図
である。

【０１４３】プログラミング専用パッド１７から電流パ
ルスを印加すると、ダイオード２６の接合部においてス
トレスが発生し、温度が上昇する。この温度上昇によ
り、アルミニウムとダイオードとの間で共晶が成長し、
接合が短絡される。図２６では、配線２７により短絡状
態を表わしている。

【０１４４】図２６に示す等価回路では、ダイオード２
６の効果はなく、ヒューズ情報読出選択回路２４、プル
ダウン抵抗３および接地電位４で回路が構成される。こ
のため、ヒューズ情報読出選択回路２４から電圧が印加
されると、固有識別番号出力端子１は正の電位となり電
流が流れる。

【０１４５】以上のように、プログラミング専用パッド
１７からの電流パルス印加状態によって、同回路の非導
通状態（図２４に相当）と導通状態（図２５に相当）と
の制御が行なわれる。

【０１４６】これにより、固有識別番号基本回路５００
における固有識別番号出力端子１にセンスアンプなどの
電流検出回路３５を接続することにより、電流の有無に
基づく電位差の変動を論理値情報に変化することができ
る。

【０１４７】この結果、固有識別番号基本回路５００を
並列に数個並べるとともに、変換後の論理値情報を読出
回路（図１７の記号２１）に出力することで、デバイス
の内部回路（図１７の記号１６）にデバイスごとに異な
る固有識別番号情報を出力することが可能となる。

【０１４８】なお、本発明の実施の形態５においてはヒ
ューズに相当するプログラム素子としてダイオードを使
用しているため、素子の形成がポリシリコンなどの材料
により構成される電流パルス溶断型ヒューズよりも容易
に構成できるという利点を持つ。その他の効果について
は、本発明の実施の形態３で述べたとおりである。

【０１４９】［実施の形態６］本発明の実施の形態６
は、実施の形態５に対し、より少ないプログラミング専
用パッドを用いて、短絡結合状態をプログラムするため
の回路構成を提供するものである。

【０１５０】本発明の実施の形態６における固有識別番
号基本回路の基本構成について、図２７を用いて説明す
る。図２７は、本発明の実施の形態６における固有識別
番号基本回路６００の構成の一例を示す図であり、２進
表記における１ビット分の回路に相当する。

【０１５１】図２６における固有識別番号基本回路６０
０は、ダイオード２６、トランジスタ２８、ヒューズ情
報読出選択回路２４、および電流検出回路３５を含む。
固有識別番号出力端子１は、ＰＮＰトランジスタ２８の
ベース端子と、デコーダ回路出力端子３２とに接続され
ている。デコーダ回路出力端子３２は、プログラム素子
をプログラムする際には、接地電位に設定される。

【０１５２】トランジスタ２８のコレクタ端子は、接地
電位４に接続されている。ダイオード２６のカソード端
子は、プログラミング専用パッド１７とヒューズ情報読
出選択回路２４とに接続されている。

【０１５３】次に、プログラミング専用パッド１７から
電流パルスが印加されない場合の固有識別番号基本回路
６００の動作について説明する。プログラミング時に
は、デコーダ回路出力端子３２は、デコーダ回路（図示
せず）を介してテスタを兼ねた書込装置（図示せず）に
よりグランド電位に設定される。この動作により、トラ
ンジスタ２８のゲート端子は、接地電位となり、エミッ
タ端子とコレクタ端子との導通が確保される。しかしな
がら、電流パルスの印加が行なわれないことから、ダイ
オード２６のアノード端子とカソード端子とは非接続状
態を保持する。

【０１５４】プログラム後にヒューズ情報読出選択回路
２４から正電位が印加された場合、ダイオード２６が非
導通状態を保持することから、トランジスタ２８のゲー
ト端子と接続されている固有識別番号出力端子１には電
流は流れない。

【０１５５】次に、プログラミング専用パッド１７から
電流パルスが印加される場合の固有識別番号基本回路６
００の動作について、図２８を用いて説明する。図２８
は、図２７に示す固有識別番号基本回路６００に電流パ
ルスを印加した場合の等価回路を示す図である。

【０１５６】プログラム時には、デコーダ回路出力端子
３２は、接地電位に設定され、トランジスタ２８のエミ
ッタ端子とコレクタ端子との導通状態が確保される。こ
の状態において、ダイオード２６のカソード端子に接続
されているプログラミング専用パッド１７から電流パル
スを印加すると、ｐ層とｎ層の接合部において温度が上
昇し、アルミニウムとシリコンとの結晶が成長し、短絡
状態となる。図２８では、配線２７により短絡状態を表
わしている。

【０１５７】この状態で、ヒューズ情報読出選択回路２
４から正電位を印加すると、配線２７により、トランジ
スタ２８のエミッタ端子に電位が印加される。この結果
として、トランジスタ２８のベース端子に電流が流れる
ことになる。

【０１５８】このように、プログラミングを施したダイ
オードと、非プログラム状態のダイオードとでは、ヒュ
ーズ情報読出選択回路２４から電圧を印加した場合で、
電流の有無の２状態を実現することができる。これによ
り、固有識別番号出力端子１に接続された電流検出回路
２５を用いて、２値の論理値情報（１もしくは０）を得
ることができる。

【０１５９】よって、固有識別番号基本回路６００を並
列に数個並べるとともに、電流検出回路２５により変換
した論理値情報を読出回路（図１７の記号２１）に出力
することで、内部回路（図１７の記号１６）にデバイス
ごとに異なる固有識別番号情報を出力することができ
る。

【０１６０】次に、固有識別番号基本回路６００を用い
て、ｎビット幅の固有識別番号を実現するための回路構
成について、図２９を用いて説明する。

【０１６１】図２９は、本発明の実施の形態６における
固有識別番号構成回路６０００の構成の一例を示す図で
ある。図２９において、記号３２♯０、…、３２♯ｎ−
２、３２♯ｎ−１は、デコーダ回路出力端子をそれぞれ
表わしている。また、記号１♯０、…、１♯ｎ−２、１
♯ｎ−１は、固有識別番号出力端子をそれぞれ表わして
いる。１組のデコーダ回路出力端子および固有識別番号
出力端子に対して、抵抗３、トランジスタ２８、および
ダイオード２６を配置する。

【０１６２】電源パルスを印加するためのプログラミン
グ専用パッド１７は全ビットにおいて共通であり、プル
アップ抵抗３は、ＯＲ回路３３を介して、プログラミン
グ専用パッド１７の入力または電源２の供給を受ける。
これにより、プルアップ抵抗３を介したダイオード２６
のカソード端子には、プログラミング時には電流パルス
が、封入後の通常使用時には電源電圧が印加されるよう
になる。

【０１６３】本構成においては、プログラム素子選択用
のトランジスタを使用することにより、デバイスごとに
異なる固有識別番号をプログラムする際に必要となるプ
ログラミング専用パッドの数を削減することができる。

【０１６４】なお、本実施の形態６においては、トラン
ジスタ２８をバイポーラ型で表記したが、ＭＯＳ型もし
くは製造プロセスに対応した形でも同様の効果を奏する
ことができる。また、トランジスタ２８による基本増幅
回路の構成を、ＰＮＰ型のエミッタフォロワ回路（コレ
クタ接地回路）を一例に説明したが、ＰＮＰ型の使用や
他の回路の構成（エミッタ接地回路、ベース接地回路
等）でもよい。

【０１６５】なお、上記の説明においては、バイアス回
路を省略しているが、同回路を付加することによりヒュ
ーズ情報読出選択回路２４と固有識別番号出力端子１と
の間における電圧利得を改善することが可能となる。

【０１６６】さらに、本発明の実施の形態６において
は、短絡接合型のプログラム素子としてダイオードを使
用しているが、絶縁膜破壊型メモリセル（酸化膜や他の
絶縁膜に対し過電圧を印加することで絶縁破壊し、プロ
グラムを行なう素子）をアレイ状に配したものを用いて
も同様の効果を奏することができる。

【０１６７】なお、今回開示された実施の形態は全ての
点で例示であって制限的なものではないと考えられるべ
きである。本発明の範囲は上記した実施の形態の説明で
なく特許請求の範囲によって示され、特許請求の範囲と
均等の意味および範囲内でのすべての変更が含まれるこ
とが意図される。

【０１６８】

【発明の効果】以上のように、請求項１および請求項２
に係る半導体装置によれば、プログラム素子および抵抗
のみで、デバイス毎に異なる固有の識別番号をプログラ
ムすることが可能となる。これにより、半導体装置の集
積度を向上させ、低価格化を実現することができる。

【０１６９】請求項３に係る半導体装置は、請求項２に
係る半導体装置であって、半導体製造段階でレーザー溶
断型ヒューズを溶断することで、任意の固有識別番号を
プログラムすることが可能となる。

【０１７０】請求項４に係る半導体装置は、請求項２に
係る半導体装置であって、半導体製造段階で配線を切断
することにより、任意の固有識別番号をプログラムする
ことが可能となる。また、ヒューズを用いる場合より
も、さらに面積を縮小させることが可能となる。

【０１７１】請求項５に係る半導体装置の製造方法によ
れば、製造段階において、プログラム素子および抵抗の
みで、デバイス毎に異なる固有の識別番号をプログラム
することが可能となる。これにより、固有識別番号の変
造を防止することが可能となる。

【０１７２】請求項６に係る半導体装置の製造方法は、
請求項５に係る半導体装置の製造方法であって、半導体
製造段階でレーザー溶断型ヒューズを溶断することで、
任意の固有識別番号をプログラムすることが可能とな
る。

【０１７３】請求項７に係る半導体装置の製造方法は、
請求項５に係る半導体装置の製造方法であって、半導体
製造段階で配線を切断することにより、任意の固有識別
番号をプログラムすることが可能となる。また、ヒュー
ズを用いる場合よりも、さらに面積を縮小させることが
可能となる。

【０１７４】請求項８および請求項９に係る半導体装置
によれば、プログラミング専用パッドから入力される信
号に応答して、プログラム素子の状態を変化させること
で、デバイス毎に異なる固有の識別番号をプログラムす
ることが可能となる。これにより、専用のプログラム装
置が不要となり、テスタ等でプログラムが可能となる。
また、プログラミング専用パッドは、他の入出力ピンと
非接続状態にある。これにより、パッケージ封入後、固
有識別番号の変造が不可能となる。

【０１７５】請求項１０に係る半導体装置は、請求項９
に係る半導体装置であって、プログラミング専用パッド
から入力される信号を直接ヒューズに印加することによ
りプログラムを実行する。これにより、他の部品に対す
る、プログラミング専用パッドから入力される信号（ス
トレス）の影響を防止することが可能となる。これによ
り、デバイスの面積を縮小することが可能となる。

【０１７６】請求項１１に係る半導体装置は、請求項９
に係る半導体装置であって、選択的に、プログラミング
専用パッドから入力される信号を直接ヒューズに印加す
ることによりプログラムを実行する。この結果、プログ
ラミング専用パッドの数を少なくすることが可能とな
る。また、他の部品に対する、プログラミング専用パッ
ドから入力される信号（ストレス）の影響を防止するこ
とが可能となる。これにより、デバイスの面積を縮小す
ることが可能となる。

【０１７７】請求項１２に係る半導体装置は、請求項９
に係る半導体装置であって、プログラミング専用パッド
から入力される信号を直接短絡接合素子に印加すること
によりプログラムを実行する。これにより、他の部品に
対する、プログラミング専用パッドから入力される信号
（ストレス）の影響を防止することが可能となる。これ
により、デバイスの面積を縮小することが可能となる。

【０１７８】請求項１３に係る半導体装置は、請求項９
に係る半導体装置であって、選択的に、プログラミング
専用パッドから入力される信号を直接短絡接合素子に印
加することによりプログラムを実行する。この結果、プ
ログラミング専用パッドの数を少なくすることが可能と
なる。また、他の部品に対する、プログラミング専用パ
ッドから入力される信号（ストレス）の影響を防止する
ことが可能となる。これにより、デバイスの面積を縮小
することが可能となる。

【０１７９】請求項１４に係る半導体装置の製造方法に
よれば、製造段階において、プログラミング専用パッド
を用いて、デバイス毎に異なる固有の識別番号をプログ
ラムすることが可能となる。

【０１８０】請求項１５に係る半導体装置の製造方法
は、請求項１４に係る半導体装置の製造方法であって、
半導体製造段階でヒューズを溶断することで、任意の固
有識別番号をプログラムすることが可能となる。プログ
ラミング専用パッドは、他の入出力ピンと非接続状態に
ある。これにより、パッケージ封止後、固有識別番号の
変造が不可能となる。

【０１８１】請求項１６に係る半導体装置の製造方法
は、請求項１４に係る半導体装置の製造方法であって、
半導体製造段階でヒューズを選択的に溶断することで、
任意の固有識別番号をプログラムすることが可能とな
る。プログラミング専用パッドは、他の入出力ピンと非
接続状態にある。これにより、パッケージ封止後、固有
識別番号の変造が不可能となる。

【０１８２】請求項１７に係る半導体装置の製造方法
は、請求項１４に係る半導体装置の製造方法であって、
半導体製造段階で短絡接合素子を短絡することで、任意
の固有識別番号をプログラムすることが可能となる。プ
ログラミング専用パッドは、他の入出力ピンと非接続状
態にある。これにより、パッケージ封止後、固有識別番
号の変造が不可能となる。

【０１８３】請求項１８に係る半導体装置の製造方法
は、請求項１４に係る半導体装置の製造方法であって、
半導体製造段階で短絡接合素子を選択的に短絡すること
で、より少ないプログラミング専用パッドを用いて、任
意の固有識別番号をプログラムすることが可能となる。
プログラミング専用パッドは、他の入出力ピンと非接続
状態にある。これにより、パッケージ封止後、固有識別
番号の変造が不可能となる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１における固有識別番号
基本回路１００の構成の一例を示す回路図である。

【図２】 本発明の実施の形態１における固有識別番号
構成回路１０００の構成の一例を示す図である。

【図３】 非溶断状態における固有識別番号基本回路１
００の動作を説明するための図である。

【図４】 溶断状態における固有識別番号基本回路１０
０の動作を説明するための図である。

【図５】 本発明の実施の形態１における固有識別番号
基本回路の他の構成の一例を示す回路図である。

【図６】 非溶断状態における固有識別番号基本回路１
５０の動作を説明するための図である。

【図７】 溶断状態における固有識別番号基本回路１５
０の動作を説明するための図である。

【図８】 本発明の実施の形態１における固有識別番号
の実現方法を示すフロー図である。

【図９】 文献１（特開平７−５０２３３号公報）にお
ける固有識別番号構成回路の構成を説明するための回路
図である。

【図１０】 レーザー溶断型ヒューズを用いて溶断を行
なう場合の問題点について説明するための図である。

【図１１】 本発明の実施の形態２における固有識別番
号基本回路２００の構成の一例を示す回路図である。

【図１２】 非溶断状態における固有識別番号基本回路
２００の動作を説明するための図である。

【図１３】 溶断状態における固有識別番号基本回路２
００の動作を説明するための図である。

【図１４】 本発明の実施の形態２における固有識別番
号基本回路の他の構成の一例を示す図である。

【図１５】 非溶断状態における固有識別番号基本回路
２５０の動作を説明するための図である。

【図１６】 溶断状態における固有識別番号基本回路２
５０の動作を説明するための図である。

【図１７】 本発明の実施の形態３における半導体デバ
イスの主要部の構成の一例を示す図である。

【図１８】 本発明の実施の形態３におけるヒューズ回
路１９に含まれる固有識別番号基本回路３００の構成の
一例を示す図である。

【図１９】 非溶断状態における固有識別番号基本回路
３００の動作を説明するための図である。

【図２０】 溶断状態における固有識別番号基本回路３
００の動作を説明するための図である。

【図２１】 本発明の実施の形態３における固有識別番
号構成回路３０００の構成の一例を示す図である。

【図２２】 本発明の実施の形態４における固有識別番
号基本回路４００の構成の一例を示す図である。

【図２３】 溶断状態における固有識別番号基本回路４
００の動作を説明するための図である。

【図２４】 本発明の実施の形態４における固有識別番
号構成回路４０００構成の一例を示す図である。

【図２５】 本発明の実施の形態５における固有識別番
号基本回路５００の構成の一例を示す図である。

【図２６】 電流パルスを印加した状態における固有識
別番号基本回路５００の動作を説明するための図であ
る。

【図２７】 本発明の実施の形態６における固有識別番
号基本回路６００の構成の一例を示す図である。

【図２８】 電流パルスを印加した状態における固有識
別番号基本回路６００の動作を説明するための図であ
る。

【図２９】 本発明の実施の形態６における固有識別番
号構成回路６０００の構成の一例を示す図である。

【符号の説明】

１ 固有識別番号出力端子、２ 電源電位、３ 抵抗、
４ 接地電位、５，２５ ヒューズ、６ 出力端子、７
ａ〜７ｄ トライステートバッファ、８ 出力識別信
号、９ 配線、１０ パッケージ、１１ ダイ、１２
リードフレーム、１３ ボンディングワイヤ、１６ 内
部回路、１７ プログラミング専用パッド、１９ ヒュ
ーズ回路、２１ 読出回路、２３，２８ トランジス
タ、２４ ヒューズ情報読出選択回路、２６ ダイオー
ド、３１ デコーダ回路、３２ デコーダ回路出力端
子、２９ プログラム対象ヒューズ選択端子、３３ Ｏ
Ｒ回路、３５ 電流検出回路、５０ インターフェース
回路、１００，１００ａ〜１００ｄ，１５０，２００，
２５０，３００，４００，５００，６００ 固有識別番
号基本回路、１０００〜６０００ 固有識別番号構成回
路。

Claims (18)

【特許請求の範囲】
1. 【請求項１】 複数の識別番号形成手段を備え、前記複
   数の識別番号形成手段のそれぞれは、プログラム素子
   と、前記プログラム素子のプログラム状態／非プログラ
   ム状態に基づき電圧レベルが変化する識別番号出力端子
   とを含み、 出力制御信号に応答して、複数の前記識別番号出力端子
   のそれぞれにおける電圧に基づき、デバイス固有の識別
   番号を出力する読出手段をさらに備える、半導体装置。
2. 【請求項２】 前記複数の識別番号形成手段のそれぞれ
   は、 第１の電源電位と前記識別番号出力端子との間に接続さ
   れる抵抗素子をさらに含み、 前記プログラム素子は、対応する前記識別番号出力端子
   と第２の電源電位との間に接続される、請求項１記載の
   半導体装置。
3. 【請求項３】 前記プログラム素子は、ヒューズで構成
   され、 複数の前記識別番号出力端子のそれぞれの電位は、対応
   する前記ヒューズの溶断状態／非溶断状態に応答して変
   化する、請求項２記載の半導体装置。
4. 【請求項４】 前記プログラム素子は、配線材で構成さ
   れ、 複数の前記識別番号出力端子のそれぞれの電位は、対応
   する前記配線材の溶断状態／非溶断状態に応答して変化
   する、請求項２記載の半導体装置。
5. 【請求項５】 プログラム素子と、前記プログラム素子
   の状態に基づき電圧レベルが変化する識別番号出力端子
   とを各々が含む複数の識別番号形成回路と、出力制御信
   号に応答して、複数の前記識別番号出力端子のそれぞれ
   における電圧に基づき、デバイス固有の識別番号を出力
   するための読出回路とを備えるデバイスを、ウェハ上に
   形成するウェハ製造ステップと、 前記製造したウェハをテストするウェハテストステップ
   と、 前記ウェハテストにおいて良品と判定されたデバイスの
   それぞれに対して、前記プロクラム素子の状態を変化さ
   せることにより、任意の前記識別番号をプログラムする
   プログラムステップとを備える、半導体装置の製造方
   法。
6. 【請求項６】 前記プログラム素子のそれぞれは、前記
   プログラムステップで溶断状態または非溶断状態となる
   ヒューズで構成され、 前記複数の識別番号形成回路のそれぞれは、 第１の電源電位と前記識別番号出力端子との間に接続さ
   れる抵抗素子をさらに含み、 前記ヒューズは、前記識別番号出力端子と第２の電源電
   位との間に接続される、請求項５記載の半導体装置の製
   造方法。
7. 【請求項７】 前記プログラム素子のそれぞれは、前記
   プログラムステップで溶断状態または非溶断状態となる
   配線材で構成され、 前記複数の識別番号形成回路のそれぞれは、 第１の電源電位と前記識別番号出力端子との間に接続さ
   れる抵抗素子をさらに含み、 前記配線材は、前記識別番号出力端子と第２の電源電位
   との間に接続される、請求項５記載の半導体装置の製造
   方法。
8. 【請求項８】 プログラムモードにおいて、外部からプ
   ログラム信号を受けるプログラミング専用パッドと、 複数の識別番号形成手段とを備え、 前記複数の識別番号形成手段のそれぞれは、 前記プログラミング専用パッドで受けるプログラム信号
   に基づき状態を変化させるプロクラム素子と、 前記プログラム素子の状態に基づき、電圧レベルが変化
   する識別番号出力端子とを含み、 複数の前記識別番号出力端子のそれぞれにおける電圧に
   基づき、チップ固有の識別番号を出力する読出手段とを
   さらに備える、半導体装置。
9. 【請求項９】 外部とデータの入出力を行なうリードフ
   レームと、 前記リードフレームと接続される入出力パッドと、 前記入出力パッドの信号に応答して動作する内部回路と
   をさらに備え、 前記プログラミング専用パッドは、前記リードフレーム
   と非接合状態にあり、前記リードフレームの内側に配置
   される、請求項８記載の半導体装置。
10. 【請求項１０】 前記プログラム素子は、前記プログラ
    ミング専用パッドから入力されるプログラム信号で溶断
    されるヒューズで構成される、請求項９記載の半導体装
    置。
11. 【請求項１１】 前記プログラム素子は、ヒューズで構
    成され、 前記複数の識別番号形成手段のそれぞれは、 前記プログラミング専用パッドから入力されるプログラ
    ム信号を選択的に前記ヒューズに印加することにより、
    前記ヒューズを選択的に溶断させる選択手段をさらに含
    む、請求項９記載の半導体装置。
12. 【請求項１２】 前記プログラム素子は、前記プログラ
    ミング専用パッドから入力されるプログラム信号で短絡
    する短絡接合素子で構成される、請求項９記載の半導体
    装置。
13. 【請求項１３】 前記プログラム素子は、一方の端子
    が、前記プログラミング専用パッドから入力されるプロ
    グラム信号を受ける短絡接合素子で構成され、 前記複数の識別番号形成手段のそれぞれは、 前記短絡接合素子の他方の端子の電位を制御することに
    より、選択的に前記短絡接合素子を短絡させる選択手段
    をさらに含む、請求項９記載の半導体装置。
14. 【請求項１４】 プログラムモードにおいて、外部から
    プログラム信号を受けるプログラミング専用パッドと、
    各々が、前記プログラミング専用パッドで受けるプログ
    ラム信号に基づき状態を変化させるプロクラム素子と、
    前記プログラム素子の状態に基づき、電圧レベルが変化
    する識別番号出力端子とを含む複数の識別番号形成回路
    と、複数の前記識別番号出力端子のそれぞれにおける電
    圧に基づき、チップ固有の識別番号を出力する読出回路
    とを備えるデバイスを、ウェハ上に形成するウェハ製造
    ステップと、 前記製造したウェハをテストするウェハテストステップ
    と、 前記ウェハテストにおいて良品と判定されたデバイスの
    それぞれに対して、前記プログラミング専用パッドにプ
    ログラム信号を印加することにより、前記プロクラム素
    子の状態を変化させて、任意の前記識別番号をプログラ
    ムするプログラムステップとを備える、半導体装置の製
    造方法。
15. 【請求項１５】 前記デバイスの各々は、 外部とデータの入出力を行なうリードフレームと、 前記リードフレームと接続される入出力パッドと、 前記入出力パッドの信号に応答して動作する内部回路と
    をさらに備え、 前記プログラミング専用パッドは、前記リードフレーム
    の内側に、前記リードフレームと非接合状態で配置さ
    れ、 前記プログラム素子は、前記プログラミング専用パッド
    から入力されるプログラム信号で溶断されるヒューズで
    構成され、 前記デバイス毎に封止するステップをさらに備える、請
    求項１４記載の半導体装置の製造方法。
16. 【請求項１６】 前記デバイスの各々は、 外部とデータの入出力を行なうリードフレームと、 前記リードフレームと接続される入出力パッドと、 前記入出力パッドの信号に応答して動作する内部回路と
    をさらに備え、 前記プログラミング専用パッドは、前記リードフレーム
    の内側に、前記リードフレームと非接合状態で配置さ
    れ、 前記プログラム素子は、ヒューズで構成され、 前記複数の識別番号形成回路のそれぞれは、 前記プログラミング専用パッドから入力されるプログラ
    ム信号を選択的に前記ヒューズに印加することにより、
    前記ヒューズを溶断させる選択回路をさらに含み、 前記デバイス毎に封止するステップをさらに備える、請
    求項１４記載の半導体装置の製造方法。
17. 【請求項１７】 前記デバイスの各々は、 外部とデータの入出力を行なうリードフレームと、 前記リードフレームと接続される入出力パッドと、 前記入出力パッドの信号に応答して動作する内部回路と
    をさらに備え、 前記プログラミング専用パッドは、前記リードフレーム
    の内側に、前記リードフレームと非接合状態で配置さ
    れ、 前記プログラム素子は、前記プログラミング専用パッド
    から入力されるプログラム信号に基づき短絡する短絡接
    合素子で構成され、 前記デバイス毎に封止するステップをさらに備える、請
    求項１４記載の半導体装置の製造方法。
18. 【請求項１８】 前記デバイスの各々は、 外部とデータの入出力を行なうリードフレームと、 前記リードフレームと接続される入出力パッドと、 前記入出力パッドの信号に応答して動作する内部回路と
    をさらに備え、 前記プログラミング専用パッドは、前記リードフレーム
    の内側に、前記リードフレームと非接合状態で配置さ
    れ、 前記プログラム素子は、一方の端子が、前記プログラミ
    ング専用パッドから入力されるプログラム信号を受ける
    短絡接合素子で構成され、 前記複数の識別番号形成回路のそれぞれは、 前記短絡接合素子の他方の端子の電位を制御することに
    より、選択的に前記短絡接合素子を短絡させる選択回路
    をさらに含み、 前記デバイス毎に封止するステップをさらに備える、請
    求項１４記載の半導体装置の製造方法。