TWI817355B - 確定熔絲元件之狀態的半導體電路及半導體元件及狀態確定方法 - Google Patents
確定熔絲元件之狀態的半導體電路及半導體元件及狀態確定方法 Download PDFInfo
- Publication number
- TWI817355B TWI817355B TW111105558A TW111105558A TWI817355B TW I817355 B TWI817355 B TW I817355B TW 111105558 A TW111105558 A TW 111105558A TW 111105558 A TW111105558 A TW 111105558A TW I817355 B TWI817355 B TW I817355B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- transistor
- resistor
- disconnect switch
- reference resistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims description 44
- 238000011156 evaluation Methods 0.000 claims abstract description 29
- 230000004044 response Effects 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 11
- 238000012360 testing method Methods 0.000 description 10
- 239000000523 sample Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000004615 ingredient Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/74—Testing of fuses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本揭露提供一種確定熔絲元件之狀態的半導體電路及半導體元件及狀態確定方法。該半導體電路包括一可經配置的參考電阻器單元，其具有一第一端子以及一第二端子，該第一端子接收一第一電源訊號，該第二端子電性耦接到該熔絲元件。該半導體電路亦包括一第一切換電路以及一閂鎖電路，該第一切換電路電性連接該參考電阻器單元與該熔絲元件，該閂鎖電路用以讀取在該參考電阻器單元與該熔絲元件之間的一第一節點的一評估訊號。
Description
本申請案主張美國第17/540,808號及第17/542,931號專利申請案之優先權(即優先權日為「2021年12月2日」及「2021年12月6日」)，其內容以全文引用之方式併入本文中。
本揭露關於一種確定熔絲元件之狀態的半導體電路及半導體元件及方法。特別是有關於一種確定在一記憶體元件中的熔絲元件之狀態的半導體電路及半導體元件及方法，該半導體元件具有一斷開連接開關以及一可經配置的參考電阻器單元。
熔絲和電子熔絲通常用於記憶體元件中，以將一冗餘記憶體胞轉換為一正常記憶體胞。使用一測試電路以確定該熔絲的狀態(意即熔絲是否熔斷)，以便可以將該相對應的記憶體胞識別為一正常記憶體胞或一冗餘記憶體胞。隨著技術的發展，記憶體元件尺寸縮減，並且由於製程變化，該熔絲的電阻值有時可能無法滿足期望的數值。結果，可能無法正確識別該熔絲的狀態。在目前的慣例中，此問題可以藉由修改在記憶體元件中的一參考電阻器單元來解決。然而，修改記憶體元件中的參考電阻器單元意味著重新啟動整個製造程序，其需要額外的光遮罩，也因此不可
避免地會耗費時間與成本。
上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種確定一記憶體元件之一熔絲元件的一狀態的半導體電路。該半導體電路包括一可經配置的參考電阻器單元，具有一第一端子以及一第二端子，該第一端子接收一第一電源訊號，該第二端子經配置以電性耦接到該熔絲元件。該半導體電路亦包括一第一切換電路，經配置以電性連接該參考電阻器單元與該熔絲元件。此外，該半導體電路還包括一閂鎖電路，經配置以讀取在該參考電阻器單元與該熔絲元件之間的一第一節點之一評估訊號。
本揭露之另一實施例提供一種確定一記憶體元件之一熔絲元件的一狀態的半導體元件。該半導體元件包括一可經配置的參考電阻器單元，具有一第一端子以及一第二端子，該第一端子接收一第一電源訊號，該第二端子經配置以與該熔絲元件電性耦接。該半導體元件亦包括一閂鎖電路，經配置以讀取在該參考電阻器單元與該熔絲元件之間的一第一節點之一評估訊號。
本揭露之再另一實施例提供一種確定一記憶體元件之一熔絲元件的一狀態的方法。該方法包括提供該記憶體元件，該記憶體元件具有一第一端子以及一第二端子；以及施加一第一電源訊號在該記憶體元件的該第一端子上。該記憶體元件具有一可經配置的參考電阻器單元，該參考電阻器單元電性耦接到該熔絲元件。該方法亦包括響應該第一電源訊號
以獲得在該記憶體元件之該第二端子處的評估訊號；以及辨識該評估訊號以確定該記憶體元件是否為冗餘的。
該參考電阻器單元呈現可變電阻值。該可變電阻值可依據藉由製程之變異以改變該熔絲元件之電阻值而進行調整。依據該相對應之熔絲元件的實際電容值，在製造完成之後，可改變該參考電阻器單元的電阻值。因此，本揭露提供具有改善之可能性的一元件。使用具有該參考電阻器單元的該裝置，不需要額外的光罩來改良該參考電阻器單元。再者，無需重新啟動整個製造過程，即縮短生產時間。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10:系統
11:半導體元件
12:訊號產生器
13:監視器
14:耦合器
15:探針
100:半導體元件
100C:等效電路
101:熔絲元件
105:可經配置的參考電阻器單元
105A:可經配置的參考電阻器單元
105B:可經配置的參考電阻器單元
105-1:端子
105-2:端子
110:評估單元
111A:導電路徑
111B:導電路徑
120:狀態設定單元
122:導電接觸點
130:閂鎖電路
131:反相器
132:反相器
210:狀態設定電路
210a:狀態設定電路
222:導電接觸點
405:可經配置的參考電阻器單元
405a:可經配置的參考電阻器單元
405b:可經配置的參考電阻器單元
405c:可經配置的參考電阻器單元
422:導電接觸點
510:狀態設定電路
522:導電接觸點
605:可經配置的參考電阻器單元
605a:可經配置的參考電阻器單元
622:導電接觸點
700:方法
701:步驟
702:步驟
703:步驟
704:步驟
705:步驟
706:步驟
IN_1:輸入端子
IN_2:輸入端子
OUT_1:輸出端子
OUT_2:輸出端子
P0:控制訊號
P1:控制訊號
P2:控制訊號
P3:控制訊號
P4:控制訊號
P5:控制訊號
PS1:斷開連接開關
PS2:斷開連接開關
PS3:斷開連接開關
PS4:斷開連接開關
R1:電阻器
R2:電阻器
R3:電阻器
R4:電阻器
RA:電阻器
RF:電阻器
RR:電阻器
T1:電晶體
T2:電晶體
T3:電晶體
T4:電晶體
T5:電晶體
T6:電晶體
T7:電晶體
T8:電晶體
T9:電晶體
T10:電晶體
T11:電晶體
T12:電晶體
T13:電晶體
T14:電晶體
TA:切換電路
TB:切換電路
TC:切換電路
TD:切換電路
TE:切換電路
VB:狀態設定訊號
VDD:電源訊號
VE:導電端子
VSS:接地端子
W:節點
X:訊號
Y:訊號
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號指相同的元件。
圖1是結構示意圖，例示本揭露一些實施例之測試半導體元件的一系統。
圖2是結構示意圖，例示本揭露一些實施例的半導體元件。
圖2A是結構示意圖，例示本揭露一些實施例的半導體元件。
圖2B是結構示意圖，例示本揭露一些實施例的半導體元件。
圖2C是等效電路示意圖，例示本揭露一些實施例如圖2B所示之半導體元件的一部分。
圖3是方塊示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元。
圖3A是方塊示意圖，例示本揭露一些實施例之如圖3所示的狀態設定電路。
圖4是方塊示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元。
圖4A是架構示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元。
圖4B是架構示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元。
圖4C是架構示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元。
圖5是方塊示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元。
圖6是方塊示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元。
圖6A是架構示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元。
圖7是流程示意圖，例示本揭露一些實施例確定一熔絲元件之一狀態的方法。
現在使用特定語言描述圖式中所描述之本揭露的多個實施例(或例子)。應當理解，在此並未意味限制本揭露的範圍。所描述之該等實施例的任何改變或修改，以及本文件中所描述之原理的任何進一步應用，都被認為是本揭露內容所屬技術領域中具有通常知識者通常會發生的。元件編號可以在整個實施例中重複，但這並不一定意味著一個實施例的特徵適用於另一實施例，即使它們共用相同的元件編號。
應當理解，當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to)，其可能包含形成這些部件直接接觸的實施例，並且也可能包含形成額外的部件介於這些部件之間，使得這些部件不會直接接觸的實施例。
應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進步性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。
本文中使用之術語僅是為了實現描述特定實施例之目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，該等術語規定所陳述之特徵、整數、步驟、操作、元件，及/或組件之存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者之群組。
應當理解，術語「大約(about)」修飾成分(ingredient)、部件的一數量(quantity)，或是本揭露的反應物(reactant)，其表示可發生的數值數量上的變異(variation)，舉例來說，其經由典型的測量以及液體處理程序(liquid handling procedures)，而該液體處理程序用於製造濃縮(concentrates)或溶液(solutions)。再者，變異的發生可源自於應用在製造組成成分(compositions)或實施該等方法或其類似方式在測量程序中的非故意錯誤(inadvertent error)、在製造中的差異(differences)、來源(source)、或成分的純度(purity)。在一方面，術語「大約(about)」意指報告數值的10%以內。在另一方面，術語「大約(about)」意指報告數值的5%以內。在再另一方面，術語「大約(about)」意指報告數值的10、9、8、7、6、5、4、3、2或1%以內。
圖1是結構示意圖，例示本揭露一些實施例之測試半導體元件的一系統10。
請參考圖1，系統10經配置以監控一半導體元件11。在一些實施例中，系統10經配置以測試半導體元件11。半導體元件11可為記憶體、記憶體元件、記憶體晶粒或記憶體晶片。在一些實施例中，半導體元件11可包括一或多個記憶體胞。在製造之後，可測試半導體元件11，且之後進行運送。
在一些實施例中，系統10可組成測試設備。系統10可包括硬體及軟體元件，其對測試提供一適合的可選擇及功能性環境。在一些實施例中，系統10可包括一訊號產生器12、一監視器13以及一耦合器14。
訊號產生器12經配置以產生一訊號。在一些實施例中，訊號產生器12可提供一電源訊號。應當理解，還可提供例如資料訊號與電源
訊號的其他電子訊號給半導體元件11。
監視器13經配置以確定半導體元件11的一狀態。監視器13可經配置以確定半導體元件11之一元件的一狀態。多個響應訊號可由監視器13所辨識，以確定半導體元件11的一元件(例如一記憶體胞)是否為一正常元件或是一冗餘元件。
耦合器14經配置以將訊號產生器12耦接到半導體元件11。在一些實施例中，耦合器14可藉由一或多個探針15而耦接到半導體元件11。該等探針15可為一探針頭或是探針封裝(圖未示)的一部分。該等探針15可取決於半導體元件11而電性耦接到多個測試導電接觸點(焊墊)及/或多個接合墊。該等測試導電墊及/或該等接合墊提供電性連接給半導體元件11的一互連結構(例如佈線)。舉例來說，一些探針可耦接到多個焊墊，而該等焊墊與半導體元件11之一電源供應端子(例如VDD)與接地端子(例如VSS)相關聯。像這樣，系統10是可操作以施加多個電子訊號給半導體元件11，且在測試期間獲得來自半導體元件11的多個響應訊號。
圖2是結構示意圖，例示本揭露一些實施例的半導體元件100。半導體元件100可為記憶體、記憶體元件、記憶體晶粒或記憶體晶片。半導體元件100可為記憶體、記憶體元件、記憶體晶粒或記憶體晶片的一部分。舉例來說，記憶體可為一動態隨機存取記憶體(DRAM)。在一些實施例，DRAM可為一第四代雙倍資料率(DDR4)DRAM。在一些實施例中，記憶體包括一或多個記憶體胞(或是多個記憶體位元、多個記憶體區塊)。在一些實施例中，記憶體胞包括一熔絲元件。
半導體元件100可包括一熔絲元件101、一評估單元110以及一狀態設定單元120。在一些實施例中，評估單元110可包括一可經配
置的參考電阻器單元105、切換電路TD與TE以及一閂鎖電路130。在一些實施例中，熔絲元件101與切換電路TD、TE可當作評估單元110的一部分。在一些實施例中，狀態設定單元120可包括熔絲元件101、一導電接觸點122以及二切換電路TB與TC。
請參考圖2，可經配置的參考電阻器單元105具有一端子105-1，經配置以接收一電源訊號VDD。可經配置的參考電阻器單元105具有一端子105-2，經配置以與熔絲元件101電性耦接。在一些實施例中，切換電路TB可連接到熔絲元件101。切換電路TD可連接到可經配置的參考電阻器單元105。在一些實施例中，切換電路TD可連接到切換電路TB。在一些實施例中，熔絲元件101可經由切換電路TB與TC而耦接到接地。切換電路TA可連接到熔絲元件101。切換電路TA可連接到接地。
在一些實施例中，閂鎖電路130耦接到可經配置的參考電阻器單元105。閂鎖電路130可經由切換電路TB、TD、TE而耦接到熔絲元件101。在一些實施例中，切換電路TE連接到可經配置的參考電阻器單元105。切換電路TE可連接到閂鎖電路130。在一些實施例中，切換電路TE可連接到切換電路TD。在閂鎖電路130的一導電端子VE處可獲得一評估/輸出訊號。
請參考圖2，導電接觸點122可連接到熔絲元件101。導電接觸點122可為一測試墊、一探針墊、一導電墊、一導電端子或是其他適合的元件。在一些實施例中，導電接觸點122經配置以接收一狀態設定訊號VB。在一些實施例中，切換電路TB可連接到熔絲元件101。切換電路TC可連接到切換電路TB。切換電路TC可連接到接地。
在一些實施例中，切換電路TA、TB、TC、TD、TE可為
開關、電晶體或其他可切換的電路。
圖2A是結構示意圖，例示本揭露一些實施例的半導體元件100。請參考圖2A，切換電路TB與TC將配置而導通，以建立一導電路徑111A而響應狀態設定訊號VB。在一些實施例中，導電路徑111A可經過熔絲元件101而到接地以響應狀態設定訊號VB。在一些實施例中，當狀態設定訊號VB施加到導電接觸點122時，導電路徑111A經過熔絲元件101、切換電路TB與TC以及到接地。此外，切換電路TA、TD、TE可經配置而斷開，以使導電路徑111A可經過熔絲元件101。
在一些實施例中，狀態設定訊號VB可為一電壓訊號或一電流訊號。在一些實施例中，狀態設定訊號VB可為一電壓訊號，該電壓訊號具有超過半導體元件100之正常操作電壓的一電壓。舉例來說，狀態設定訊號VB可具有一電壓，在5-6V範圍中。當施加狀態設定訊號VB時，可改變熔絲元件101的一狀態。在狀態設定操作之前，熔絲元件101可具有一相對高的電阻值。在狀態設定操作之後，熔絲元件101可具有一相對低的電阻值。在本揭露中，一熔絲元件在狀態設定操作之前可表示為一「未熔斷(unblown)」熔絲元件，而一熔絲元件在狀態設定操作之後可表示為一「熔斷(blown)」熔絲元件。
熔斷的熔絲元件101具有一電阻值，其低於未熔斷之熔絲元件101的電阻值。在一些實施例中，熔絲元件101可為一反熔絲。舉例來說，反熔絲可為一電子熔絲。在一些實施例中，反熔絲包括一多晶矽電子熔絲或是其他類型的反熔絲。
在一實施例中，未熔斷之熔絲元件101的電阻值可在1.5M到20MΩ的範圍內。在其他實施例中，未熔斷之熔絲元件101的電阻值可
在5M到20MΩ的範圍內。在一些實施例中，未熔斷之熔絲元件101的電阻值可超過20MΩ。在狀態設定操作之後，熔斷之熔絲元件101的電阻值可大約為2k到800kΩ。在一實施例中，熔斷之熔絲元件101的電阻值可大約為2k到20kΩ。在其他實施例中，熔斷之熔絲元件101的電阻值可超過100kΩ。在一些實施例中，熔斷之熔絲元件101的電阻值可大約為100k到800kΩ。
圖2B是結構示意圖，例示本揭露一些實施例的半導體元件100。請參考圖2B，切換電路TA、TB、TD經配置以被導通而建立一導電路徑111B。在一些實施例中，導電路徑111B可經過可經配置的參考電阻器單元105與熔絲元件101而到接地以響應電源訊號VDD。在一些實施例中，切換電路TC經配置以被斷開，以便建立導電路徑111B。在一些實施例中，當電源訊號VDD施加到可經配置的參考電阻器單元105的端子105-1時，導電路徑111B經過可經配置的參考電阻器單元105、切換電路TD與TB、熔絲元件101與切換電路TA而到接地。在一些實施例中，電源訊號VDD可為一正常操作電壓。舉例來說，電源訊號VDD可具有一電壓，大約為1.2V。
在一些實施例中，在可經配置的參考電阻器單元105與熔絲元件101之間的一節點W處產生一訊號X，以響應電源訊號VDD。請參考圖2B，在節點W處所產生的訊號X可經由切換電路TD與TE而傳送到閂鎖電路130。
在一些實施例中，閂鎖電路130經配置以讀取在可經配置的參考電阻器單元105與熔絲元件101之間的節點W處所產生的訊號X。節點W在可經配置的參考電阻器單元105與熔絲元件101之間，且其間耦接
有或沒有耦接其他元件。舉例來說，節點W可在切換電路TB與TD之間。在一實施例中，節點W可在切換電路TD與可經配置的參考電阻器單元105之間。在其他實施例中，節點W可在切換電路TB與熔絲元件101之間。在一些實施例中，訊號X可包括一電壓訊號或一電流訊號。
在一些實施例中，切換電路TE經配置而被導通，以傳訊號X到閂鎖電路130。在一評估時間期間，當切換電路TA、TB、TD、TE經配置而被導通以建立導電路徑111B時，可在節點W處獲得訊號X並傳送到閂鎖電路130。在一些實施例中，閂鎖電路130可讀取訊號X。在一些實施例中，閂鎖電路130可將訊號X轉換成訊號Y。舉例來說，由閂鎖電路130所操作之訊號X的轉換可包括將一訊號轉換成其他。在一實施例中，由閂鎖電路130所操作之訊號X的轉換可包括相位移。在另一實施例中，由閂鎖電路130所操作之訊號X的轉換可包括放大。
在一些實施例中，閂鎖電路130可將類比訊號X轉換成一邏輯訊號Y。閂鎖電路130可比較訊號X與一臨界訊號而輸出訊號Y，其基於訊號X與該臨界訊號之間的比較的結果。舉例來說，當訊號X超過該臨界訊號時，閂鎖電路130可輸出一邏輯低訊號Y。反之，當訊號X低於該臨界訊號時，閂鎖電路130可輸出一邏輯高訊號Y。在一些實施例中，訊號Y具有一邏輯值，其與訊號X的邏輯值為相反。舉例來說，當訊號X為邏輯「0」時，訊號Y將為邏輯「1」。反之，當訊號X為邏輯「1」時，訊號Y將為邏輯「0」。在一些實施例中，閂鎖電路130可儲存訊號Y。
請參考圖2B，閂鎖電路130可包括二反相器131與132。在一些實施例中，閂鎖電路130可包括多於兩個反相器。在一些實施例中，閂鎖電路130可為其他類型的閂鎖電路。反相器131具有一輸入端子IN_1
以及一輸出端子OUT_1。反相器132具有一輸入端子IN_2以及一輸出端子OUT_2。在一些實施例中，反相器131的輸入端子IN_1可經由切換電路TE而耦接到可經配置的參考電阻器單元105。反相器131的輸入端子IN_1可經由切換電路TB、TD、TE而耦接到熔絲元件101。反相器131的輸出端子OUT_1可耦接到導電端子VE。在一些實施例中，反相器131的輸入端子IN_1可連接到反相器132的輸出端子OUT_2。反相器131的輸出端子OUT_1可連接到反相器132的輸入端子IN_2。意即，反相器132的輸入端子IN_2可耦接到導電端子VE。反相器132的輸出端子OUT_2可耦接到可經配置的參考電阻器單元105。反相器132的輸出端子OUT_2可耦接到熔絲元件101。
為了評估熔絲元件101的狀態(例如熔絲元件101是否被熔斷)，監控訊號X(或訊號Y)。訊號X與一預定訊號或一臨界訊號進行比較。基於訊號X與預訂訊號的比較，邏輯訊號Y可在導電端子VE處輸出。當訊號X超過預定訊號時，其表示熔絲元件101並未被熔斷。當訊號X無法超過預定訊號時，其表示熔絲元件101被熔斷。
在一些實施例中，若是訊號X超過預定訊號的話，閂鎖電路130可輸出一邏輯低訊號Y。意即，邏輯低訊號Y表示熔絲元件101並未被熔斷。當訊號X低於預定訊號時，閂鎖電路130可輸出一邏輯高訊號Y。換言之，邏輯高訊號Y表示熔絲元件101被熔斷。
可在導電端子VE處獲得訊號Y，以便可確定熔絲元件101的狀態。可利用熔絲元件101的狀態而確定半導體元件是否為一冗餘元件或一正常元件。
圖2C是等效電路100C示意圖，例示本揭露一些實施例當
建立導電路徑111B時之半導體元件100的一部分。等效電路100C具有導通之切換電路TA、TB、TD以及斷開之切換電路TC的配置。換言之，等效電路100C代表導電路徑111B所經過的一簡化電路。
等效電路100C包括二電阻器RR與RF。在一些實施例中，電阻器RR可為可經配置的參考電阻器單元105之電阻值。電阻器RF可為熔絲元件101的電阻值。在一些實施例中，電阻器RR可串聯而連接到電阻器RF。一節點W設置在電阻器RR與電阻器RF之間。意即，在圖2C中的節點W對應在圖2B中的節點。在一些實施例中，電阻器RR經配置以接收一電源訊號VDD。舉例來說，電源訊號VDD可為1.2V的一電壓。在一些實施例中，電阻器RF連接到電阻器RR與接地。
請參考圖2C，訊號X可為在節點W處所獲得的一電壓訊號。因此，訊號X可依據方程式1進行計算。
在方程式1中，X代表訊號X電壓；RR代表可經配置的參考電阻器單元105之電阻值；RF代表熔絲元件101的電阻值；而VDD代表電源訊號。
為了精確地評估熔絲元件101的狀態，電阻值RR可掉落到未熔斷之熔絲元件的電阻值RF之下。此外，電阻值RR可超過熔斷之熔絲元件的電阻值RF。在一些實施例中，電阻值RR可介於未熔斷之熔絲元件的電阻值與熔斷之熔絲元件的電阻值之間。
在一實施例中，未熔斷之熔絲元件101的電阻值可在1.5M到20MΩ的範圍中。在另一實施例中，未熔斷之熔絲元件101的電阻值可在5M到20MΩ的範圍中。在一些實施例中，未熔斷之熔絲元件101的電阻
值可超過20MΩ。在狀態設定操作之後，熔斷之熔絲元件101的電阻值可為2k到800kΩ。在一實施例中，熔斷之熔絲元件101的電阻值可為2k到20kΩ。在另一實施例中，熔斷之熔絲元件101的電阻值可超過100kΩ。在一些實施例中，熔斷之熔絲元件101的電阻值可為100k到800kΩ。
在一些實施例中，電阻器RR的電阻值是基於電阻器RF的電阻值而可變的。在一些實施例中，可經配置的參考電阻器單元105具有一可變電阻值RR。舉例來說，可調整電阻器RR的電阻值而超過熔斷之熔絲元件的電阻器RF的電阻值。可調整電阻器RR以掉落到未熔斷之熔絲元件的電阻器RF之下。
當電阻器RR調整到未熔斷之熔絲元件的電阻值與熔斷之熔絲元件之間時，可精確地確定熔絲元件101的狀態。
在一些實施例中，預定訊號具有一電壓，其小於電源訊號VDD。在一些實施例中，預定訊號具有一電壓，其是電源電壓的倍數。舉例來說，若是預定訊號具有一電壓，其為電源電壓VDD之一半的話，例如1.2V，則預定訊號可具有0.6V的一電壓。意即，當方程式1的結果超過0.6V時，在節點W處的訊號X則確定為邏輯高，表示熔絲元件101並未被熔斷，且當小於0.6V時，在節點W處的訊號X則確定為邏輯低，代表熔絲元件101被熔斷。
當可經配置的參考電阻器單元105的電阻值是可變時，即增加半導體元件的靈活性。電阻器RR可依據接下來所製造的電阻器RF而進行調整。因此，可以避免由於製程變異所導致之熔絲元件的不穩定電阻值對熔絲元件101的狀態之不精確的確定。無需重新開始製造來調整電阻器RR，以減少了生產時間。因此，本揭露提供一種更可撓的半導體元件/
電路，其可減少生產時間。
圖3是方塊示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元105A。可經配置的參考電阻器單元105A可為如圖2、圖2A及圖2B所示之可經配置的參考電阻器單元105的一實施例。如圖3所示，可經配置的參考電阻器單元105A可包括電阻器R1與RA、一斷開連接開關PS1、電晶體T1、T2、T3以及一狀態設定電路210。狀態設定電路210經配置以設定斷開揭開關PS1的狀態。在一些實施例中，狀態設定電路210包括斷開連接開關PS1、電晶體T4、T5以及一導電接觸點222。
在一些實施例中，電阻器R1經配置以接收電源訊號VDD。電阻器R1可連接到電阻器RA。在一些實施例中，電阻器RA可經由電晶體T3而與電阻器R1串聯。斷開連接開關PS1連接到電阻器R1。舉例來說，斷開連接開關PS1可與電阻器R1並聯。斷開連接開關PS1可耦接到電阻器RA。在一些實施例中，斷開連接開關PS1可為一電子熔絲。舉例來說，斷開連接開關PS1可包括一金屬電子熔絲或是一多晶矽電子熔絲(poly e-fuse)。在斷開連接開關PS1被熔斷之前，斷開連接開關PS1具有一低電阻值，以使其可視為一短路電路。在一些實施例中，一旦此斷開連接開關PS1被熔斷，則其可為一開路電路。
電阻器R1可具有一電阻值，其相等於電阻器RA的電阻值。在一實施例中，電阻器R1的電阻值可超過電阻器RA的電阻值。在另一實施例中，電阻器R1的電阻值可掉落到電阻器RA的電阻值之下。在一些實施例中，電阻器R1的電阻值可為MΩ等級。在一些實施例中，電阻器R1的電阻值可為0.1M、0.2M、0.3M、0.5M、1M、2M、3M、4M、5M、6M、7M、8MΩ或更多。在一些實施例中，電阻器RA的電阻值可為
0.1M、0.2M、0.3MΩ或更多。電阻器RA與R1的電阻值可依據設計需要而進行配置。
在一些實施例中，電晶體T1耦接在電阻器R1與斷開連接開關PS1之間。電晶體T1具有一閘極，經配置以接收一控制訊號P1。在一些實施例中，電晶體T2耦接在斷開連接開關PS1與電阻器R1之間。在一些實施例中，電晶體T2耦接在斷開連接開關PS1與電阻器RA之間。電晶體T2具有一閘極，經配置以接收控制訊號P1。在一些實施例中，電晶體T3耦接在電阻器R1與電阻器RA之間。電晶體T3具有一閘極，經配置以接收控制訊號P1。
在一些實施例中，響應控制訊號P1，電晶體T1、T2、T3經配置以導通，進而產生在節點W處的訊號X。在圖3中的節點W具有一訊號，其相對應在圖2B中之節點W處所產生的訊號。在一些實施例中，可經配置的參考電阻器單元105A的一電阻值與斷開連接開關PS1的狀態相關聯。在一些實施例中，可經配置的參考電阻器單元105A的一電阻值介於電阻器RA的一電阻值與電阻器R1及電阻器RA的電阻器總和之間。當斷開連接開關PS1尚未被熔斷時，由於斷開連接開關PS1被視為一短路電路，所以可經配置的參考電阻器單元105A的電阻值可為電阻器RA的電阻值。反之，當斷開連接開關PS1被熔斷時，由於斷開連接開關PS1被視為開路，所以可經配置的參考電阻器單元105A的電阻值可為電阻器RA與電阻器R1的一總電阻值。因此，可調整可經配置的參考電阻器單元105A的電阻值。
請參考圖3，狀態設定電路210傾向於熔斷斷開連接開關PS1。在一些實施例中，斷開連接開關PS1可耦接到導電接觸點222，以接
收一狀態設定訊號VB。在圖3中的狀態設定訊號VB可類似於圖2中的狀態設定訊號VB。在一些實施例中，狀態設定訊號VB可具有一電壓，其可熔斷斷開連接開關PS1。意即，狀態設定訊號VB可具有一電壓，在4-6V範圍中。在另一實施例中，狀態設定訊號VB可具有一電壓，在5-6V範圍中。在一些實施例中，電晶體T4可耦接在導電接觸點222與斷開連接開關PS1之間。電晶體T4具有一閘極，經配置以接收一控制訊號P2。在一些實施例中，電晶體T5可耦接在斷開連接開關PS1與接地之間。電晶體T5具有一閘極，經配置以接收控制訊號P2。
圖3A是方塊示意圖，例示本揭露一些實施例的狀態設定電路210a。在圖3A中的狀態設定電路210a類似於在圖3中的狀態設定電路210，與圖3A的不同之處在於，為了能更好理解，導電觸點222被一電源供應器所取代，其中電源供應器亦提供狀態設定訊號VB。在一些實施例中，電源供應器可為一電壓供應器。在一些實施例中，電源供應器可為一電流供應器。
在一些實施例中，響應控制訊號P2，電晶體T4與T5經配置以導通，以使狀態設定訊號VB可施加到斷開連接開關PS1。藉由將狀態設置信號VB施加到斷開連接開關PS1，可以改變斷開連接開關PS1的一狀態。在一些實施例中，斷開連接開關PS1可在狀態設定訊號VB之下而被熔斷。
請參考圖3，包括在可經配置的參考電阻器單元105A中之電阻器的數量可多於兩個。當更多電阻器包含在可經配置的參考電阻器單元105A中時，即提升可變電阻值的靈活性。
圖4是方塊示意圖，例示本揭露一些實施例之可經配置的
參考電阻器單元405。在圖4中的可經配置的參考電阻器單元405類似於在圖3中的可經配置的參考電阻器單元105，而與圖4中的差異處，在於可經配置的參考電阻器單元405包括更多電阻器與斷開連接開關以獲得更好的靈活性。
如圖4所示，可經配置的參考電阻器單元405可包括電阻器R1、R2、R3、R4、RA、斷開連接開關PS1、PS2、PS3、PS4、電晶體T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14以及一導電接觸點422。
在一些實施例中，電阻器R1經配置以接收電源訊號VDD。電阻器R1可連接到電阻器R2。在一些實施例中，電阻器R1可與電阻器R2串聯。斷開連接開關PS1連接到電阻器R1。舉例來說，斷開連接開關PS1可與電阻器R1並聯。斷開連接開關PS1可耦接到電阻器R2。
電阻器R2可連接到電阻器R3。在一些實施例中，電阻器R2可與電阻器R3串聯。斷開連接開關PS2連接到電阻器R2。舉例來說，斷開連接開關PS2可與電阻器R2並聯。斷開連接開關PS2可耦接到電阻器R3。在一些實施例中，斷開連接開關PS2可與斷開連接開關PS1串聯。
電阻器R3可連接到電阻器R4。在一些實施例中，電阻器R3可與電阻器R4串聯。斷開連接開關PS3連接到電阻器R3。舉例來說，斷開連接開關PS3可與電阻器R3並聯。斷開連接開關PS3可耦接到電阻器R4。在一些實施例中，斷開連接開關PS3可與斷開連接開關PS2串聯。
電阻器R4可經由電晶體T14而連接到電阻器RA。在一些實施例中，電阻器R4可與電阻器RA串聯。斷開連接開關PS4連接到電阻器R4。舉例來說，斷開連接開關PS4可與電阻器R4並聯。斷開連接開關PS4
可耦接到電阻器RA。在一些實施例中，斷開連接開關PS4可與斷開連接開關PS3串聯。
在一些實施例中，斷開連接開關PS1、PS2、PS3、PS4類似於在圖3中的斷開連接開關PS1，也因此在文中不再重複其詳細描述。
電阻器R1、R2、R3、R4、RA可具有相同電阻值。在一些實施例中，電阻器R1、R2、R3、R4、RA可具有不同電阻值。舉例來說，電阻器R1的電阻值可超過電阻器R2。電阻器R1的電阻值可掉落到電阻器R2之下。在一些實施例中，電阻器R1、R2、R3、R4每一個可為0.1M、0.2M、0.3M、0.5M、1M、2M、3M、4M、5M、6M、7M、8MΩ或更多。在一些實施例中，電阻器RA的電阻值可為0.1M、0.2M、0.3MΩ或更多。電阻器R1、R2、R3、R4、RA的電阻值可依據設計需要而進行選擇。
在一些實施例中，電晶體T9耦接在電阻器R1與斷開連接開關PS1之間。電晶體T9具有一閘極，經配置以接收一控制訊號P5。在一些實施例中，電晶體T10耦接在斷開連接開關PS2與電阻器R2之間。電晶體T10具有一閘極，經配置以接收控制訊號P5。在一些實施例中，電晶體T11耦接在斷開連接開關PS3與電阻器R3之間。電晶體T11具有一閘極，經配置以接收控制訊號P5。在一些實施例中，電晶體T12耦接在斷開連接開關PS4與電阻器R4之間。電晶體T12具有一閘極，經配置以接收控制訊號P5。在一些實施例中，電晶體T13耦接在斷開連接開關PS4與電阻器RA之間。電晶體T13具有一閘極，經配置以接收控制訊號P5。在一些實施例中，電晶體T14耦接在電阻器R4與電阻器RA之間。電晶體T14具有一閘極，經配置以接收控制訊號P5。
在一些實施例中，響應控制訊號P5，電晶體T9、T10、T11、T12、T13、T14經配置以導通，進而在節點W處產生訊號X。在一些實施例中，可經配置的參考電阻器單元405的一電阻值與斷開連接開關PS1、PS2、PS3、PS4之每一個的一狀態相關聯。在一些實施例中，可經配置的參考電阻器單元405的一電阻值介於電阻器RA的一電阻值與電阻器R1、R2、R3、R4的一總電阻值之間。
請參考圖4，斷開連接開關PS1可耦接到導電接觸點422，以接收一狀態設定訊號VB。在圖4中的狀態設定訊號VB可相同於在圖3中的狀態設定訊號VB。在一些實施例中，電晶體T1可耦接在導電接觸點422與斷開連接開關PS1之間。電晶體T1具有一閘極，經配置以接收一控制訊號P1。在一些實施例中，電晶體T2可耦接在斷開連接開關PS1與接地之間。電晶體T2具有一閘極，經配置以接收控制訊號P1。響應控制訊號P1，電晶體T1與T2經配置以導通，以使狀態設定訊號VB可施加到斷開連接開關PS1。由於狀態設定訊號VB施加到斷開連接開關PS1，所以可改變斷開連接開關PS1的一狀態。在一些實施例中，斷開連接開關PS1可藉由狀態設定訊號VB而被熔斷。
在一些實施例中，斷開連接開關PS2可耦接到導電接觸點422，以接收狀態設定訊號VB。在一些實施例中，電晶體T3可耦接在導電接觸點422與斷開連接開關PS2之間。電晶體T3具有一閘極，經配置以接收一控制訊號P2。在一些實施例中，電晶體T4可耦接在斷開連接開關PS2與接地之間。電晶體T4具有一閘極，經配置以接收控制訊號P2。響應控制訊號P2，電晶體T3與T4經配置以導通，以使狀態設定訊號VB可施加到斷開連接開關PS2。由於狀態設定訊號VB施加到斷開連接開關PS2，所
以可改變斷開連接開關PS2的一狀態。在一些實施例中，斷開連接開關PS2可藉由狀態設定訊號VB而被熔斷。
在一些實施例中，斷開連接開關PS3可耦接到導電接觸點422，以接收狀態設定訊號VB。在一些實施例中，電晶體T5可耦接在導電接觸點422與斷開連接開關PS3之間。電晶體T5具有一閘極，經配置以接收一控制訊號P3。在一些實施例中，電晶體T6可耦接在斷開連接開關PS3與接地之間。電晶體T6具有一閘極，經配置以接收控制訊號P3。響應控制訊號P3，電晶體T5與T6經配置以導通，以使狀態設定訊號VB可施加到斷開連接開關PS3。由於狀態設定訊號VB施加到斷開連接開關PS3，所以可改變斷開連接開關PS3的一狀態。在一些實施例中，斷開連接開關PS3可藉由狀態設定訊號VB而被熔斷。
在一些實施例中，斷開連接開關PS4可耦接到導電接觸點422，以接收狀態設定訊號VB。在一些實施例中，電晶體T7可耦接在導電接觸點422與斷開連接開關PS4之間。電晶體T7具有一閘極，經配置以接收一控制訊號P4。在一些實施例中，電晶體T8可耦接在斷開連接開關PS4與接地之間。電晶體T8具有一閘極，經配置以接收控制訊號P4。響應控制訊號P4，電晶體T7與T8經配置以導通，以使狀態設定訊號VB可施加到斷開連接開關PS4。由於狀態設定訊號VB施加到斷開連接開關PS4，所以可改善斷開連接開關PS4的一狀態。在一些實施例中，斷開連接開關PS4可藉由狀態設定訊號VB而被熔斷。
依據所需，可經配置的參考電阻器單元405的電阻值可藉由熔斷斷開連接開關PS1、PS2、PS3、PS4其中一或多個而被熔斷。在一些實施例中，可經配置的參考電阻器單元405包括16個配置。每一個配置
提供一不同的整體電阻值。可經配置的參考電阻器單元405之該等配置的細節提供在如下的表1中。在表1中，列PS1、PS2、PS3、PS4列示相對應之斷開連接開關的狀態，其中「0」代表未熔斷且「1」代表熔斷狀態。列的總電阻值顯示在每一個配置下之可經配置的參考電阻器單元405的整體電阻值。
在一些實施例中，電阻器R1可為1MΩ；電阻器R2可為2MΩ；電阻器R3可為4MΩ；電阻器R4可為8MΩ；且電阻器RA可為0.3MΩ。據此，總電阻值可在0.3到15.3MΩ之間是可變的。再者，在此例子中每一配置的總電阻值提供在下列的表1A中。
如圖4所示，斷開連接開關PS1、PS2、PS3、PS4被熔斷。圖4可代表列示在表1與表1A中的配置1。意即，可經配置的參考電阻器單元405的總電阻值可相同於電阻器RA。依據表1A的實施例，可經配置的參考電阻器單元405的總電阻值可為0.3MΩ。
圖4A是架構示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元405a。在圖4A中的可經配置的參考電阻器單元405a類似於在圖4中的可經配置的參考電阻器單元405，圖4A與其不同之處在輿可經配置的參考電阻器單元405a包括被熔斷的斷開連接開關PS1與PS2。
如圖4A所示，斷開連接開關PS1與PS2被熔斷。圖4A繪示列示在表1與表1A中的配置6。意即，在此實施例中，可經配置的參考電阻器單元405a的全部電阻值是為電阻器R1、R2、RA的一總和。依據表1A所示的實施例，可經配置的參考電阻器單元405a的全部電阻值可為3.3MΩ。
圖4B是架構示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元405b。在圖4B中的可經配置的參考電阻器單元405b類似於在圖4中的可經配置的參考電阻器單元405，在圖4B中所不同之處在於可經配置的參考電阻器單元405b包括被熔斷的斷開連接開關PS1與PS4。
如圖4B所示，斷開連接開關PS1與PS4被熔斷。圖4B繪示列示在表1與表1A中的配置8。意即，在此實施例中，可經配置的參考電阻器單元405b的總電阻器為電阻器R1、R4、RA的總和。依據表1A的實施例，可經配置的參考電阻器單元405b的總電阻值可為9.3MΩ。
圖4C是架構示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元405c。在圖4C中的可經配置的參考電阻器單元405c類似於在圖4中的可經配置的參考電阻器單元405，在圖4C中所不同之處在於可經配置的參考電阻器單元405c包括被熔斷的斷開連接開關PS1、PS2、PS3、PS4。換言之，所有斷開連接開關在可經配置的參考電阻器單元405c中被熔斷。
如圖4C所示，斷開連接開關PS1、PS2、PS3、PS4被熔斷。圖4C繪示列示在表1與表1A中的配置16。意即，在此實施例中，可經配置的參考電阻器單元405c的總電阻值是為電阻器R1、R2、R3、R4、RA的總和。依據表1A的實施例，可經配置的參考電阻器單元405c的總電阻值可為15.3MΩ。
圖5是方塊示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元105B。在一些實施例中，如圖5所示的該等元件類似於圖3的該等元件，但呈不同配置。據此，與圖3相關聯的該等段落中之那些元件的詳細描述可以適用於圖5中的那些元件，例如斷開連接開關PS1。
如圖5所示，可經配置的參考電阻器單元105B可包括二電阻器R1與R2、一斷開連接開關PS1、三電晶體T1、T2、T3以及一狀態設定電路510。狀態設定電路510經配置以熔斷斷開連接開關PS1。在一些實施例中，狀態設定電路510包括斷開連接開關PS1、電晶體T4與T5以及一
導電接觸點522。
在一些實施例中，電阻器R1經配置以接收電源訊號VDD。電阻器R1可連接到電阻器R2。在一些實施例中，電阻器R1可與電阻器R2並聯。斷開連接開關PS1連接到電阻器R1。舉例來說，斷開連接開關PS1可與電阻器R1串聯。在一些實施例中，斷開連接開關PS1經配置以接收電源訊號VDD。
電阻器R1可具有一電阻值，其相同於電阻器R2的電阻值。在一實施例中，電阻器R1的電阻值可超過電阻器R2。在另一實施例中，電阻器R1的電阻值可掉落到電阻器R2之下。在一些實施例中，電阻器R1與R2的電阻值可為MΩ等級。在一些實施例中，電阻器R1與R2的電阻值每一個可為0.1M、0.2M、0.3M、0.5M、1M、2M、3M、4M、5M、6M、7M、8MΩ或大於8MΩ。電阻器R1與R2的電阻值可依據需要而確定。
在一些實施例中，電晶體T1耦接到斷開連接開關PS1。電晶體T1具有一閘極，經配置以接收一控制訊號P1。在一些實施例中，電晶體T2耦接到電阻器R1。電晶體T2具有一閘極，經配置以接收控制訊號P1。在一些實施例中，電晶體T3耦接到電阻器R2。電晶體T3具有一閘極，經配置以接收控制訊號P1。
在一些實施例中，響應控制訊號P1，電晶體T1、T2、T3經配置以導通，進而在節點W處產生訊號X。在一些實施例中，可經配置的參考電阻器單元105B的一電阻值與斷開連接開關PS1的一狀態相關聯。當斷開連接開關PS1未被熔斷時，由於斷開連接開關PS1視為短路，所以可經配置的參考電阻器單元105B的電阻值可視為電阻器R1與R2的並聯等
效電阻值。反之，當斷開連接開關PS1被熔斷時，由於斷開連接開關PS1被熔斷時，由於斷開連接開關PS1視為開路，所以可經配置的參考電阻器單元105B的電阻值可為電阻器R2的電阻值。因此，可經配置的參考電阻器單元105B的電阻值是可變的。
請參考圖5，狀態設定電路510傾向於熔斷斷開連接開關PS1。在一些實施例中，斷開連接開關PS1可耦接到導電接觸點522，以接收狀態設定訊號VB。在一些實施例中，狀態設定訊號VB可具有一電壓，而可熔斷斷開連接開關PS1。意即，狀態設定訊號VB可具有一電壓，在4-6V的範圍中。在另一實施例中，狀態設定訊號VB可具有一電壓，在5-6V範圍中。在一些實施例中，電晶體T4可耦接在導電接觸點522與斷開連接開關PS1之間。電晶體T4具有一閘極，經配置以接收一控制訊號P2。在一些實施例中，電晶體T5可耦接在斷開連接開關PS1與接地之間。電晶體T5具有一閘極，經配置以接收一控制訊號P3。
在一些實施例中，響應控制訊號P2與P3，電晶體T4與T5經配置以導通，以使狀態設定訊號VB可施加到斷開連接開關PS1。由於狀態設定訊號VB施加到斷開連接開關PS1，所以可改變斷開連接開關PS1的一狀態。在一些實施例中，斷開連接開關PS1可藉由狀態設定訊號VB而被熔斷。
類似地，包含在可經配置的參考電阻器單元105B中的電阻器數量可多於兩個。當更多電阻器包含在可經配置的參考電阻器單元105B中時，即提升可變電阻值的靈活性。
圖6是方塊示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元605。在圖6中的可經配置的參考電阻器單元605類似於在
圖5中的可經配置的參考電阻器單元105B，在圖6中的不同處在於可經配置的參考電阻器單元605包括更多電阻器與斷開連接開關以獲得更好的靈活性。
如圖6所示，可經配置的參考電阻器單元605可包括電阻器R1、R2、R3、R4、斷開連接開關PS1、PS2、PS3、PS4、電晶體T1、T2、T3、T4、T5、T6、T7、T8、T9、T10以及一導電接觸點622。
在一些實施例中，電阻器R1經配置以接收電源訊號VDD。電阻器R1可耦接到電阻器R2。在一些實施例中，電阻器R1可與電阻器R2並聯。斷開連接開關PS1連接到電阻器R1。舉例來說，斷開連接開關PS1可與電阻器R1串聯。在一些實施例中，斷開連接開關PS1經配置以接收電源訊號VDD。
在一些實施例中，電阻器R2經配置以接收電源訊號VDD。電阻器R2可耦接到電阻器R3。在一些實施例中，電阻器R2可與電阻器R3並聯。斷開連接開關PS2耦接到電阻器R2。舉例來說，斷開連接開關PS2可與電阻器R2串聯。在一些實施例中，斷開連接開關PS2經配置以接收電源訊號VDD。
在一些實施例中，電阻器R3經配置以接收電源訊號VDD。電阻器R3可耦接到電阻器R4。在一些實施例中，電阻器R3可與電阻器R4並聯。斷開連接開關PS3耦接到電阻器R3。舉例來說，斷開連接開關PS3可與電阻器R3串聯。在一些實施例中，斷開連接開關PS3經配置以接收電源訊號VDD。
在一些實施例中，電阻器R4經配置以接收電源訊號VDD。斷開連接開關PS4耦接到電阻器R4。舉例來說，斷開連接開關PS4
可與電阻器R4串聯。在一些實施例中，斷開連接開關PS4經配置以接收電源訊號VDD。
在一些實施例中，斷開連接開關PS1、PS2、PS3、PS4類似於在圖5中的斷開連接開關PS1，也因此在此不再重複其詳細描述。
電阻器R1、R2、R3、R4可具有相同電阻值。在一些實施例中，電阻器R1、R2、R3、R4可具有不同電阻值。舉例來說，電阻器R1的電阻值可超過電阻器R2。電阻器R1的電阻值可掉落到電阻器R2之下。在一些實施例中，電阻器R1、R2、R3、R4每一個的電阻值可為0.1M、0.2M、0.3M、0.5M、1M、2M、3M、4M、5M、6M、7M、8MΩ或更多。電阻器R1、R2、R3、R4的電阻值可依據設計需要而進行選擇。
在一些實施例中，電晶體T6耦接到斷開連接開關PS1。電晶體T6具有一閘極，經配置以接收一控制訊號P5。在一些實施例中，電晶體T7耦接到電阻器R1。電晶體T7具有一閘極，經配置以接收控制訊號P5。在一些實施例中，電晶體T8耦接到電阻器R2。電晶體T8具有一閘極，經配置以接收控制訊號P5。在一些實施例中，電晶體T9耦接到電阻器R3。電晶體T9具有一閘極，經配置以接收控制訊號P5。在一些實施例中，電晶體T10耦接到電阻器R4。電晶體T10具有一閘極，經配置以接收控制訊號P5。
在一些實施例中，響應控制訊號P5，電晶體T6、T7、T8、T9、T10經配置以導通，進而在節點W產生訊號X。在一些實施例中，可經配置的參考電阻器單元605的一電阻值與斷開連接開關PS1、PS2、PS3、PS4的一狀態相關連。藉由熔斷一或多個斷開連接開關PS1、PS2、PS3、PS4，即可調整可經配置的參考電阻器單元605的電阻值。
請參考圖6，斷開連接開關PS1可耦接到導電接觸點622，以接收一狀態設定訊號VB。在圖6的狀態設定訊號VB可相同於在圖5中的狀態設定訊號VB。在一些實施例中，電晶體T1耦接到導電接觸點622。電晶體T1具有一閘極，經配置以接收一控制訊號P0。在一些實施例中，電晶體T2可耦接在斷開連接開關PS1與接地之間。電晶體T2具有一閘極，經配置以接收一控制訊號P1。在一些實施例中，電晶體T3可耦接在斷開連接開關PS2與接地之間。電晶體T3具有一閘極，經配置以接收一控制訊號P2。在一些實施例中，電晶體T4可耦接在斷開連接開關PS3與接地之間。電晶體T4具有一閘極，經配置以接收一控制訊號P3。在一些實施例中，電晶體T5可耦接在斷開連接開關PS4與接地之間。電晶體T5具有一閘極，經配置以接收一控制訊號P4。在一些實施例中，電晶體T1可耦接到斷開連接開關PS1、PS2、PS3、PS4。
響應控制訊號P0與P1，電晶體T1與T2經配置以導通，以使狀態設定訊號VB可施加到斷開連接開關PS1。響應控制訊號P0與P2，電晶體T1與T3經配置以導通，以使狀態設定訊號VB可施加到斷開連接開關PS2。響應控制訊號P0與P3，電晶體T1與T4經配置以導通，以使狀態設定訊號VB可施加到斷開連接開關PS3。響應控制訊號P0與P4，電晶體T1與T5經配置以導通，以使狀態設定訊號VB可施加到斷開連接開關PS4。
由於狀態設定訊號VB施加到斷開連接開關PS1、PS2、PS3或PS4，所以可改變斷開連接開關PS1、PS2、PS3或PS4的狀態。在一些實施例中，斷開連接開關PS1、PS2、PS3或PS4在狀態設定訊號VB下可被熔斷。
依據需求，可經配置的參考電阻器單元605可藉由熔斷一或多個斷開連接開關PS1、PS2、PS3、PS4而進行調整。在一些實施例中，可經配置的參考電阻器單元605包括15個不同配置。每一個配置提供一不同整體電阻值。可經配置的參考電阻器單元605的詳細配置提供在下列的表2中。行PS1、PS2、PS3、PS4顯示相對應之斷開連接開關的狀態，其中「0」代表一未熔斷狀態，而「1」代表一熔斷狀態。行總電阻值顯示在每一配置下之可經配置的參考電阻器單元605的總電阻值。
在一些實施例中，電阻器R1可為1MΩ；電阻器R2可為2MΩ；電阻器R3可為4MΩ；而電阻器R4可為8MΩ。由於配置16具有一無限數值的一總電阻值，所以其通常在正常情形下是不可應用的。據此，總電阻值是為可變的，在0.533到8MΩ的一範圍中。再者，在此例中每一配置的總電阻值提供在下列的表2A中。
表2A
如圖6所示，斷開連接開關PS1、PS2、PS3、PS4是未被熔斷。圖6繪示列示在表2與表2A中的配置1。意即，可經配置的參考電阻器單元605的總電阻值可視為電阻器R1、R2、R3、R4的並聯等效電阻值。依據表2A的實施例，可經配置的參考電阻器單元605的總電阻值可大約為0.533MΩ。
圖6A是架構示意圖，例示本揭露一些實施例之可經配置的參考電阻器單元605a。在圖6A中的可經配置的參考電阻器單元605a類似於在圖6中的可經配置的參考電阻器單元605，圖6A與其不同處在於可經配置的參考電阻器單元605a包括被熔斷的斷開連接開關PS1。
如圖6A所示，斷開連接開關PS1被熔斷。圖6A繪示列示在表2與表2A中的配置1。意即，在此實施例中，可經配置的參考電阻器單元605a的總電阻值可視為電阻器R2、R3、R4的並聯等效電阻值。依據表2A的實施例，可經配置的參考電阻器單元605a的總電阻值可為1.143MΩ。
圖7是流程示意圖，例示本揭露一些實施例確定一熔絲元件之一狀態的方法700。舉例來說，可使用方法700以確定圖2之熔絲元件101的一狀態。確定在記憶體元件中之一熔絲元件101的一狀態的方法700可包括步驟701、702、703、704、705、706。在一些實施例中，方法700可藉由如圖1所示之一系統而操作。
為了更好理解，方法700可參考如圖1所示之半導體元件(記憶體元件)100進行描述。在步驟701中，可提供具有一輸入端子與一輸出端子的一記憶體元件。在一些實施例中，記憶體元件包括一或多個記憶體胞或記憶體位元。
在步驟702中，一電源訊號VDD可施加到該記憶體元件的該輸入端子。在一些實施例中，該記憶體元件可包括一可經配置的參考電阻器單元105以及一熔絲元件101。可經配置的參考電阻器單元105可電性耦接到熔絲元件101。
在步驟703中，響應電源訊號，一訊號X可產生在一節點W處，而節點W位在可經配置的參考電阻器單元105與熔絲元件101。在一些實施例中，可經配置的參考電阻器單元105的電阻值可超過熔絲元件101的電阻值。在另一些實施例中，可經配置的參考電阻器單元105可具有比熔絲元件101更低的一電阻值。
在步驟704中，訊號X可藉由閂鎖電路130而轉換成一訊號Y。在一些實施例中，閂鎖電路130可電性耦接到節點W。在一些實施例中，轉換訊號的製程可包括反轉或相位移訊號。換言之，訊號X可反轉為訊號Y。訊號X可相位移而變成訊號Y。在一些實施例中，訊號X可與一預定訊號相比較。據此，響應比較的結果，可產生訊號Y。在一些實施例
中，該比較的步驟可藉由閂鎖電路而實施。在一些實施例中，該比較的步驟可藉由耦接到該記憶體元件的一外部系統而實施。
在一些實施例中，基於訊號X與預定訊號的比較，邏輯訊號Y可在該記憶體元件的輸出端子處進行輸出。當訊號X超過預定訊號時，其表示熔絲元件並未被熔斷。反之，當訊號X無法超過預定訊號時，其表示熔絲元件101被熔斷。
在一些實施例中，由於訊號X超過預定訊號，所以閂鎖電路130可輸出一邏輯高訊號Y。反之，當訊號X低於預定訊號時，閂鎖電路130可輸出一邏輯低訊號Y。
在步驟705中，可在該記憶體元件的輸出端子處獲得評估訊號Y。
在步驟706中，辨識訊號Y以確定該記憶體元件是否冗餘。在一些實施例中，可使用熔絲元件101的狀態以確定半導體元件是否為一冗餘元件或一正常元件。在一些實施例中，辨識訊號Y的步驟可藉由該記憶體元件的一外部系統而實施。在一些實施例中，當辨識邏輯高訊號Y時，其表示熔絲元件101被熔斷，而邏輯低訊號Y表示熔絲元件101未被熔斷。
由於訊號已經辨識，所以可確定熔絲元件的狀態。據此，可確定記憶體狀態(正常或冗餘)。由於改善狀態辨識，所以可輕易地解決記憶體問題。
本揭露之一實施例提供一種確定一記憶體元件之一熔絲元件的一狀態的半導體電路。該半導體電路包括一可經配置的參考電阻器單元，具有一第一端子以及一第二端子，該第一端子接收一第一電源訊號，
該第二端子經配置以電性耦接到該熔絲元件。該半導體電路亦包括一第一切換電路，經配置以電性連接該參考電阻器單元與該熔絲元件。此外，該半導體電路還包括一閂鎖電路，經配置以讀取在該參考電阻器單元與該熔絲元件之間的一第一節點之一評估訊號。
本揭露之另一實施例提供一種確定一記憶體元件之一熔絲元件的一狀態的半導體元件。該半導體元件包括一可經配置的參考電阻器單元，具有一第一端子以及一第二端子，該第一端子接收一第一電源訊號，該第二端子經配置以與該熔絲元件電性耦接。該半導體元件亦包括一閂鎖電路，經配置以讀取在該參考電阻器單元與該熔絲元件之間的一第一節點之一評估訊號。
本揭露之再另一實施例提供一種確定一記憶體元件之一熔絲元件的一狀態的方法。該方法包括提供該記憶體元件，該記憶體元件具有一第一端子以及一第二端子；以及施加一第一電源訊號在該記憶體元件的該第一端子上。該記憶體元件具有一可經配置的參考電阻器單元，該參考電阻器單元電性耦接到該熔絲元件。該方法亦包括響應該第一電源訊號以獲得在該記憶體元件之該第二端子處的評估訊號；以及辨識該評估訊號以確定該記憶體元件是否為冗餘的。
該參考電阻器單元呈現可變電阻值。該可變電阻值可依據藉由製程之變異以改變該熔絲元件之電阻值而進行調整。依據該相對應之熔絲元件的實際電容值，在製造完成之後，可改變該參考電阻器單元的電阻值。因此，本揭露提供具有改善之可能性的一元件。使用具有該參考電阻器單元的該裝置，不需要額外的光罩來改良該參考電阻器單元。再者，無需重新啟動整個製造過程，即縮短生產時間。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。
100:半導體元件
101:熔絲元件
105:可經配置的參考電阻器單元
105-1:端子
105-2:端子
110:評估單元
120:狀態設定單元
122:導電接觸點
130:閂鎖電路
TA:切換電路
TB:切換電路
TC:切換電路
TD:切換電路
TE:切換電路
VB:狀態設定訊號
VDD:電源訊號
VE:導電端子
Claims (30)
- 一種半導體電路，確認記憶體元件之熔絲元件的狀態，該半導體電路包括：一可經配置的參考電阻器單元，具有一第一端子以及一第二端子，該第一端子接收一第一電源訊號，該第二端子經配置以電性耦接到該熔絲元件；一第一切換電路，經配置以電性連接該參考電阻器單元與該熔絲元件；以及一閂鎖電路，經配置以讀取在該參考電阻器單元與該熔絲元件之間的一第一節點之一評估訊號。
- 如請求項1所述的半導體電路，還包括一第二切換電路，經配置以將該熔絲元件電性耦接到接地。
- 如請求項2所述的半導體電路，其中響應於施加到該參考電阻器單元之該第一端子的該第一電源訊號，該第一切換電路以及該第二切換電路經配置以建立穿經該參考電阻器單元與該熔絲元件而到該接地的一第一導電路徑。
- 如請求項2所述的半導體電路，還包括：一第一導電接觸點，耦接到該熔絲元件，且經配置以接收一第二電源訊號；以及 一第三切換電路，耦接在該第一節點與該接地之間；其中該第一切換電路、該第二切換電路以及該第三切換電路經配置以建立穿經該熔絲元件而到該接地的一第二導電路徑。
- 如請求項1所述的半導體電路，其中該參考電阻器單元還包括：一第一電阻器；一第二電阻器，與該第一電阻器串聯；以及一第一斷開連接開關，與該第一電阻器並聯。
- 如請求項5所述的半導體電路，其中該第一斷開連接開關為一金屬電子熔絲或一多晶矽電子熔絲。
- 如請求項5所述的半導體電路，其中該參考電阻器單元之一電阻值與該第一斷開連接開關的一狀態相關聯。
- 如請求項5所述的半導體電路，其中該參考電阻器單元之一電阻值介於該第二電阻器的一電阻值與該第一電阻器及該第二電阻器之一總電阻值之間。
- 如請求項5所述的半導體電路，其中該參考電阻器單元還包括：一第一電晶體，耦接在該第一電阻器與該第一斷開連接開關之間，且具有一閘極，經配置以接收一第一控制訊號；一第二電晶體，耦接在該第一斷開連接開關與該第一電阻器之 間，且具有一閘極，經配置以接收該第一控制訊號；以及一第三電晶體，耦接在該第一電阻器與該第二電阻器之間，且具有一閘極，經配置以接收該第一控制訊號。
- 如請求項9所述的半導體電路，其中響應施加到該參考電阻器單元之該第一端子的該第一電源訊號，該第一電晶體、該第二電晶體與該第三電晶體經配置以導通，而產生在該參考電阻器單元與該熔絲元件之間的該第一節點處的該評估訊號。
- 如請求項9所述的半導體電路，其中該參考電阻器單元還包括：一第四電晶體，耦接在一第二導電接觸點與該第一斷開連接開關之間，且具有一閘極，經配置以接收一第二控制訊號，其中該第四電晶體經配置以接收來自該第二導電接觸點的一第三電源訊號；以及一第五電晶體，耦接在該第一斷開連接開關與該接地之間，且具有一閘極，經配置以接收該第二控制訊號；其中響應藉由該第二控制訊號而導通的該第四電晶體與該第五電晶體，改變該第一斷開連接開關的該狀態。
- 如請求項4所述的半導體電路，其中該第二電源訊號具有一電壓，在5-6V範圍中。
- 如請求項11所述的半導體電路，其中該第三電源訊號具有一電壓， 在5-6V範圍中。
- 如請求項1所述的半導體電路，還包括一第四切換電路，耦接在該參考電阻器單元與該閂鎖電路之間，其中該第四切換電路經配置以將該評估訊號傳送到該閂鎖電路。
- 一種確定一記憶體元件之一熔絲元件的一狀態的半導體元件，包括：一可經配置的參考電阻器單元，具有一第一端子以及一第二端子，該第一端子接收一第一電源訊號，該第二端子經配置以與該熔絲元件電性耦接；一閂鎖電路，經配置以讀取在該參考電阻器單元與該熔絲元件之間的一第一節點之一評估訊號。
- 如請求項15所述的半導體元件，其中該參考電阻器單元還包括：一第一電阻器；一第一斷開連接開關，與該第一電阻器串聯；以及一第二電阻器，與該第一電阻器並聯。
- 如請求項16所述的半導體元件，其中該參考電阻器單元的一電阻值與該第一斷開連接開關的一狀態相關聯。
- 如請求項16所述的半導體元件，其中該參考電阻器單元還包括： 一第一電晶體，耦接到該第一斷開連接開關，且具有一閘極，經配置以接收一第一控制訊號；一第二電晶體，耦接到該第一電阻器，且具有一閘極，經配置以接收該第一控制訊號；以及一第三電晶體，耦接到該第二電阻器，且具有一閘極，經配置以接收該第一控制訊號。
- 如請求項18所述的半導體元件，其中響應該第一控制訊號，該第一電晶體、該第二電晶體與該第三電晶體經配置以導通，而產生在該參考電阻器單元與該熔絲元件之間的該第一節點處的該評估訊號。
- 如請求項18所述的半導體元件，其中該參考電阻器單元還包括：一第四電晶體，耦接在一第一導電接觸點與該第一斷開連接開關之間，且具有一閘極，經配置以接收一第二控制訊號，其中該第四電晶體經配置以接收來自該第一導電接觸點的一第二電源訊號；以及一第五電晶體，耦接在該第一斷開連接開關與該接地之間，且具有一閘極，經配置以接收一第三控制訊號；其中藉由該第二控制訊號與該第三控制訊號而響應到導通的該第四電晶體與該第五電晶體，改變該第一斷開連接開關的該狀態。
- 一種記憶體元件之熔絲元件的狀態確定方法，包括：提供該記憶體元件，該記憶體元件具有一第一端子以及一第二端 子；施加一第一電源訊號在該記憶體元件的該第一端子上，其中該記憶體元件具有一可經配置的參考電阻器單元，該參考電阻器單元電性耦接到該熔絲元件；響應該第一電源訊號以獲得在該記憶體元件之該第二端子處的評估訊號；以及辨識該評估訊號以確定該記憶體元件是否為冗餘的。
- 如請求項21所述的狀態確定方法，還包括：響應該第一電源訊號以產生在該參考電阻器單元與該熔絲元件之間的一第一節點處的一第二訊號；以及藉由電性耦接到該第一節點的一閂鎖電路而將該第二訊號轉換成該評估訊號。
- 如請求項22所述的狀態確定方法，其中將該第二訊號轉換成該評估訊號還包括：比較該第二訊號與一預定訊號；以及基於該評估訊號與該預定訊號之間的比較而輸出該評估訊號。
- 如請求項21所述的狀態確定方法，其中該可經配的參考電阻器單元還包括：一第一電阻器；一第二電阻器，與該第一電阻器串聯；以及 一第一斷開連接開關，與該第一電阻器並聯。
- 如請求項24所述的狀態確定方法，其中該第一斷開連接開關為一金屬電子熔絲或是一多晶矽電子熔絲。
- 如請求項24所述的狀態確定方法，其中該參考電阻器單元之一電阻值與該第一斷開連接開關的一狀態相關聯。
- 如請求項24所述的狀態確定方法，其中該參考電阻器單元還包括：一第一電晶體，耦接在該第一電阻器與該第一斷開連接開關之間，且具有一閘極，經配置以接收一第一控制訊號；一第二電晶體，耦接在該第一斷開連接開關與該第一電阻器之間，且具有一閘極，經配置以接收該第一控制訊號；以及一第三電晶體，耦接在該第一電阻器與該第二電阻器之間，且具有一閘極，經配置以接收該第一控制訊號。
- 如請求項27所述的狀態確定方法，其中響應該第一控制訊號，該第一電晶體、該第二電晶體與該第三電晶體經配置而導通，以產生在該參考電阻器單元與該熔絲元件之間的該第一節點處的該評估訊號。
- 如請求項27所述的狀態確定方法，其中該參考電阻器單元還包括：一第四電晶體，耦接在一第一導電接觸點與該第一斷開連接開關之間，且具有一閘極，經配置以接收一第二控制訊號，其中該第四 電晶體經配置以接收來自該第一導電接觸點的一第二電源訊號；以及一第五電晶體，耦接在該第一斷開連接開關與該接地之間，且具有一閘極，經配置以接收該第二控制訊號；其中響應藉由該第二控制訊號而導通的該第四電晶體與該第五電晶體，改變該第一斷開連接開關的該狀態。
- 如請求項29所述的狀態確定方法，其中該第二電源訊號具有一電壓，在5-6V範圍中。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/540,808 | 2021-12-02 | ||
| US17/540,808 US20230178161A1 (en) | 2021-12-02 | 2021-12-02 | Method for determining a status of a fuse element |
| US17/542,931 US11946984B2 (en) | 2021-12-06 | 2021-12-06 | Semiconductor circuit and semiconductor device for determining a status of a fuse element |
| US17/542,931 | 2021-12-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202328695A TW202328695A (zh) | 2023-07-16 |
| TWI817355B true TWI817355B (zh) | 2023-10-01 |
Family
ID=86579181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111105558A TWI817355B (zh) | 2021-12-02 | 2022-02-16 | 確定熔絲元件之狀態的半導體電路及半導體元件及狀態確定方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116230689A (zh) |
| TW (1) | TWI817355B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW379396B (en) * | 1996-10-21 | 2000-01-11 | Nippon Electric Ic Microcomput | Semiconductor integrated circuit device |
| US20020008544A1 (en) * | 2000-03-23 | 2002-01-24 | Kyu-Nam Lim | Fuse circuit and program status detecting method thereof |
| US7349281B2 (en) * | 2005-09-09 | 2008-03-25 | Kabushiki Kaisha Toshiba | Anti-fuse memory circuit |
| TW200933177A (en) * | 2007-10-16 | 2009-08-01 | Micron Technology Inc | Reconfigurable connections for stacked semiconductor devices |
| US8345501B2 (en) * | 2011-01-25 | 2013-01-01 | Samsung Electronics Co., Ltd. | Semiconductor memory device correcting fuse data and method of operating the same |
-
2022
- 2022-02-16 TW TW111105558A patent/TWI817355B/zh active
- 2022-09-29 CN CN202211197747.1A patent/CN116230689A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW379396B (en) * | 1996-10-21 | 2000-01-11 | Nippon Electric Ic Microcomput | Semiconductor integrated circuit device |
| US20020008544A1 (en) * | 2000-03-23 | 2002-01-24 | Kyu-Nam Lim | Fuse circuit and program status detecting method thereof |
| US7349281B2 (en) * | 2005-09-09 | 2008-03-25 | Kabushiki Kaisha Toshiba | Anti-fuse memory circuit |
| TW200933177A (en) * | 2007-10-16 | 2009-08-01 | Micron Technology Inc | Reconfigurable connections for stacked semiconductor devices |
| US8345501B2 (en) * | 2011-01-25 | 2013-01-01 | Samsung Electronics Co., Ltd. | Semiconductor memory device correcting fuse data and method of operating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202328695A (zh) | 2023-07-16 |
| CN116230689A (zh) | 2023-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102117793B (zh) | 电熔丝巨集 | |
| US7629802B2 (en) | Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination | |
| TWI609476B (zh) | 半導體裝置 | |
| CN100514079C (zh) | 包括熔丝的半导体器件及能够抑制错误确定的其测试方法 | |
| US4855613A (en) | Wafer scale integration semiconductor device having improved chip power-supply connection arrangement | |
| CN117590296B (zh) | 一种E-fuse熔断特性的测试电路、方法和系统 | |
| US11749364B2 (en) | Semiconductor circuit and semiconductor device for determining status of a fuse element | |
| US11756641B2 (en) | Method for determining status of a fuse element | |
| TWI817355B (zh) | 確定熔絲元件之狀態的半導體電路及半導體元件及狀態確定方法 | |
| US20230178161A1 (en) | Method for determining a status of a fuse element | |
| US7482854B2 (en) | E-fuse circuit using leakage current path of transistor | |
| US9859177B2 (en) | Test method and structure for integrated circuits before complete metalization | |
| CN102017416A (zh) | 具有可编程逻辑单元的集成电路 | |
| US20100164604A1 (en) | Fuse circuit and layout designing method thereof | |
| TWI803273B (zh) | 確定一記憶體元件之一熔絲元件狀態的方法 | |
| US20230215505A1 (en) | Anti-fuse device | |
| US11946984B2 (en) | Semiconductor circuit and semiconductor device for determining a status of a fuse element | |
| KR101168387B1 (ko) | 퓨즈 테스트 회로 | |
| JP2000068458A (ja) | 半導体装置およびその製造方法 | |
| CN115373462B (zh) | 芯片修调检测电路及其芯片、电子设备 | |
| TWI803206B (zh) | 具有熔絲元件的半導體元件結構及半導體電路 | |
| CN111881638B (zh) | 可编程电路及其编程方法、读取方法 | |
| TWI833511B (zh) | 半導體元件結構 | |
| JPH04233826A (ja) | プログラマブル基準回路 | |
| JP3076267B2 (ja) | 半導体集積回路 |