TWI803273B - 確定一記憶體元件之一熔絲元件狀態的方法 - Google Patents

Abstract

本揭露提供一種確定一記憶體元件之一熔絲元件狀態的方法。該方法包括提供該記憶體元件，該記憶體元件具有一第一端子以及一第二端子；以及施加一第一電源訊號在該記憶體元件的該第一端子上。該記憶體元件包括一可經配置的參考電阻器單元，電性耦接到該熔絲元件。該方法亦包括在該記憶體元件的該第二端子處獲得響應該第一電源訊號的一評估訊號；以及辨別該評估訊號以確定該記憶體元件否為冗餘(redundant)。該可經配置的參考電阻器單元包括一第一電阻器；一第一電晶體，與該第一電阻器並聯；以及一第一可經配置的單元，連接到該第一電晶體的一閘極。該第一可經配置的單元經配置以產一第一可經配置的訊號，進而導通該第一電晶體。

Description

確定一記憶體元件之一熔絲元件狀態的方法

本申請案主張美國第17/568,052及17/568,100號專利申請案之優先權（即優先權日為「2022年1月4日」），其內容以全文引用之方式併入本文中。

本揭露關於一種確定一熔絲元件狀態的方法。特別是有關於一種確定一記憶體元件之一熔絲元件狀態的方法。

熔絲以及電子熔絲通常使用在多個記憶體元件中，以將一冗餘記憶體胞轉換成一正常記憶體胞。使用一測試電路來判斷該熔絲的狀態(即該熔絲是否熔斷)，以便可以將對應的記憶體胞辨別為一正常記憶體胞或是一冗餘記憶體胞。隨著技術的發展，多個記憶體元件的尺寸減小，並且由於製程變化，使得該熔絲的電阻有時可能無法滿足期望的數值。結果，可能無法正確辨別該熔絲的狀態。

在目前的實施中，無法滿足期望熔絲電阻值的問題可以藉由修改在該等記憶體元件的一參考電阻器來解決。然而，修改該等記憶體元件中的一參考電阻器會導致整個製造過程重新開始，而整個製造過程的重新開始則需要額外的光罩，這不可避免地會增加時間與成本的要求。

上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露之一實施例提供一種半導體元件，用以確定一記憶體元件之一熔絲元件的狀態。該半導體電路包括一可經配置的參考電阻器單元，具有一第一端子以及一第二端子，該第一端子接收一第一電源訊號，該第二端子經配置以電性耦接該熔絲元件。此外，該半導體電路亦包括一第一閂鎖電路，經配置以讀取一第一節點的一第一狀態訊號，而該第一節點位在該可經配置的參考電阻器單元與該熔絲元件之間。該可經配置的參考電阻器單元包括一第一電阻器；一第一電晶體，與該第一電阻器並聯；以及一第一可經配置的單元，連接到該第一電晶體的一閘極。該第一可經配置的單元經配置以產生一第一可經配置的訊號，進而提供到該該第一電晶體的該閘極。

本揭露之另一實施例提供一種半導體元件，用以確定一記憶體元件之一熔絲元件的狀態。該半導體元件包括一可經配置的參考電阻器單元，具有一第一端子以及一第二端子，該第一端子接收一第一電源訊號，該第二端子經配置以與該熔絲元件電性耦接。該可經配置的參考電阻器單元包括一第一電阻器；一第一電晶體，與該第一電阻器串聯；以及一第一可經配置的單元，連接到該第一電晶體的一閘極。該第一可經配置的單元經配置以產生一第一可經配置的訊號，進而提供到該第一電晶體的該閘極。

本揭露之另一實施例提供一種確定一記憶體元件之一熔絲元件狀態的方法。該方法包括提供該記憶體元件，該記憶體元件具有一第一端子以及一第二端子；以及施加一第一電源訊號在該記憶體元件的該第一端子上。該記憶體元件包括一可經配置的參考電阻器單元，電性耦接到該熔絲元件。該方法亦包括在該記憶體元件的該第二端子處獲得響應該第一電源訊號的一評估訊號；以及辨別該評估訊號以確定該記憶體元件否為冗餘(redundant)。該可經配置的參考電阻器單元包括一第一電阻器；一第一電晶體，與該第一電阻器並聯；以及一第一可經配置的單元，連接到該第一電晶體的一閘極。該第一可經配置的單元經配置以產一第一可經配置的訊號，進而導通該第一電晶體。

該可經配置的電阻器單元以一可變電阻呈現。該可變電阻可依據該等製程變化所引起的該熔絲元件之電阻變化而進行調整。依據相對應之該熔絲元件的實際電阻值，該可經配置的參考電阻器之該電阻值可在該元件製造完成後進行修改。因此，增加本揭露的靈活性。此外，該可經配置的參考電阻器單元是藉由程式化該OTP元件(例如反熔絲)來進行調整，這樣可以減少程式化期間對相鄰區域的影響。具有該靈活性電阻器的該元件則無需為該參考電阻器添加額外的光罩，以縮短了生產時間。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。

應當理解，當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to)，其可能包含形成這些部件直接接觸的實施例，並且也可能包含形成額外的部件介於這些部件之間，使得這些部件不會直接接觸的實施例。

應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進步性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。

本文中使用之術語僅是為了實現描述特定實施例之目的，而非意欲限制本發明。如本文中所使用，單數形式「一(a)」、「一(an)」，及「該(the)」意欲亦包括複數形式，除非上下文中另作明確指示。將進一步理解，當術語「包括(comprises)」及/或「包括(comprising)」用於本說明書中時，該等術語規定所陳述之特徵、整數、步驟、操作、元件，及/或組件之存在，但不排除存在或增添一或更多個其他特徵、整數、步驟、操作、元件、組件，及/或上述各者之群組。

應當理解，在本揭露的描述中，使用的術語「大約」(about)改變本揭露的成分、組成或反應物的數量，意指例如藉由用於製備濃縮物或溶液的典型測量以及液體處理程序而可能發生的數量變化。再者，在測量程序中的疏忽錯誤、用於製造組合物或實施方法之成分的製造、來源或純度的差異等可能會導致變化。在一方面，術語「大約」(about)是指在報告數值的10％以內。在另一個方面，術語「大約」(about)是指在報告數值的5％以內。進而，在另一方面，術語「大約」(about)是指在所報告數值的10、9、8、7、6、5、4、3、2或1％以內。

圖1是結構示意圖，例示本揭露一些實施例之用於測試多個半導體元件的系統10。

依據圖1，系統10經配置以監控一半導體元件11。在一 實施例中，系統10經配置以測試半導體元件11。半導體元件可為記憶體、記憶體元件、記憶體晶粒或是記憶體晶片。在一些實施例中，半導體元件11可包括一或多個記憶體胞。在製造之後可測試半導體元件11，然後進行運送。

在一些實施例中，系統10可構成測試設備。系統10可包括硬體以及軟體元件，其提供一適合選擇以及功能的測試環境。在一些實施例中，系統10可包括一訊號產生器12、一監視器13以及一耦合器14。

訊號產生器12經配置以產生一測試訊號。在一些實施例中，訊號產生器12可提供一電源訊號。應當理解，還可提供其他電子訊號到半導體元件11，該等其他電子訊號例如多個資料訊號與多個電源訊號。

監視器13經配置以確定半導體元件11的一狀態。監視器13可經配置以確定半導體元件11之一元件的一狀態。可藉由監視器13識別多個響應訊號以確定半導體元件11的一元件(例如一記憶體胞)是否為一正常元件或是一冗餘元件。

耦合器14經配置以將訊號產生器12耦接到半導體元件11。在一些實施例中，耦合器14可藉由一或多個探針15而耦接到半導體元件11。該等探針15可為一探針頭或是探針封裝的一部分(圖未示)。該等探針15可電性耦接設置在半導體元件11上的多個測試導電接觸點(多個焊墊)及/或多個接合墊。該等測試導電墊及/或接合墊提供到半導體元件11之一內連接結構(例如佈線)的多個電性連接。舉例來說，一些探針可耦接到該等焊墊，而該等焊墊與半導體元件11的一電源供應端子(例如VDD)以及一接地端子(例如VSS)相關聯。其他探針可耦接到該等焊墊，而該等焊墊則與半導體元件11的輸入/輸出(I/O)端子(例如多個資料訊號)相關聯。如此，系統10可操作而施加多個電子訊號到半導體元件11，且在測試期間獲得來自半導體元件11的其他響應訊號。

圖2是結構示意圖，例示本揭露一些實施例的半導體元件100。半導體元件100可為記憶體、記憶體元件、記憶體晶粒或是記憶體晶片。半導體元件100可為記憶體、記憶體元件、記憶體晶粒或是記憶體晶片的一部分。舉例來說，記憶體可為一動態隨機存取記憶體(DRAM)。在一些實施例中，DRAM可為一雙資料率第四代(DDR4) DRAM。在一些實施例中，記憶體包括一或多個記憶體胞(或是記憶體位元、記憶體區塊)。在一些實施例中，記憶體胞包括一熔絲元件。

半導體元件100可包括一熔絲元件101、一評估單元110以及一狀態設定單元120。在一些實施例中，評估單元110可包括一可經配置的參考電阻器單元105、切換電路TD與TE以及一閂鎖電路130。在一些實施例中，熔絲元件101與切換電路TD、TE可當作評估單元110的一部分。在一些實施例中，狀態設定單元120可包括熔絲元件101、一導電接觸點122以及兩個切換電路TB與TC。

請參考圖2，可經配置的參考電阻器單元105具有一端子105-1，經配置以接收一電源訊號VDD。可經配置的參考電阻器單元105具有一端子105-2，經配置以與熔絲元件101電性耦接。在一些實施例中，切換電路TB可連接到熔絲元件101。切換電路TD可連接到可經配置的參考電阻器單元105。在一些實施例中，切換電路TD可連接到切換電路TB。在一些實施例中，熔絲元件101可經由切換電路TB與TC而耦接到接地。切換電路TA可連接到熔絲元件101。切換電路TA可連接到接地。

在一些實施例中，閂鎖電路130耦接到可經配置的參考電阻器單元105。在一些實施例中，閂鎖電路130可經由切換電路TB、TD、TE而耦接到熔絲元件101。在一些實施例中，切換電路TE連接到可經配置的參考電阻器單元105。切換電路TE可連接到閂鎖電路130。在一些實施例中，切換電路TE可連接到切換電路TD。在閂鎖電路130的一導電端子VE處可獲得一評估/輸出訊號。

請參考圖2，導電接觸點122可連接到熔絲元件101。導電接觸點122可為一測試墊、一探針墊、一導電墊、一導電端子或是其他適合的元件。在一些實施例中，導電接觸點122經配置以接收一狀態設定訊號VB。在一些實施例中，切換電路TB可連接到熔絲元件101。切換電路TC可連接到切換電路TB。切換電路TC可連接到接地。

在一些實施例中，切換電路TA、TB、TC、TD、TE可為開關、電晶體或是其他可切換的電路。

圖2A是結構示意圖，例示本揭露一些實施例的半導體元件100。請參考圖2A，切換電路TB與TC經配置以導通，進而建立一導電路徑111A以響應狀態設定訊號VB。在一些實施例中，導電路徑111A可穿經熔絲元件101而到接地以響應狀態設定訊號VB。在一些實施例中，當狀態設定訊號VB施加到導電端子122時，導電路徑111A穿經熔絲元件101、切換電路TB與TC並到接地。此外，切換電路TA、TD、TE可經配置以截止(turned off)，以使導電路徑111A可穿經熔絲元件101。

在一些實施例中，狀態設定訊號VB可為一電壓訊號或是一電流訊號。在一些實施例中，狀態設定訊號VB可為一電壓訊號，其具有一電壓，該電壓超過半導體元件100的正常操作電壓。舉例來說，狀態設定訊號VB可具有一電壓，介於4到6V的範圍之間。在一實施例中，狀態設定訊號VB可具有一電壓，介於5到6V範圍之間。當施加狀態設定訊號VB時，可改變熔絲元件101的一狀態。在狀態設定操作之前，熔絲元件101可具有一相對高的電阻。在狀態設定操作之後，熔絲元件101可具有一相對低的電阻。在本揭露中，一熔絲元件在狀態設定操作之前可表示成一「未熔斷(unblown)」的熔絲元件，而一熔絲元件在狀態設定操作之後可表示成一「熔斷(blown)」的熔絲元件。

熔斷的熔絲元件101具有一電阻，其低於未熔斷的熔絲元件101之電阻。在一些實施例中，熔絲元件101可為一反熔絲。舉例來說，反熔絲可為一電子熔絲。在一些實施例中，反熔絲包括一多晶矽電子熔絲或是其他類型的反熔絲。

在一實施例中，未熔斷的熔絲元件101之電阻可介於1.5MΩ到20MΩ的範圍之間。在另一實施例中，未熔斷的熔絲元件101之電阻可介於5MΩ到20MΩ的範圍之間。在一些實施例中，未熔斷的熔絲元件101之電阻可超過20MΩ。在狀態設定操作之後，熔斷的熔絲元件101之電阻可大約為2kΩ到800kΩ。在一實施例中，熔斷的熔絲元件101之電阻可大約為2kΩ到20kΩ。在另一實施例中，熔斷的熔絲元件101之電阻可超過100kΩ。在一些實施例中，熔斷的熔絲元件101之電阻可大約為100kΩ到800kΩ。

圖2B是結構示意圖，例示本揭露一些實施例的半導體元件100。請參考圖2B，切換電路TA、TB、TD經配置以導通，進而建立一導電路徑111B。在一些實施例中，導電路徑111B可穿經可經配置的參考電阻器單元105以及熔絲元件101而到接地，以響應電源訊號VDD。在一些實施例中，切換電路TC經配置以截止，以便建立導電路徑111B。在一些實施例中，當電源訊號VDD施加到可經配置的參考電阻器單元105的端子105-1時，導電路徑111B穿經可經配置的參考電阻器單元105、切換電路TD與TB、熔絲元件101以及切換電路TA，再到接地。在一些實施例中，電源訊號VDD可為一正常操作電壓。舉例來說，電源訊號VDD可具有大約為1.2V的一電壓。

在一些實施例中，一訊號X可在一節點W處產生，以響應電源訊號VDD，而節點W位在可經配置的參考電阻器單元105與熔絲元件101之間。請參考圖2B，在節點W處所產生的訊號X可經由切換電路TD與TE而傳輸到閂鎖電路130。

在一些實施例中，閂鎖電路130經配置以讀取在節點W處所產生的訊號X，而節點W位在可經配置的參考電阻器單元105與熔絲元件101之間。節點W位在可經配置的參考電阻器單元105與熔絲元件101之間，而在其間有耦接或是沒有耦接其他元件。舉例來說，節點W可位在切換電路TB與TD之間。在一實施例中，節點W可位在切換電路TD與可經配置的參考電阻器單元105之間。在另一實施例中，節點W可位在切換電路TB與熔絲元件101之間。在一些實施例中，訊號X可包括一電壓訊號或是一電流訊號。

在一些實施例中，切換電路TE經配置以導通，進而將訊號X傳輸到閂鎖電路130。在一評估週期(evaluation period)期間，當切換電路TA、TB、TD、TE經配置以導通，進而建立導電路徑111B，可在節點W處獲得訊號X並傳輸到閂鎖電路130。在一些實施例中，閂鎖電路130可讀取訊號X。在一些實施例中，閂鎖電路130可將訊號X轉換成一訊號Y。舉例來說，藉由閂鎖電路130所操作之訊號X的轉換可包括將一訊號反相(inverting)成另一個。在一實施例中，藉由閂鎖電路130所操作之訊號X的轉換可包括相位移(phase shifting)。在另一實施例中，藉由閂鎖電路130所操作之訊號X的轉換可包括放大(amplification)。

在一些實施例中，閂鎖電路130可將類比訊號X轉換成一邏輯訊號Y。閂鎖電路130可將訊號X對一臨界值進行比較，並依據訊號X與臨界值之間的比較結果而輸出訊號Y。舉例來說，當訊號X超過臨界值時，閂鎖電路130可輸出一邏輯低訊號Y。反之，當訊號X低於臨界值時，閂鎖電路130可輸出一邏輯高訊號Y。在一些實施例中，訊號Y具有與訊號X相對的一邏輯值。舉例來說，當訊號X為邏輯「0」時，則訊號Y將為邏輯「1」。反之，當訊號X為邏輯「1」時，則訊號Y將為邏輯「0」。在一些實施例中，閂鎖電路130可儲存訊號Y。

請參考圖2B，閂鎖電路130可包括兩個反相器131與132。在一些實施例中，閂鎖電路130可包括多於兩個的反相器。在一些實施例中，閂鎖電路130可為其他類型的閂鎖電路。反相器131具有一輸入端子IN_1以及一輸出端子OUT_1。反相器132具有一輸入端子IN_2以及一輸出端子OUT_2。在一些實施例中，反相器131的輸入端子IN_1可經由切換電路TE而耦接到可經配置的參考電阻器單元105。反相器131的輸入端子IN_1可經由切換電路TB、TD、TE而耦接到熔絲元件101。反相器131的輸出端子OUT_1可耦接到導電端子VE。在一些實施例中，反相器131的輸入端子IN_1可連接到反相器132的輸出端子OUT_2。反相器131的輸出端子OUT_1可連接到反相器132的輸入端子IN_2。意即，反相器132的輸入端子IN_2可耦接到導電端子VE。反相器132的輸出端子OUT_2可耦接到可經配置的參考電阻器單元105。反相器132的輸出端子OUT_2可耦接到熔絲元件101。

為了評估熔絲元件101的狀態(例如熔絲元件101是否熔斷)，則監控訊號X(或是訊號Y)。訊號X與一預定訊號或是一臨界值進行比較。依據訊號X與預訂訊號的比較，邏輯訊號Y可在導電端子VE處輸出。當訊號X超過預定訊號時，其表示熔絲元件101並未熔斷。當訊號X並未超過預定訊號時，其表示熔絲元件101已經熔斷。

在一些實施例中，若是訊號X超過預定訊號的話，閂鎖電路130可輸出一邏輯低訊號Y。意即，邏輯低訊號Y表示熔絲元件101並未熔斷。當訊號X低於預定訊號時，閂鎖電路10可輸出一邏輯高訊號Y。換言之，邏輯高訊號Y表示熔絲元件101已經熔斷。

可在導電端子VE處獲得訊號Y，以便可確定熔絲元件101的狀態。可利用熔絲元件101的狀態以確定半導體元件是否為一冗餘元件或是一正常元件。

圖2C是等效電路示意圖，例示本揭露一些實施當建立導電路徑111B時之半導體元件100的一部分的等效電路100C。等效電路100C構成為切換電路TA、TB、TD導通，切換電路TC截止。換言之，等效電路100C顯示一簡化電路，而導電路徑111B穿經該簡化電路。

等效電路100C具有兩個電阻器RR與RF。在一些實施例中，電阻器RR可為可經配置的參考電阻器單元105的電阻。電阻器RF可為熔絲元件101的電阻。在一些實施例中，電阻器RR可與電阻器RF串聯。一節點E位在電阻器RR與電阻器RF之間。意即，在圖2C中的節點W與在圖2B中的節點相對應。在一些實施例中，電阻器RR經配置以接收一電源訊號VDD。舉例來說，電源訊號VDD可為1.2V的一電壓。在一些實施例中，電阻器RF連接到電阻器RR與接地。

請參考圖2C，訊號X可為在節點W處所獲得的一電壓訊號。因此，訊號X可依據式1進行計算。

[式1]

在式1中，X表示訊號X的電壓；RR表示可經配置的參考電阻器單元105的電阻；RF表示熔絲元件101的電阻；以及VDD表示電源訊號。

為了精確地評估熔絲元件101的狀態，電阻RR可掉落到未熔斷的熔絲元件之電阻RF以下。此外，電阻RR可超過熔斷的熔絲元件之電阻RF。在一些實施例中，電阻RR可介於未熔斷的熔絲元件之電阻與熔斷的熔絲元件之電阻之間。

在一實施例中，未熔斷的熔絲元件101之電阻可介於1.5MΩ到20MΩ的範圍之間。在一些實施例中，未熔斷的熔絲元件101之電阻可超過5MΩ。在另一實施例中，未熔斷的熔絲元件101之電阻可介於5MΩ到20MΩ的範圍之間。在一些實施例中，未熔斷的熔絲元件101之電阻可超過20MΩ。在狀態設定操作之後，熔斷的熔絲元件101之電阻可大約為2kΩ到800kΩ。在一些實施例中，熔斷的熔絲元件101之電阻可小於400kΩ。在一實施例中，熔斷的熔絲元件101之電阻可大約為2kΩ到20kΩ。在另一實施例中，熔斷的熔絲元件101之電阻可超過100kΩ。在一些實施例中，熔斷的熔絲元件101之電阻可大約為100kΩ到800kΩ。

在一些實施例中，電阻器RR的電阻可依據電阻器RF的電阻而為可變的。在一些實施例中，可經配置的參考電阻器單元105具有一可變電阻RR。舉例來說，電阻器RR的電阻可調整到超過熔斷的熔絲元件之電阻器RF的電阻。電阻器RR可調整到掉落到未熔斷的熔絲元件之電阻器RF以下。

當電阻器RR調整到在未熔斷的熔絲元件之電阻與熔斷的熔絲元件之電阻之間時，可精確地確定熔絲元件101的狀態。

在一些實施例中，預定訊號具有一電壓，其小於電源訊號VDD。在一些實施例中，預定訊號具有一電壓，該電壓是電源信號VDD的分數倍。舉例來說，若是預定訊號具有一電壓，而該電壓為電源訊號VDD的一半，例如1.2V的話，則預定訊號可具有0.6V的一電壓。意即，當式1的結果超過0.6V時，則在節點W處的訊號X將被視為邏輯高，表示熔絲元件101並未熔斷，而當小於0.6V時，則在節點W處的訊號X將被視為邏輯低，表示熔絲元件101已經熔斷。

當可經配置的參考電阻器單元105的電阻是可變時，則增加半導體元件的靈活性。電阻器RR可依據接下來所製造的電阻器RF進行調整。因此，可避免熔絲元件101的狀態之不精確地確定，其來自由製程變化所造成之熔絲元件的不穩定電阻。由於不需要重新開始製造以調整電阻器RR，所以降低生產時間。因此，本揭露提供了一種更靈活的半導體元件/電路，其可減少生產時間。

圖3是方塊示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元105A。參考電阻器單元105A可為如圖2、圖2A及圖2B所示之參考電阻器單元105的一實施例。如圖3所示，可經配置的參考電阻器單元105A可包括一電阻器R1、一電晶體T1以及一可經配置的單元300。可經配置的單元300經配置以產生一可經配置的訊號N，進而提供到電晶體T1。在一些實施例中，可經配置的訊號300可包括一單次可程式化(OTP)元件AS1、一電阻器R1a、三個電晶體T2、T3、T4、一閂鎖電路330以及一程式化電路310。程式化電路310經配置以對OTP元件AS1進行程式化。意即，程式化電路310可經配置以改變OTP元件AS1的一狀態。在一些實施例中，程式化電路310包括OTP元件AS1、電晶體T5與T6以及一導電接觸點322。在一些實施例中，閂鎖電路330可包括兩個反相器331與332。

在一些實施例中，電阻器R1經配置以接收電源訊號VDD。電阻器R1可連接到電晶體T1。在一些實施例中，電晶體T1可與電阻器R1並聯。在一些實施例中，電晶體T1具有一閘極，其連接到可經配置的單元300。在一些實施例中，電晶體T1的閘極可經配置以接收到可經配置的單元300所產生之可經配置的訊號N。響應可經配置的訊號N，電晶體T1可導通或是截止。

電阻器R1的電阻可為kΩ級。在一些實施例中，電阻器R1的電阻可為100kΩ、200kΩ、300kΩ、400kΩ、500kΩ、800kΩ、1MΩ、1.5MΩ、2MΩ、3MΩ、4MΩ、5MΩ、6MΩ、7MΩ、8MΩ或甚至更大。電阻器R1的電阻可依據設計需要進行配置。當電晶體T1截止時，可經配置的參考電阻器單元105A的電阻相同於電阻器R1。當電晶體T1導通時，可經配置的參考電阻器單元105A的電阻大致為0Ω。

如圖3所示，可經配置的單元300包括一OTP元件AS1、一電阻器R1a、三個電晶體T2、T3、T4、一閂鎖電路330以及一程式化電路310。OTP元件AS1可經配置以例如經由電晶體T3而連接到參考電阻器R1a。在一些實施例中，參考電阻器R1a可與OTP元件AS1串聯。

OTP元件AS1可經配置以經由電晶體T2而接收電源訊號VDD。電晶體T2具有一閘極，其經配置以接收一控制訊號P1。在一些實施例中，電晶體T3耦接在OTP元件AS1與參考電阻器R1a之間。電晶體T3具有一閘極，其經配置以接收控制訊號P1。在一些實施例中，OTP元件AS1可為一反熔絲。舉例來說，反熔絲可為一電子熔絲。在一些實施例中，反熔絲包括一多晶矽電子熔絲、一介電質反熔絲、一閘極氧化物反熔絲或是其他類型的反熔絲。在一些實施例中，OTP元件AS1(例如反熔絲)在程式化操作之前可表示成一「未熔斷(unblown)」的熔絲，而OTP元件AS1(例如反熔絲)在程式化操作之後可表示成一「熔斷(blown)」的熔絲。在一些實施例中，相較於正常熔絲元件的電流，能夠熔斷反熔絲的電流通常是低的。然後，反熔絲的阻擋距離可為相對較短的。因此，利用反熔絲可降低元件佔用面積。

在一些實施例中，未程式化的OTP元件AS1之電阻可超過5MΩ。在另一實施例中，未程式化的OTP元件AS1之電阻可介於5MΩ到20MΩ的範圍之間。在一些實施例中，未程式化的OTP元件AS1之電阻可超過20MΩ。在程式化操作之後，程式化的OTP元件AS1之電阻可低於300kΩ。在一實施例中，程式化的OTP元件AS1之電阻可大約為2kΩ到300kΩ。在另一實施例中，程式化的OTP元件AS1之電阻可大約為2kΩ到20kΩ。在一些實施例中，程式化的OTP元件AS1之電阻可大約為100kΩ到300kΩ。

響應於控制訊號P1，電晶體T2與T3可導通，以在一節點G產生一訊號M，而節點G位在OTP元件AS1與參考電阻器R1a之間。在一些實施例中，電晶體T2與T3可經配置以導通而建立一導電路徑(圖未示)，以響應電源訊號VDD，而導電路徑經由OTP元件AS1與參考電阻器R1a而到接地。在一些實施例中，當電源訊號VDD施加到OTP元件AS1時，導電路徑穿過電晶體T2、OTP元件AS1、電晶體T3、參考電阻器R1a，而到接地。在一些實施例中，電源訊號VDD可為一正常操作電壓。舉例來說，電源訊號VDD可具有大約1.2V的一電壓。

在一些實施例中，訊號M可產生在一節點G處，而節點G位在OTP元件AS1與參考電阻器R1a之間，以響應電源訊號VDD。請參考圖3，產生在節點G處的訊號M可經由電晶體T4而傳輸到閂鎖電路330。

在一些實施例中，閂鎖電路330經配置以讀取產生在節點G處的訊號M，而節點G位在OTP元件AS1與參考電阻器R1a之間。節點G位在OTP元件AS1與參考電阻器R1a之間，且在其間有耦接或是沒有耦接其他元件。舉例來說，節點G可位在電晶體T3與T4之間。在一實施例中，節點G可位在電晶體T3與OTP元件AS1之間。在一些實施例中，訊號M可包括一電壓訊號或是一電流訊號。

電晶體T4耦接在參考電阻器R1a與閂鎖電路330之間。電晶體T4具有一閘極，其經配置以接收控制訊號P1。在一些實施例中，電晶體T4可導通以將訊號M傳輸到閂鎖電路330。當電晶體T2、T3、T4導通以經由OTP元件AS1與參考電阻器R1a而建立導電路徑時，可在節點G獲得訊號M並傳輸到閂鎖電路330。在一些實施例中，閂鎖電路330可讀取訊號M。在一些實施例中，閂鎖電路330可將訊號M轉換成一可經配置的訊號N。舉例來說，藉由閂鎖電路330操作之訊號M的轉換可包括將一訊號反相成另一個。在一實施例中，藉由閂鎖電路330操作之訊號M的轉換可包括相位移。在另一實施例中，藉由閂鎖電路330操作之訊號M的轉換可包括放大。

在一些實施例中，閂鎖電路330可將類比訊號M轉換成一邏輯訊號N。閂鎖電路330可將訊號M對一臨界值進行比較，並據此而輸出可經配置的訊號N。舉例來說，當訊號M超過臨界值時，閂鎖電路330可輸出一邏輯低訊號N。反之，當訊號M低於臨界值時，閂鎖電路330可輸出一邏輯高訊號N。在一些實施例中，可經配置的訊號N具有與訊號M相對的一邏輯值。舉例來說，當訊號M為邏輯「0」時，則可經配置的訊號N將為邏輯「1」。反之，當訊號M為邏輯「1」時，則可經配置的訊號N將為邏輯「0」。在一些實施例中，閂鎖電路330可儲存可經配置的訊號N。

請參考圖3，閂鎖電路330可包括兩個反相器331與332。在一些實施例中，閂鎖電路330可包括多於兩個的反相器。在一些實施例中，閂鎖電路330可為其他類型的閂鎖電路。反相器331具有一輸入端子IN_1以及一輸出端子OUT_1。反相器332具有一輸入端子IN_2以及一輸出端子OUT_2。在一些實施例中，反相器331的輸入端子IN_1可經由切換電路T4而耦接到參考電阻器R1a。反相器331的輸入端子IN_1可經由切換電路T3、T4而耦接到OTP元件AS1。反相器331的輸出端子OUT_1可耦接到電晶體T1的一閘極。在一些實施例中，反相器331的輸入端子IN_1可連接到反相器332的輸出端子OUT_2。反相器331的輸出端子OUT_1可連接到反相器332的輸入端子IN_2。意即，反相器332的輸入端子IN_2可耦接到電晶體T1的閘極。反相器332的輸出端子OUT_2可耦接到參考電阻器R1a。反相器332的輸出端子OUT_2可耦接到OTP元件AS1。

可經配置的訊號N(或是訊號M)與OTP元件AS1的狀態(例如OTP元件AS1是否程式化)相關聯。可經配置的訊號N(或是訊號M)可傳送到電晶體T1的閘極，以便可導通或是截止電晶體T1。訊號M與一預定訊號或是一臨界值進行比較。依據訊號M與預訂訊號的比較，邏輯訊號N可輸出到電晶體T1的閘極。當OTP元件AS1進行程式化時，訊號M可超過預定訊號，以便可截止電晶體T1。當OTP元件AS1並未進行程式化時，訊號M可低於預定訊號，以便可導通電晶體T1。

在一些實施例中，若是訊號M超過預定訊號的話，閂鎖電路330可輸出一邏輯低訊號N。意即，由程式化的OTP元件AS1所造成之邏輯低訊號N可截止電晶體T1。當訊號M低於預定訊號時，閂鎖電路330可輸出一邏輯高訊號N。換言之，由未程式化之OTP元件AS1所造成之邏輯高訊號N可導通電晶體T1。

響應於在電晶體T1之閘極處所接收的可經配置的訊號N，電晶體T1可導通或是截止。可利用OTP元件AS1的狀態以產生可經配置的訊號N(或是訊號N)。

請參考圖3，程式化電路310意指對OTP元件AS1進行程式化。換言之，OTP元件AS1的狀態可藉由程式化電路310而進行改變。在一些實施例中，OTP元件AS1可耦接到導電接觸點322以接收一狀態設定訊號VB。在圖3中的狀態設定訊號VB可類似於在圖2中的狀態設定訊號VB。在一些實施例中，狀態設定訊號VB可具有一電壓準位，其能夠對OTP元件AS1進行程式化(熔斷)。舉例來說，狀態設定訊號VB可具有一電壓準位，其介於4到6V的範圍之間。在另一實施例中，狀態設定訊號VB可具有一電壓準位，其介於5到6V的範圍之間。在一些實施例中，電晶體T5可耦接在導電接觸點322與OTP元件AS1之間。電晶體T5具有一閘極，其經配置以接收一控制訊號P2。在一些實施例中，電晶體T6可耦接在OTP元件AS1與接地之間。電晶體T6具有一閘極，其經配置以接收控制訊號P2。

圖3A是方塊示意圖，例示本揭露一些實施例的程式化電路310a。在圖3A中的程式化電路310a類似於在圖3中的程式化電路310，不同於圖3A，為了更好的理解，導電接觸點322被一電源供應器所取代，其中該電源供應器亦提供狀態設定訊號VB。在一些實施例中，該電源供應器可為一電壓供應器。在一些實施例中，電源供應器可為一電流供應器。

在一些實施例中，響應於控制訊號P2，電晶體T5與T6可導通，以使狀態設定訊號VB可施加到OTP元件AS1。由於狀態設定訊號VB施加到OTP元件AS1，所以可改變OTP元件AS1的一狀態。在一些實施例中，OTP元件AS1可藉由狀態設定訊號VB進行程式化。

請參考圖3，可增加包含在可經配置的參考電阻器單元105A中之電阻器的數量。當更多的電阻器包含在可經配置的參考電阻器單元105A中時，即增加可變電阻的靈活性。在一些實施例中，可增加在可經配置的參考電阻器單元105A中之可經配置的單元之數量。在一些實施例中，可經配置的單元之數量可對應該等電阻器的數量。

圖3B是等效電路示意圖，例示本揭露一些實施在當建立經由OTP元件A1與參考電阻器R1a的導電路徑時，可經配置的參考電阻器單元105A的一部分之一等效電路105A’。等效電路105A’經配置以導通切換電路T2、T3、T4，並截止T5、T6。換言之，等效電路105A’表示一簡化電路，其在節點G產生訊號M。

等效電路105A’包括OTP元件AS1以及參考電阻器R1a。OTP元件AS1的電阻可依據其狀態而改變。在一些實施例中，在一些實施例中，OTP元件AS1可與參考電阻器R1a串聯。節點G位在OTP元件AS1與參考電阻器R1a之間。意即，在圖3B中的節點G對應在圖3中的節點G。在一些實施例中，OTP元件AS1經配置以接收一電源訊號VDD。舉例來說，電源訊號VDD可具有1.2V的電壓。在一些實施例中，參考電阻器R1a連接到OTP元件AS1與接地。

請參考圖3B，訊號M可為在節點G所獲得的一電壓訊號。因此，可依據式2計算訊號M。

[式2]

在式2中，M表示訊號M的電壓，R1a表示參考電壓R1a的電阻，R _AS1表示OTP元件AS1的電阻，而VDD表示電源訊號。

在一些實施例中，訊號M與一預定訊號(臨界值)之間的比較之一結果可導通電晶體T1。在一實施例中，預定訊號可為閂鎖電路330的預定訊號。在另一實施例中，預定訊號可為電晶體T1的預定訊號。預定訊號(臨界值)可具有一電壓，其小於電源訊號VDD的電壓。在一些實施例中，預定訊號具有一電壓，其為電源訊號VDD的分數倍。舉例來說，若是預定訊號具有一電壓，其為電源訊號VDD的一半，例如1.2V的話，則預定訊號可具有0.6V的一電壓。意即，當式2的結果超過0.6V時，在節點G處的訊號M可視為邏輯高，以便可截止電晶體T1。反之，當小於0.6V時，在節點G處的訊號M則是為邏輯低，以便可導通電晶體T1。

響應於藉由可經配置的單元300所產生之可經配置的訊號N，可導通電晶體T1，以使可經配置的參考電阻器單元105A’的電阻為可變的。因此，可增加該半導體元件的靈活性。可經配置的參考電阻器單元105A’的總電阻可在製造之後進行調整。由於無須重新開始製造，所以可減少製造時間。據此，本揭露提供一更靈活的半導體元件/電路，其可減少製造時間。

圖4是方塊示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元405。在圖4中之可經配置的參考電阻器單元405類似於在圖3中之可經配置的參考電阻器單元105A，不同於圖4，而為了更好的靈活性，可經配置的參考電阻器單元405包括更多的電阻器以及OTP元件。

如圖4所示，可經配置的參考電阻器單元405可包括電阻器R1、R2、R3、R4、OTP元件AS1、AS2、AS3、AS4、參考電阻器R1a、R2a、R3a、R4a、電晶體T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15、T16、T17、T18、T19、T20、T21、T22、T23、T24、閂鎖電路431、432、433、434以及一導電接觸點422。

在一些實施例中，電阻器R1經配置以接收電源訊號VDD。電阻器R1可連接到電晶體T1。舉例來說，電阻器R1可與電晶體T1並聯。電阻器R1可連接到電阻器R2。在一些實施例中，電阻器R1可與電阻器R2串聯。電晶體T1可耦接到電阻器R2。在一些實施例中，電晶體T1可與電晶體T2串聯。

電阻器R2可連接到電晶體T2。舉例來說，電阻器R2可與電晶體T2並聯。電阻器R2可連接到電阻器R3。在一些實施例中，電阻器R2可與電阻器R3串聯。電晶體T2可耦接到電阻器R3。在一些實施例中，電阻器R2可與電阻器R3串聯。電晶體T2可耦接到電阻器R3。在一些實施例中，電晶體T2可與電晶體T3串聯。

電阻器R3可連接到電晶體T3。舉例來說，電阻器R3可與電晶體T3並聯。電阻器R3可連接到電阻器R4。在一些實施例中，電阻器R3可與電阻器R4串聯。電晶體T3可耦接到電阻器R4。在一些實施例中，電晶體T3可與電晶體T4串聯。

電阻器R4可連接到電晶體T4。舉例來說，電阻器R4可與電晶體T4並聯。在一些實施例中，電阻器R4可連接到節點W。電晶體T4可連接到節點W。

電阻器R1、R2、R3、R4可具有相同電阻。在一些實施例中，電阻器R1、R2、R3、R4可具有不同電阻。舉例來說，電阻器R1的電阻可超過電阻器R2的電阻。電阻器R1的電阻可掉落到電阻器R2的電阻以下。在一些實施例中，電阻器R1、R2、R3、R4的電阻每一個可為100kΩ、200kΩ、300kΩ、400kΩ、500kΩ、800kΩ、1MΩ、1.5MΩ、2MΩ、3MΩ、4MΩ、5MΩ、6MΩ、7MΩ、8MΩ或更大。電阻器R1、R2、R3、R4可依據設計需要進行選擇。

請參考圖4，可經配置的參考電阻器單元405包括四個可經配置的單元(類似於在圖3中之可經配置的單元300)，其分別對應於電晶體T1、T2、T3、T4，其中每一個電晶體T1、T2、T3、T4的閘極可接收一相對應之可經配置的訊號，相對應之可經配置的訊號是由相對應之可經配置的單元(在圖4中未標示)所產生。

可經配置的參考電阻器單元405可包括OTP元件AS1，其經配置以接收電源訊號VDD。OTP元件AS1可連接到參考電阻器R1a。舉例來說，參考電阻器R1a可與OTP元件AS串聯。OTP元件AS1可經配置以經由電晶體T5而接收電源訊號VDD。電晶體T5具有一閘極，其經配置以接收一控制訊號P0。在一些實施例中，電晶體T6耦接在OTP元件AS1與參考電阻器R1a之間。電晶體T6具有一閘極，其經配置以接收控制訊號P0。

如圖4所示，閂鎖電路431耦接到OTP元件AS1。閂鎖電路431可經由電晶體T13而耦接到OTP元件AS1。意即，電晶體T13可耦接在OTP元件AS1與閂鎖電路431之間。電晶體T13具有一閘極，其經配置以接收控制訊號P0。在一些實施例中，電晶體T13經配置以導通，進而將在OTP元件AS1與參考電阻器R1a之間所獲得的訊號傳輸到閂鎖電路431。

在一些實施例中，閂鎖電路431可依據在OTP元件AS1與參考電阻器R1a之間所獲得的訊號而輸出一可經配置的訊號到電晶體T1的閘極。換言之，可經配置的訊號與OTP元件AS1的狀態相關聯。OTP元件AS1類似於在圖3中的OTP元件AS1，因此省略其詳細描述。響應於由閂鎖電路431所產生之可經配置的訊號，可導通或截止電晶體T1。

可經配置的參考電阻器單元405可包括OTP元件AS2，其經配置以接收電源訊號VDD。OTP元件AS2可連接到參考電阻器R2a。舉例來說，參考電阻器R2a可與OTP元件AS2串聯。OTP元件AS2可經配置以經由電晶體T7而接收電源訊號VDD。電晶體T7具有一閘極，其經配置以接收一控制訊號P0。在一些實施例中，電晶體T8耦接在OTP元件AS2與參考電阻器R2a之間。電晶體T8具有一閘極，其經配置以接收控制訊號P0。

如圖4所示，閂鎖電路432耦接到OTP元件AS2。閂鎖電路432可經由電晶體T14而耦接到OTP元件AS2。意即，電晶體T14可連接在OTP元件AS2與閂鎖電路432之間。電晶體T14具有一閘極，其經配置以接收控制訊號P0。在一些實施例中，電晶體T14經配置以導通，進而將在OTP元件AS2與參考電阻器R2a之間所獲得的訊號傳輸到閂鎖電路432。

在一些實施例中，閂鎖電路432可依據在OTP元件AS2與參考電阻器R2a之間所獲得的訊號而輸出一可經配置的訊號到電晶體T2的閘極。換言之，可經配置的訊號與OTP元件AS2的狀態相關聯。OTP元件AS2類似於在圖3中的OTP元件AS1，因此省略其詳細描述。響應於由閂鎖電路432所產生之可經配置的訊號，可導通或截止電晶體T2。

可經配置的參考電阻器單元405可包括OTP元件AS3，其經配置以接收電源訊號VDD。OTP元件AS3可連接到參考電阻器R3a。舉例來說，參考電阻器R3a可與OTP元件AS3串聯。OTP元件AS3可經配置以經由電晶體T9而接收電源訊號VDD。電晶體T9具有一閘極，其經配置以接收一控制訊號P0。在一些實施例中，電晶體T10耦接在OTP元件AS3與參考電阻器R3a之間。電晶體T10具有一閘極，其經配置以接收控制訊號P0。

如圖4所示，閂鎖電路433耦接到OTP元件AS3。閂鎖電路433可經由電晶體T15而耦接到OTP元件AS3。意即，電晶體T15可連接在OTP元件AS3與閂鎖電路433之間。電晶體T15具有一閘極，其經配置以接收控制訊號P0。在一些實施例中，電晶體T15經配置以導通，進而將在OTP元件AS3與參考電阻器R3a之間所獲得的訊號傳輸到閂鎖電路433。

在一些實施例中，閂鎖電路433可依據在OTP元件AS3與參考電阻器R3a之間所獲得的訊號而輸出一可經配置的訊號到電晶體T3的閘極。換言之，可經配置的訊號與OTP元件AS3的狀態相關聯。OTP元件AS3類似於在圖3中的OTP元件AS1，因此省略其詳細描述。響應於由閂鎖電路433所產生之可經配置的訊號，可導通或截止電晶體T3。

可經配置的參考電阻器單元405可包括OTP元件AS4，其經配置以接收電源訊號VDD。OTP元件AS4可連接到參考電阻器R4a。舉例來說，參考電阻器R4a可與OTP元件AS4串聯。OTP元件AS4可經配置以經由電晶體T11而接收電源訊號VDD。電晶體T11具有一閘極，其經配置以接收一控制訊號P0。在一些實施例中，電晶體T12耦接在OTP元件AS4與參考電阻器R4a之間。電晶體T12具有一閘極，其經配置以接收控制訊號P0。

如圖4所示，閂鎖電路434耦接到OTP元件AS4。閂鎖電路434可經由電晶體T16而耦接到OTP元件AS4。意即，電晶體T16可連接在OTP元件AS4與閂鎖電路434之間。電晶體T16具有一閘極，其經配置以接收控制訊號P0。在一些實施例中，電晶體T16經配置以導通，進而將在OTP元件AS4與參考電阻器R4a之間所獲得的訊號傳輸到閂鎖電路434。

在一些實施例中，閂鎖電路434可依據在OTP元件AS4與參考電阻器R4a之間所獲得的訊號而輸出一可經配置的訊號到電晶體T4的閘極。換言之，可經配置的訊號與OTP元件AS4的狀態相關聯。OTP元件AS4類似於在圖3中的OTP元件AS1，因此省略其詳細描述。響應於由閂鎖電路434所產生之可經配置的訊號，可導通或截止電晶體T4。

在一些實施例中，閂鎖電路431、432、433、434類似於在圖3中的閂鎖電路330，因此省略其詳細描述。

在一些實施例中，響應於控制訊號P0，電晶體T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15、T16經配置以導通，進而在節點W處產生訊號X。在一些實施例中，可經配置的參考電阻器單元405之一電阻與OTP元件AS1、AS2、AS3、AS4相關聯。藉由程式化一或多個OTP元件AS1、AS2、AS3、AS4，可調整可經配置的參考電阻器單元405之總電阻。

請參考圖4，OTP元件AS1可耦接到導電接觸點422，已接收一狀態設定訊號VB。在圖4中的狀態設定訊號VB可相同於在圖3中的狀態設定訊號VB。在一些實施例中，電晶體T17可耦接在導電接觸點422與OTP元件AS1之間。電晶體T17具有一閘極，其經配置以接收一控制訊號P1。在一些實施例中，電晶體T18可耦接在OTP元件AS1與接地之間。電晶體T18具有一閘極，其經配置以接收控制訊號P1。響應於控制訊號P1，電晶體T17與T18可導通，以使狀態設定訊號VB可施加到OTP元件AS1。由於狀態設定訊號VB施加到OTP元件AS1，所以可改變OTP元件AS1的一狀態。換言之，在狀態設定訊號VB下可程式化OTP元件AS1。

在一些實施例中，OTP元件AS2可耦接到導電接觸點422，以接收一狀態設定訊號VB。在圖4中的狀態設定訊號VB可相同於在圖3中的狀態設定訊號VB。在一些實施例中，電晶體T19可耦接在導電接觸點422與OTP元件AS2之間。電晶體T19具有一閘極，其經配置以接收一控制訊號P2。在一些實施例中，電晶體T20可耦接在OTP元件AS2與接地之間。電晶體T20具有一閘極，經配置以接收控制訊號P2。響應於控制訊號P2，電晶體T19與T20經配置以導通，以使狀態設定訊號VB可施加到OTP元件AS2。由於狀態設定訊號VB施加到OTP元件AS2，所以可改變OTP元件AS2的一狀態。換言之，在狀態設定訊號VB之下可程式化OTP元件AS2。

在一些實施例中，OTP元件AS3可耦接到導電接觸點422，以接收一狀態設定訊號VB。在圖4中的狀態設定訊號VB可相同於在圖3中的狀態設定訊號VB。在一些實施例中，電晶體T21可耦接在導電接觸點422與OTP元件AS3之間。電晶體T21具有一閘極，其經配置以接收一控制訊號P3。在一些實施例中，電晶體T22可耦接在OTP元件AS3與接地之間。電晶體T22具有一閘極，其經配置以接收控制訊號P3。響應於控制訊號P3，電晶體T21與T22經配置以導通，以使狀態設定訊號VB可施加到OTP元件AS3。由於狀態設定訊號VB施加到OTP元件AS3，所以可改變OTP元件AS3的一狀態。換言之，在狀態設定訊號之下可程式化OTP元件AS3。

在一些實施例中，OTP元件AS4可耦接到導電接觸點422，以接收一狀態設定訊號VB。在圖4中的狀態設定訊號VB可相同於在圖3中的狀態設定訊號VB。在一些實施例中，電晶體T23可耦接在導電接觸點422與OTP元件AS4之間。電晶體T23具有一閘極，其經配置以接收一控制訊號P4。在一些實施例中，電晶體T24可耦接在OTP元件AS4與接地之間。電晶體T24具有一閘極，其經配置以接收控制訊號P4。響應於控制訊號P4，電晶體T23與T24經配置以導通，以使狀態設定訊號VB可施加到OTP元件AS4。由於狀態設定訊號VB施加到OTP元件AS4，所以可改變OTP元件AS4的一狀態。換言之，在狀態設定訊號之下可程式化OTP元件AS4。

依據需要，可經配置的參考電阻器單元405的電阻可藉由程式化一或多個OTP元件AS1、AS2、AS3、AS4而進行調整。在一些實施例中，可經配置的參考電阻器單元405包括十六個配置，其每一個提供一不同的總電阻。可經配置的參考電阻器單元405之該等配置的細節則提供在下列的表1之中。在表1之中，行AS1、AS2、AS3、AS4列出相對應之OTP元件的狀態，其中「0」表示一未程式化狀態，而「1」表示一程式化狀態。總電阻行顯示在每一配置下之可經配置的參考電阻器單元405的總電阻。 表1

配置	AS1	AS2	AS3	AS4	總電阻
1	0	0	0	0	0
2	1	0	0	0	R1
3	0	1	0	0	R2
4	0	0	1	0	R3
5	0	0	0	1	R4
6	1	1	0	0	R1+R2
7	1	0	1	0	R1+R3
8	1	0	0	1	R1+R4
9	0	1	1	0	R2+R3
10	0	1	0	1	R2+R4
11	0	0	1	1	R3+R4
12	1	1	1	0	R1+R2+R3
13	1	1	0	1	R1+R2+R4
14	1	0	1	1	R1+R3+R4
15	0	1	1	1	R2+R3+R4
16	1	1	1	1	R1+R2+R3+R4

在一些實施例中，電阻器R1可為100kΩ；電阻器R2可為200kΩ；電阻器R3可為400kΩ；以及電阻器R4可為800kΩ。據此，總電阻可為可變的，其介於0到1500kΩ的範圍之間。再者，在此例中之每一配置的總電阻可提供在下列之表1A之中。 表1A

配置	AS1	AS2	AS3	AS4	總電阻(kΩ)
1	0	0	0	0	0
2	1	0	0	0	100
3	0	1	0	0	200
4	0	0	1	0	400
5	0	0	0	1	800
6	1	1	0	0	300
7	1	0	1	0	500
8	1	0	0	1	900
9	0	1	1	0	600
10	0	1	0	1	1000
11	0	0	1	1	1200
12	1	1	1	0	700
13	1	1	0	1	1100
14	1	0	1	1	1300
15	0	1	1	1	1400
16	1	1	1	1	1500

如圖4所示，並未對OTP元件AS1、AS2、AS3、AS4進行程式化。圖4可表示列示在表1及表1A中的配置1。意即，可經配置的參考電阻器單元405之總電阻可為0Ω。

圖4A是例示架構示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元405a之一例示配置。在圖4A中的可經配置的參考電阻器單元405a類似於在圖4中的可經配置的參考電阻器單元405，不同於圖4A，可經配置的參考電阻器單元405a包括已被程式化的OTP元件AS1。

當OTP元件AS1被程式化時，圖4A表示列示在表1及表1A中的配置2。意即，在此實施例中，可經配置的參考電阻器單元405a之總電阻相同於電阻器R1的電阻。依據如表1A所示的實施例，可經配置的參考電阻器單元405a之總電阻可為100kΩ。

圖4B是例示架構示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元405b之一例示配置。在圖4B中的可經配置的參考電阻器單元405b類似於在圖4中的可經配置的參考電阻器單元405，不同於圖4B，可經配置的參考電阻器單元405b包括已被程式化的OTP元件AS1與AS2。

當OTP元件AS1與AS2被程式化時，圖4B表示列示在表1及表1A中的配置6。意即，在此實施例中，可經配置的參考電阻器單元405b之總電阻相同於電阻器R1與R2的總和。依據如表1A所示的實施例，可經配置的參考電阻器單元405b之總電阻可為300kΩ。

圖4C是例示架構示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元405c之一例示配置。在圖4C中的可經配置的參考電阻器單元405c類似於在圖4中的可經配置的參考電阻器單元405，不同於圖4C，可經配置的參考電阻器單元405b包括已被程式化的OTP元件AS1、AS2、AS3、AS4。換言之，所有的OTP元件在可經配置的參考電阻器單元405c中進行程式化。

當OTP元件AS1、AS2、AS3、AS4被程式化時，圖4C表示列示在表1及表1A中的配置16。意即，在此實施例中，可經配置的參考電阻器單元405c之總電阻相同於電阻器R1、R2、R3、R4的總和。依據如表1A所示的實施例，可經配置的參考電阻器單元405c之總電阻可為1500kΩ。

圖5是方塊示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元105B。在一些實施例中，如圖5所示的該等元件類似於圖3，但具有不同配置。據此，在與圖3相關聯之各段落中的那些元件之詳細描述可應用於在圖5中的那些元件，例如OTP元件AS1。

如圖5所示，可經配置的參考電阻器單元105B可包括一電阻器R1、一電晶體T1以及一可經配置的單元500。可經配置的單元500經配置以產生一可經配置的訊號N，以提供到電晶體T1。在一些實施例中，可經配置的單元500可包括OTP元件AS1、一電阻器R1a、四個電晶體T2、T3、T4、T5、一閂鎖電路530以及一導電接觸點522。在一些實施例中，閂鎖電路530可包括兩個反相器。

在一些實施例中，電阻器R1經配置以接收電源訊號VDD。電晶體T1連接到電阻器R1。舉例來說，電晶體T1可與電阻器R1串聯。在一些實施例中，電晶體T1經配置以接收電源訊號VDD。電晶體T1具有一閘極，其連接到可經配置的單元500。在一些實施例中，電晶體T1的該閘極可經配置以接收由可經配置的單元500所產生之可經配置的訊號N。響應於可經配置的訊號N，可導通或是截止電晶體T1。

在一些實施例中，電阻器R1與R2的電阻可為kΩ級。在一些實施例中，電阻器R1與R2的電阻每一個可為100kΩ、200kΩ、300kΩ、400kΩ、500kΩ、800kΩ、1MΩ、1.5MΩ、2MΩ、3MΩ、4MΩ、5MΩ、6MΩ、7MΩ、8MΩ或是更大。電阻器R1的電阻可依據需要而確定。當電晶體T1導通時，可經配置的參考電阻器單元105B的電阻會相同於電阻器R1。當電晶體T1截止時，可經配置的參考電阻器單元105B的電阻會大致為∞Ω。

如圖5所示，可經配置的單元500包括一OTP元件AS1、一電阻器R1a、四個電晶體T2、T3、T4、T5以及一閂鎖電路530。OTP元件AS1可經配置以接收電源訊號VDD。OTP元件AS1可連接到參考電阻器R1a。在一些實施例中，參考電阻器R1a可與OTP元件AS1串聯。OTP元件AS1可經配置以經由電晶體T2而接收電源訊號VDD。電晶體T2具有一閘極，其經配置以接收一控制訊號P1。在一些實施例中，電晶體T3耦接在OTP元件AS1與參考電阻器R1a之間。電晶體T3具有一閘極，經配置以接收控制訊號P1。

響應於控制訊號P1，電晶體T2與T3可導通以在節點G處產生一訊號M，而節點G位在OTP元件AS1與參考電阻器R1a之間。在一些實施例中，電晶體T2與T3可導通以建立一導通電路(圖未示)以響應於電源訊號VDD，而該導電路徑穿經OTP元件AS1與參考電阻器R1a而到接地。

在一些實施例中，訊號M在節點G處產生，而節點G位在OTP元件AS1與參考電阻器R1a之間，以響應電源訊號VDD。請參考圖5，在節點G處所產生的訊號M可經由電晶體T4而傳輸到閂鎖電路530。

在一些實施例中，閂鎖電路530經配置以讀取在節點G處所產生的訊號M，而節點G位在OTP元件AS1與參考電阻器R1a之間。節點G位在OTP元件AS1與參考電阻器R1a之間，且其間具有或是沒有耦接其他元件。舉例來說，節點G可位在電晶體T3與T4之間。在一實施例中，節點G可位在電晶體T3與OTP元件AS1之間。

電晶體T4耦接在參考電阻器R1a與閂鎖電路530之間。電晶體T4具有一閘極，其經配置以接收控制訊號P1。在一些實施例中，電晶體T4經配置以導通，進而將訊號M傳輸到閂鎖電路530。當電晶體T2、T3、T4經配置以導通，進而建立穿經OTP元件AS1與參考電阻器R1a的導電路經時，即可在節點G處獲得訊號M並傳輸到閂鎖電路530。在一些實施例中，閂鎖電路530可將訊號M轉換成一可經配置的訊號N。在一些實施例中，閂鎖電路530類似於在圖3中的閂鎖電路330，因此省略其詳細描述。

可經配置的訊號N(或是訊號M)與OTP元件AS1的狀態(例如OTP元件AS1是程式化)相關聯。可經配置的訊號N(或是訊號M)可輸出到電晶體T1的閘極，以便可導通或截止電晶體T1。

請參考圖5，OTP元件AS1可耦接到導電接觸點522，以接收一狀態設定訊號VB。在圖5中的狀態設定訊號VB可類似於在圖2中的狀態設定訊號VB。在一些實施例中，狀態設定訊號VB可具有一電壓，期能夠程式化(熔斷)OTP元件AS1。在一些實施例中，電晶體T5可耦接在OTP元件AS1與接地之間。電晶體T5具有一閘極，其經配置以接收一控制訊號P2。

在一些實施例中，響應於控制訊號P2，電晶體T5經配置以導通，以使狀態設定訊號VB可施加到OTP元件AS1。由於狀態設定訊號VB施加到OTP元件AS1，所以可改變OTP元件AS1的一狀態。在一些實施例中，OTP元件AS1可藉由狀態設定訊號VB進行程式化。

類似地，包括在可經配置的參考電阻器單元105B中之該等電阻器的數量可更多。當更多的電阻器包括在可經配置的參考電阻器單元105B中時，即提升可變電阻的靈活性。在一些實施例中，在可經配置的參考電阻器單元105B中之該等可經配置的單元之數量可更多。在一些實施例中，該等可經配置的單元之數量可對應於該等電阻器的數量。

圖6是方塊示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元605。在圖6中之可經配置的參考電阻器單元605類似於在圖5中的可經配置的參考電阻器單元105B，不同於圖6，為了更好的靈活性，可經配置的參考電阻器單元605包括更多電阻器以及OTP元件。

如圖6所示，可經配置的參考電阻器單元605可包括電阻器R1、R2、R3、R4、OTP元件AS1、AS2、AS3、AS4、參考電阻R1a、R2a、R3a、R4a、電晶體T1、T2、T3、T、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15、T16、T17、T18、T19、T20、閂鎖電路631、632、633、634以及導電接觸點621、622、623、624。

在一些實施例中，電阻器R1經配置以接收電源訊號VDD。電阻器R1可連接到電晶體T1。舉例來說，電阻器R1可與電晶體T1串聯。在一些實施例中，電晶體T1經配置以接收電源訊號VDD。電阻器R1可連接到電阻器R2。在一些實施例中，電阻器R1可與電阻器R2並聯。在一些實施例中，電阻器R1可連接到節點W。

在一些實施例中，電阻器R2經配置以接收電源訊號VDD。電阻器R2可連接到電晶體T2。舉例來說，電阻器R2可與電晶體T2串聯。在一些實施例中，電晶體T2經配置以接收電源訊號VDD。電阻器R2可連接到電阻器R3。在一些實施例中，電阻器R2可與電阻器R3並聯。在一些實施例中，電阻器R2可連接到節點W。

在一些實施例中，電阻器R3經配置以接收電源訊號VDD。電阻器R3可連接到電晶體T3。舉例來說，電阻器R3可與電晶體T3串聯。在一些實施例中，電晶體T3經配置以接收電源訊號VDD。電阻器R3可連接到電阻器R4。在一些實施例中，電阻器R3可與電阻器R4並聯。在一些實施例中，電阻器R3可連接到節點W。

在一些實施例中，電阻器R4經配置以接收電源訊號VDD。電阻器R4可連接到電晶體T4。舉例來說，電阻器R4可與電晶體T4串聯。在一些實施例中，電阻器R4可連接到節點W。在一些實施例中，電阻器R1、R2、R3、R4可連接到節點W。換言之，電阻器R1、R2、R3、R4可並聯。

電阻器R1、R2、R3、R4可具有相同電阻。在一些實施例中，電阻器R1、R2、R3、R4可具有不同電阻。舉例來說，電阻器R1的電阻可超過電阻器R2。電阻器R1的電阻可掉落到電阻器R2以下。在一些實施例中，電阻器R1、R2、R3、R4的電阻每一個可為100kΩ、200kΩ、300kΩ、400kΩ、500kΩ、800kΩ、1MΩ、1.5MΩ、2MΩ、3MΩ、4MΩ、5MΩ、6MΩ、7MΩ、8MΩ或更大。電阻器R1、R2、R3、R4可依據需要而進行選擇。

請參考圖6，可經配置的參考電阻器單元605包括四個可經配置的單元(類似於在圖5中之可經配置的單元500)，其分別對應於電晶體T1、T2、T3、T4。其中每一個電晶體T1、T2、T3、T4的閘極可接收一相對應之可經配置的訊號，其藉由相對應之可經配置的單元(在圖6中未標示)所產生。

可經配置的參考電阻器單元605可包括OTP元件AS1，其經配置以接收電源訊號VDD。OTP元件AS1可連接到參考電阻器R1a。舉例來說，參考電阻器R1a可與OTP元件AS1串聯。OTP元件AS1可經配置以經由電晶體T5而接收電源訊號VDD。電晶體T5具有一閘極，其經配置以接收一控制訊號P0。在一些實施例中，電晶體T6耦接在OTP元件AS1與參考電阻器R1a之間。電晶體T6具有一閘極，其經配置以接收控制訊號P0。

如圖6所示，閂鎖電路631耦接到OTP元件AS1。閂鎖電路631可經由電晶體T7而耦接到OTP元件AS1。意即，電晶體T7可連接在OTP元件AS1與閂鎖電路631之間。電晶體T7具有一閘極，其經配置以接收控制訊號P0。在一些實施例中，電晶體T7經配置以導通，進而將在OTP元件AS1與參考電阻器R1a之間所獲得的訊號傳輸到閂鎖電路631。

在一些實施例中，閂鎖電路631可依據在OTP元件AS1與參考電阻器R1a之間所獲得的訊號而將一可經配置的訊號輸出到電晶體T1的閘極。換言之，可經配置的訊號與OTP元件AS1的狀態相關聯。OTP元件AS1類似於在圖3中的OTP元件AS1，因此省略其詳細描述。響應於由閂鎖電路631所產生之可經配置的訊號，即可導通電晶體T1。

可經配置的參考電阻器單元605可包括OTP元件AS2，其經配置以接收電源訊號VDD。OTP元件AS2可連接到參考電阻器R2a。舉例來說，參考電阻器R2a可與OTP元件AS2串聯。OTP元件AS2可經配置以經由電晶體T8而接收電源訊號VDD。電晶體T8具有一閘極，其經配置以接收一控制訊號P0。在一些實施例中，電晶體T9耦接在OTP元件AS2與參考電阻器R2a之間。電晶體T9具有一閘極，經配置以接收控制訊號P0。

如圖6所示，閂鎖電路632耦接到OTP元件AS2。閂鎖電路632可經由電晶體T10而耦接到OTP元件AS2。意即，電晶體T10可連接在OTP元件AS2與閂鎖電路632之間。電晶體T10具有一閘極，其經配置以接收控制訊號P0。在一些實施例中，電晶體T10經配置以導通，進而將在OTP元件AS2與參考電阻器R2a之間所獲得的訊號傳輸到閂鎖電路632。

在一些實施例中，閂鎖電路632可依據在OTP元件AS2與參考電阻器R2a之間所獲得的訊號輸出到電晶體T2的閘極。換言之，可經配置的訊號與OTP元件AS2的狀態相關聯。OTP元件AS2類似於在圖3中的OTP元件AS2，因此省略其詳細描述。響應於由閂鎖電路632所產生之可經配置的訊號，即可導通電晶體T2。

可經配置的參考電阻器單元605可包括OTP元件AS3，其經配置以接收電源訊號VDD。OTP元件AS3可連接到參考電阻器R3a。舉例來說，參考電阻器R3a可與OTP元件AS3串聯。OTP元件AS3可經配置以經由電晶體T11而接收電源訊號VDD。電晶體T11具有一閘極，其經配置以接收一控制訊號P0。在一些實施例中，電晶體T12耦接在OTP元件AS3與參考電阻器R3a之間。電晶體T12具有一閘極，經配置以接收控制訊號P0。

如圖6所示，閂鎖電路633耦接到OTP元件AS3。閂鎖電路633可經由電晶體T13而耦接到OTP元件AS3。意即，電晶體T13可連接在OTP元件AS3與閂鎖電路633之間。電晶體T13具有一閘極，其經配置以接收控制訊號P0。在一些實施例中，電晶體T13經配置以導通，進而將在OTP元件AS3與參考電阻器R3a之間所獲得的訊號傳輸到閂鎖電路633。

在一些實施例中，閂鎖電路633可依據在OTP元件AS3與參考電阻器R3a之間所獲得的訊號輸出到電晶體T3的閘極。換言之，可經配置的訊號與OTP元件AS3的狀態相關聯。OTP元件AS3類似於在圖3中的OTP元件AS3，因此省略其詳細描述。響應於由閂鎖電路633所產生之可經配置的訊號，即可導通電晶體T3。

可經配置的參考電阻器單元605可包括OTP元件AS4，其經配置以接收電源訊號VDD。OTP元件AS4可連接到參考電阻器R4a。舉例來說，參考電阻器R4a可與OTP元件AS4串聯。OTP元件AS4可經配置以經由電晶體T14而接收電源訊號VDD。電晶體T14具有一閘極，其經配置以接收一控制訊號P0。在一些實施例中，電晶體T15耦接在OTP元件AS4與參考電阻器R4a之間。電晶體T15具有一閘極，經配置以接收控制訊號P0。

如圖6所示，閂鎖電路634耦接到OTP元件AS4。閂鎖電路634可經由電晶體T16而耦接到OTP元件AS4。意即，電晶體T16可連接在OTP元件AS4與閂鎖電路634之間。電晶體T16具有一閘極，其經配置以接收控制訊號P0。在一些實施例中，電晶體T16經配置以導通，進而將在OTP元件AS4與參考電阻器R4a之間所獲得的訊號傳輸到閂鎖電路634。

在一些實施例中，閂鎖電路634可依據在OTP元件AS4與參考電阻器R4a之間所獲得的訊號輸出到電晶體T4的閘極。換言之，可經配置的訊號與OTP元件AS4的狀態相關聯。OTP元件AS4類似於在圖3中的OTP元件AS4，因此省略其詳細描述。響應於由閂鎖電路634所產生之可經配置的訊號，即可導通電晶體T4。

在一些實施例中，OTP元件AS1、AS2、AS3、AS4類似於在圖5中的OTP元件AS1，因此省略其詳細描述。

在一些實施例中，響應於控制訊號P0，電晶體T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15、T16可導通，以在節點W產生訊號X。在一些實施例中，可經配置的參考電阻器單元605與OTP元件AS1、AS2、AS3、AS4的一狀態相關聯。藉由程式化一或多個OTP元件AS1、AS2、AS3、AS4，可調整可經配置的參考電阻器單元605的總電阻。

請參考圖6，OTP元件AS1可耦接到導電接觸點621，以接收一狀態設定訊號VB。在圖6中的狀態設定訊號VB可相同於在圖5中的狀態設定訊號VB。在一些實施例中，電晶體T17可耦接在OTP元件AS1與接地之間。電晶體T17具有一閘極，其經配置以接收一控制訊號P1。響應於控制訊號P1，電晶體T17經配置以導通，以使狀態設定訊號VB可施加到OTP元件AS1。由於狀態設定訊號VB施加到OTP元件AS1，所以可改變OTP元件AS1的一狀態。換言之，OTP元件AS1可藉由狀態設定訊號VB而進行程式化。

在一些實施例中，OTP元件AS2可耦接到導電接觸點622，以接收一狀態設定訊號VB。在圖6中的狀態設定訊號VB可相同於在圖5中的狀態設定訊號VB。在一些實施例中，電晶體T18可耦接在OTP元件AS2與接地之間。電晶體T18具有一閘極，其經配置以接收一控制訊號P2。響應於控制訊號P2，電晶體T18經配置以導通，以使狀態設定訊號VB可施加到OTP元件AS2。由於狀態設定訊號VB施加到OTP元件AS2，所以可改變OTP元件AS2的一狀態。換言之，OTP元件AS2可在狀態設定訊號VB之下進行程式化。

在一些實施例中，OTP元件AS3可耦接到導電接觸點623，以接收一狀態設定訊號VB。在圖6中的狀態設定訊號VB可相同於在圖5中的狀態設定訊號VB。在一些實施例中，電晶體T19可耦接在OTP元件AS3與接地之間。電晶體T19具有一閘極，其經配置以接收一控制訊號P3。響應於控制訊號P3，電晶體T19經配置以導通，以使狀態設定訊號VB可施加到OTP元件AS3。由於狀態設定訊號VB施加到OTP元件AS3，所以可改變OTP元件AS3的一狀態。換言之，OTP元件AS3可在狀態設定訊號VB之下進行程式化。

在一些實施例中，OTP元件AS4可耦接到導電接觸點624，以接收一狀態設定訊號VB。在圖6中的狀態設定訊號VB可相同於在圖5中的狀態設定訊號VB。在一些實施例中，電晶體T20可耦接在OTP元件AS4與接地之間。電晶體T20具有一閘極，其經配置以接收一控制訊號P4。響應於控制訊號P4，電晶體T20經配置以導通，以使狀態設定訊號VB可施加到OTP元件AS4。由於狀態設定訊號VB施加到OTP元件AS4，所以可改變OTP元件AS4的一狀態。換言之，OTP元件AS4可在狀態設定訊號VB之下進行程式化。

依據需要，可經配置的參考電阻器單元605之電阻可藉由一或多個OTP元件AS1、AS2、AS3、AS4而進行調整。在一些實施例中，可經配置的參考電阻器單元605包括十五個不同配置，其每一個提供一不同總電阻。可經配置的參考電阻器單元605的詳細配置提供在下列的表2之中。行AS1、AS2、AS3、AS4顯示相對應之OTP元件的狀態，其中「0」表示一未程式化狀態，而「1」表示一程式化狀態。該行總電阻顯示可經配置的參考電阻器單元605在每一個配置下的總電阻。 表2

配置	AS1	AS2	AS3	AS4	總電阻
1	0	0	0	0	1/(1/R1+1/R2+1/R3+1/R4)
2	1	0	0	0	1/(1/R2+1/R3+1/R4)
3	0	1	0	0	1/(1/R1+1/R3+1/R4)
4	0	0	1	0	1/(1/R1+1/R2+1/R4)
5	0	0	0	1	1/(1/R1+1/R2+1/R3)
6	1	1	0	0	1/(1/R3+1/R4)
7	1	0	1	0	1/(1/R2+1/R4)
8	1	0	0	1	1/(1/R2+1/R3)
9	0	1	1	0	1/(1/R1+1/R4)
10	0	1	0	1	1/(1/R1+1/R3)
11	0	0	1	1	1/(1/R1+1/R2)
12	1	1	1	0	R4
13	1	1	0	1	R3
14	1	0	1	1	R2
15	0	1	1	1	R1
16	1	1	1	1	∞

在一些實施例中，電阻器R1可為1MΩ，電阻器R2可為2MΩ，電阻器R3可為4MΩ，而電阻器R4可為8MΩ。據此，總電阻可為可變的，介於0.375到8MΩ的範圍之間。由於配置16具有一無限數值的一總電阻，因此其通常無法應用於正常狀態。據此，總電阻可為可變的，介於0.533到8MΩ的範圍之間。再者，在此例中之每一配置的總電阻提供在下列的表2A之中。 表2A

配置	AS1	AS2	AS3	AS4	總電阻(MΩ)
1	0	0	0	0	0.533
2	1	0	0	0	1.143
3	0	1	0	0	0.727
4	0	0	1	0	0.615
5	0	0	0	1	0.571
6	1	1	0	0	2.667
7	1	0	1	0	1.6
8	1	0	0	1	1.333
9	0	1	1	0	0.889
10	0	1	0	1	0.8
11	0	0	1	1	0.667
12	1	1	1	0	8
13	1	1	0	1	4
14	1	0	1	1	2
15	0	1	1	1	1
16	1	1	1	1	∞

如圖6所示，OTP元件AS1、AS2、AS3、AS4並未熔斷。圖6顯示列示在表2及表2A中的配置1。意即，可經配置的參考電阻器單元605可以看作是電阻器R1、R2、R3、R4的並聯等效電阻。依據表2A的實施例，可經配置的參考電阻器單元605的總電阻可大約為0.533MΩ。

圖6A是例示架構示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元605a。在圖6A中的可經配置的參考電阻器單元605a類似於在圖6中的可經配置的參考電阻器單元605，不同於圖6A，可經配置的參考電阻器單元605a包括已經程式化的OTP元件AS1。

當OTP元件AS1進行程式化時，圖6A表示列示在表2及表2A中的配置1。意即，在此實施例中，可經配置的參考電阻器單元605a的總電阻可看作是電阻器R2、R3、R4的並聯效電阻。依據表2A的實施例，可經配置的參考電阻器單元605a的總電阻可為1.143MΩ。

圖7是流程示意圖，例示本揭露一些實施例用於確定熔絲元件之狀態的方法700。舉例來說，可利用方法700以確定圖2之熔絲元件101的一狀態。用於確定在一記憶體元件中之一熔絲元件101的狀態之方法700可包括步驟701、702、703、704、705、706。在一些實施例中，方法700可藉由如圖1所示的一系統進行操作。

為了更好的理解，方法700可參考如圖2所示的半導體元件(記憶體元件)100進行描述。在步驟701中，可提供一記憶體元件，該記憶體元件包括一輸入端子以及一輸出端子。在一些實施例中，該記憶體元件可包括一或多個單元或是記憶體位元。

在步驟702中，一電源訊號VDD可施加到該記憶體元件的該輸入端子。在一些實施例中，該記憶體元件可包括一可經配置的參考電阻器單元105以及一熔絲元件101。可經配置的參考電阻器單元105可電性耦接到熔絲元件101。

在步驟703中，響應於該電源訊號，一訊號X可產生在一節點W處，而節點W位在可經配置的參考電阻器單元105與熔絲元件101之間。在一些實施例中，可經配置的參考電阻器單元105的電阻可超過熔絲元件101的電阻。在另一實施例中，可經配置的參考電阻器單元105可具有比熔絲元件101更較低的一電阻。

在步驟704中，訊號X可藉由一閂鎖電路130而轉換成一訊號Y。在一些實施例中，閂鎖電路130可電性耦接到節點W。在一些實施例中，轉換訊號的製程可包括將訊號反相或是相位移。換言之，訊號X可反相成訊號Y。訊號X可相位移而變成訊號Y。在一些實施例中，訊號X可與一預定訊號進行比較。據此，響應於比較結果，可產生訊號Y。在一些實施例中，比較的步驟可藉由該閂鎖電路而進行。在一些實施例中，該比較的步驟可藉由耦接到該記憶體元件之一外部系統而進行。

在一些實施例中，依據訊號X與該預定訊號的比較，邏輯訊號Y可在該記憶體元件的該輸出端子進行輸出。當訊號X超過該預定訊號時，其表示該熔絲元件並未熔斷。反之，當訊號X並未超過該預定訊號時，其表示熔絲元件101已經熔斷。

在一些實施例中，由於訊號X超過該預定訊號，所以閂鎖電路130可輸出一邏輯高訊號Y。反之，當訊號X低於該預定訊號時，閂鎖電路130可輸出一邏輯低訊號Y。

在步驟705中，評估訊號Y可在該記憶體元件的該輸出端子處獲得。

在步驟706中，辨別訊號Y以確定該記憶體元件是否為冗餘。在一些實施例中，可利用熔絲元件101的狀態以確定該半導體元件是否為一冗餘元件或是一正常元件。在一些實施例中，辨別訊號Y的步驟可藉由該記憶體元件的一外部系統而進行。在一些實施例中，當辨別為邏輯高訊號Y時，其表示熔絲元件101為熔斷，而邏輯低訊號Y表示熔絲元件101為未熔斷。

當辨別該訊號時，可確定該熔絲元件的狀態。據此，可確定該記憶體狀態(正常或是冗餘)。由於改善狀態辨別，所以可輕易地解決記憶體問題。

本揭露之一實施例提供一種半導體元件，用以確定一記憶體元件之一熔絲元件的狀態。該半導體電路包括一可經配置的參考電阻器單元，具有一第一端子以及一第二端子，該第一端子接收一第一電源訊號，該第二端子經配置以電性耦接該熔絲元件。此外，該半導體電路亦包括一第一閂鎖電路，經配置以讀取一第一節點的一第一狀態訊號，而該第一節點位在該可經配置的參考電阻器單元與該熔絲元件之間。該可經配置的參考電阻器單元包括一第一電阻器；一第一電晶體，與該第一電阻器並聯；以及一第一可經配置的單元，連接到該第一電晶體的一閘極。該第一可經配置的單元經配置以產生一第一可經配置的訊號，進而提供到該該第一電晶體的該閘極。

本揭露之另一實施例提供一種半導體元件，用以確定一記憶體元件之一熔絲元件的狀態。該半導體元件包括一可經配置的參考電阻器單元，具有一第一端子以及一第二端子，該第一端子接收一第一電源訊號，該第二端子經配置以與該熔絲元件電性耦接。該可經配置的參考電阻器單元包括一第一電阻器；一第一電晶體，與該第一電阻器串聯；以及一第一可經配置的單元，連接到該第一電晶體的一閘極。該第一可經配置的單元經配置以產生一第一可經配置的訊號，進而提供到該第一電晶體的該閘極。

本揭露之另一實施例提供一種確定一記憶體元件之一熔絲元件狀態的方法。該方法包括提供該記憶體元件，該記憶體元件具有一第一端子以及一第二端子；以及施加一第一電源訊號在該記憶體元件的該第一端子上。該記憶體元件包括一可經配置的參考電阻器單元，電性耦接到該熔絲元件。該方法亦包括在該記憶體元件的該第二端子處獲得響應該第一電源訊號的一評估訊號；以及辨別該評估訊號以確定該記憶體元件否為冗餘(redundant)。該可經配置的參考電阻器單元包括一第一電阻器；一第一電晶體，與該第一電阻器並聯；以及一第一可經配置的單元，連接到該第一電晶體的一閘極。該第一可經配置的單元經配置以產一第一可經配置的訊號，進而導通該第一電晶體。

該可經配置的電阻器單元以一可變電阻呈現。該可變電阻可依據該等製程變化所引起的該熔絲元件之電阻變化而進行調整。依據相對應之該熔絲元件的實際電阻值，該可經配置的參考電阻器之該電阻值可在該元件製造完成後進行修改。因此，增加本揭露的靈活性。此外，該可經配置的參考電阻器單元是藉由程式化該OTP元件(例如反熔絲)來進行調整，這樣可以減少程式化期間對相鄰區域的影響。具有該靈活性電阻器的該元件則無需為該參考電阻器添加額外的光罩，以縮短了生產時間。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。

10:系統 11:半導體元件 12:訊號產生器 13:監視器 14:耦合器 15:探針 100:半導體元件 100C:等效電路 101:熔絲元件 105:可經配置的參考電阻器單元 105A:可經配置的參考電阻器單元 105A’:等效電路 105B:可經配置的參考電阻器單元 105-1:端子 105-2:端子 110:評估單元 111A:導電路徑 111B:導電路徑 120:狀態設定單元 122:導電接觸點 130:閂鎖電路 131:反相器 132:反相器 300:可經配置的單元 310:程式化電路 310a:程式化電路 322:導電接觸點 330:閂鎖電路 331:反相器 332:反相器 405:可經配置的參考電阻器單元 405a:可經配置的參考電阻器單元 405b:可經配置的參考電阻器單元 405c:可經配置的參考電阻器單元 422:導電接觸點 431:閂鎖電路 432:閂鎖電路 433:閂鎖電路 434:閂鎖電路 500:可經配置的單元 522:導電接觸點 530:閂鎖電路 605:可經配置的參考電阻器單元 605a:可經配置的參考電阻器單元 621:導電接觸點 622:導電接觸點 623:導電接觸點 624:導電接觸點 631:閂鎖電路 632:閂鎖電路 633:閂鎖電路 634:閂鎖電路 700:方法 701:步驟 702:步驟 703:步驟 704:步驟 705:步驟 706:步驟 AS1:單次可程式化元件 AS2:單次可程式化元件 AS3:單次可程式化元件 AS4:單次可程式化元件 G:節點 IN_1:輸入端子 IN_2:輸入端子 M:訊號 N:可經配置的訊號 OUT_1:輸出端子 OUT_2:輸出端子 P0:控制訊號 P1:控制訊號 P2:控制訊號 P3:控制訊號 P4:控制訊號 R1:電阻器 R1a:參考電阻器 R2:電阻器 R2a:參考電阻器 R3:電阻器 R3a:參考電阻器 R4:電阻器 R4a:參考電阻器 RF:電阻器 RR:電阻器 T1:電晶體 T2:電晶體 T3:電晶體 T4:電晶體 T5:電晶體 T6:電晶體 T7:電晶體 T8:電晶體 T9:電晶體 T10:電晶體 T11:電晶體 T12:電晶體 T13:電晶體 T14:電晶體 T15:電晶體 T16:電晶體 T17:電晶體 T18:電晶體 T19:電晶體 T20:電晶體 T21:電晶體 T22:電晶體 T23:電晶體 T24:電晶體 TA:切換電路 TB:切換電路 TC:切換電路 TD:切換電路 TE:切換電路 VB:狀態設定訊號 VDD:電源訊號 VE:導電端子 VSS:接地端子 W:節點 X:訊號 Y:訊號

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號指相同的元件。 圖1是結構示意圖，例示本揭露一些實施例之用於測試多個半導體元件的系統。 圖2是結構示意圖，例示本揭露一些實施例的半導體元件。 圖2A是結構示意圖，例示本揭露一些實施例的半導體元件。 圖2B是結構示意圖，例示本揭露一些實施例的半導體元件。 圖2C是等效電路示意圖，例示本揭露一些實施之如圖2B所示的半導體元件的一部分。 圖3是方塊示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元。 圖3A是方塊示意圖，例示本揭露一些實施例之如圖3所示的狀態設定電路。 圖3B是等效電路示意圖，例示本揭露一些實施之如圖3所示的可經配置的參考電阻器單元的一部分。 圖4是方塊示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元。 圖4A是例示架構示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元。 圖4B是例示架構示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元。 圖4C是例示架構示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元。 圖5是方塊示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元。 圖6是方塊示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元。 圖6A是例示架構示意圖，例示本揭露一些實施例的可經配置的參考電阻器單元。 圖7是流程示意圖，例示本揭露一些實施例用於確定熔絲元件之狀態的方法。

100:半導體元件

101:熔絲元件

105:可經配置的參考電阻器單元

105-1:端子

105-2:端子

110:評估單元

120:狀態設定單元

122:導電接觸點

130:閂鎖電路

TA:切換電路

TB:切換電路

TC:切換電路

TD:切換電路

TE:切換電路

VB:狀態設定訊號

VDD:電源訊號

VE:導電端子

Claims (10)

1. 一種確定一記憶體元件之一熔絲元件狀態的方法，包括：提供該記憶體元件，該記憶體元件具有一第一端子以及一第二端子；施加一第一電源訊號在該記憶體元件的該第一端子上，其中該記憶體元件包括一可經配置的參考電阻器單元，電性耦接到該熔絲元件；在該記憶體元件的該第二端子處獲得響應該第一電源訊號的一評估訊號；以及辨別該評估訊號以確定該記憶體元件否為冗餘；其中該可經配置的參考電阻器單元包括：一第一電阻器；一第一電晶體，與該第一電阻器並聯；以及一第一可經配置的單元，連接到該第一電晶體的一閘極，其中該第一可經配置的單元經配置以產一第一可經配置的訊號，進而導通該第一電晶體。
2. 如請求項1所述之方法，還包括：響應該第一電源訊號而在一第一節點處產生一狀態訊號，該第一節點位在該可經配置的參考電阻器單元與該熔絲元件之間；以及藉由電性耦接到該第一節點的一第一閂鎖電路而將該狀態訊號轉換成該評估訊號。
3. 如請求項2所述之方法，其中將該狀態訊號轉換成該評估訊號包括：比較該狀態訊號與一預定訊號；以及依據該狀態訊號與該預定訊號之間的比較而輸出該評估訊號。
4. 如請求項1所述之方法，其中該第一可經配置的單元還包括：一單次可程式化元件，經配置以接收一第二電源訊號；一參考電阻器，與該單次可程式化元件串聯；以及一第二閂鎖電路，經配置以讀取在一第二節點處的一第一模式訊號，而該第二節點位在該單次可程式化元件與該參考電阻器之間；其中藉由該第二閂鎖電路而將該第一模式訊號轉換成該第一可經配置的訊號。
5. 如請求項4所述之方法，其中該單次可程式化元件包括一反熔絲。
6. 如請求項4所述之方法，其中該可經配置的參考電阻器單元的一電阻值與該單次可程式化元件的一狀態相關聯。
7. 如請求項5所述之方法，其中該第一可經配置的單元還包括：一第二電晶體，耦接到該單次可程式化元件，並具有一閘極，該閘極經配置以接收一第一控制訊號；以及一第三電晶體，耦接在該單次可程式化元件與該參考電阻器之間，並具有一閘極，該閘極經配置以接收該第一控制訊號。
8. 如請求項7所述之方法，其中響應施加到該單次可程式化元件的該第二電源訊號，該第二電晶體與該第三電晶體經配置以導通，進而在該第二節點處產生該第一模式訊號，而該第二節點位在該單次可程式化元件與該參考電阻器之間。
9. 如請求項7所述之方法，其中該第一可經配置的單元還包括：一第四電晶體，耦接在該單次可程式化元件與該第二閂鎖電路之間；其中該第四電晶體經配置以將該第一模式訊號傳輸到該第二閂鎖電路。
10. 如請求項7所述之方法，其中該第一可經配置的單元還包括：一第五電晶體，耦接在一第二導電接觸點與該單次可程式化元件之間，並具有一閘極，該閘極經配置以接收一第二控制訊號，其中該第五電晶體經配置以接收來自該第二導電接觸點的一第三電源訊號；以及一第六電晶體，耦接在該單次可程式化元件與該接地之間，並具有一閘極，該閘極經配置以接收該第二控制訊號；其中響應藉由該第二控制訊號而導通的該第五電晶體與該第六電晶體，對該單次可程式化元件進行程式化。

Images