CN100514079C

CN100514079C - 包括熔丝的半导体器件及能够抑制错误确定的其测试方法

Info

Publication number: CN100514079C
Application number: CNB2006100064795A
Authority: CN
Inventors: 上田岳洋
Original assignee: NEC Corp
Current assignee: Renesas Electronics Corp
Priority date: 2005-02-09
Filing date: 2006-02-09
Publication date: 2009-07-15
Anticipated expiration: 2026-02-09
Also published as: JP4828835B2; US7376036B2; JP2006222205A; CN1818692A; US20060200717A1

Abstract

一种用于测试半导体衬底上的熔丝是否被断开的方法，通过确定熔丝的电阻值是否大于第一阈值电阻值，来对熔丝执行第一测试操作。然后，通过确定熔丝的电阻值是否大于第二阈值电阻值，来对熔丝执行第二测试操作，其中第二阈值电阻值小于第一阈值电阻值。

Description

包括熔丝的半导体器件及能够抑制错误确定的其测试方法

技术领域

本发明涉及一种包括熔丝的半导体器件，特别涉及一种用于测试熔丝是否被断开的方法。

背景技术

熔丝可以被包括到半导体器件中。例如，在包括正常存储单元和冗余存储单元的半导体存储器件中，不仅提供用于选择正常存储单元的正常译码器，而且还提供用于选择冗余存储单元的冗余译码器。也就是说，如果在正常存储单元中发现有缺陷的存储单元，则这样的有缺陷的存储单元的地址被写入到冗余译码器中。结果，当冗余译码器接收到该地址时，冗余译码器去激活正常译码器，并且选择在其位置的冗余存储单元，以由此用冗余存储单元代替有缺陷的存储单元。因而，消除了有缺陷的存储单元的问题。

冗余译码器通常由多位熔丝型可编程只读存储器(PROM)构成。因此，通过熔丝的激光修整或者通过向熔丝提供烧断电流，来进行将上述地址写入到冗余译码器中的操作(见JP-6-140510-A)。

在熔丝通过上述写操作被断开之后，需要确保熔丝被完全断开。

在用于测试熔丝是否被断开的现有技术方法中，确定当在熔丝的各节点之间施加预定电压时，熔丝的一个节点处的电压是否大于(或者小于)阈值电压。换句话说，确定熔丝的电阻值是否大于阈值电阻值(见JP-6-140510-A)

发明内容

现在已经公开了上述现有技术的测试方法，但是，如果在不同的步骤重复多个测试操作，则会错误地确定熔丝没有被断开，即使该熔丝被断开了。结果，这样的半导体器件被废弃了。

也就是说，每当向熔丝施加电压时，熔丝的电阻值由于电迁移现象会逐渐地降低。结果，如果阈值电阻值被设置得太大，则在施加重复的电压时熔丝的电阻值将最终变得小于阈值电阻电压。

根据本发明，在用于测试半导体衬底上的熔丝是否被断开的方法中，通过确定熔丝的电阻值是否大于第一阈值电阻值，来对熔丝执行第一操作。然后，通过确定熔丝的电阻值是否大于第二阈值电阻值，来对熔丝执行第二操作，其中第二阈值电阻值小于第一阈值电阻值。

而且，在包括第一和第二节点的半导体器件中，熔丝和电阻元件串联连接在第一和第二节点之间，比较器连接到熔丝和电阻元件之间的第三节点，并且用于比较第三节点处的电压和阈值电压，从而在第一和第二节点之间施加不同的电压差，以确定熔丝是否被断开。

此外，由如下各部件构成一种半导体器件，所述部件为：焊盘；第一和第二读出线；连接到焊盘的熔丝；连接在熔丝和第一读出线之间的第一开关；连接到焊盘的具有不同阈值电阻值的多个电阻器；连接在各电阻器和第二读出线之间且用于选择各电阻器之一的第二开关；以及读出放大器，其连接到第一和第二读出线，并且用于比较流过由第一开关连接到第一读出线的熔丝的电流和流过由第二开关选择的各电阻器之一的电流。

附图说明

参考附图，从下面的描述中，将更加清楚地理解本发明，其中：

图1A、1B、1C和1D是流程图，用于说明根据本发明的制造(测试)半导体器件的方法的实施例；

图2是在图1A、1B、1C和1D中使用的半导体存储器件的第一例子的电路图；

图3是时序图，用于说明图2的器件的操作；

图4是在图1A、1B、1C和1D中使用的半导体存储器件的第二例子的电路图；

图5是在图1A、1B、1C和1D中使用的半导体存储器件的第三例子的电路图；

图6是在图1A、1B、1C和1D中使用的半导体存储器件的第四例子的电路图；以及

图7A和7B是时序图，用于说明图6的器件的操作。

具体实施方式

现在，将参考图1A、1B、1C和1D来说明根据本发明的制造(测试)半导体器件的方法的实施例。

首先，在步骤101，通过使用各种半导体制造工艺，诸如氧化工艺、淀积工艺、光刻和蚀刻工艺等，在半导体晶片中形成多个半导体器件(芯片)。结果，在每个半导体器件中形成晶体管元件、无源元件和互连以及用于冗余电路的熔丝。

接着，在步骤102，进行所谓的晶片测试。也就是说，选择一个半导体器件(芯片)，从而通过由测试探针对选择的半导体器件施加测试电压，来对选择的半导体器件进行测试。注意，能够选择多个半导体器件(芯片)，从而能够对多个半导体器件(芯片)同时进行上述测试。

接着，在步骤103，确定是否由在步骤102的测试找出了一个或者多个有缺陷的单元。只有当找到了这样的有缺陷的单元时，才使控制进行到步骤104和105。否则，控制直接进行到步骤106。

在步骤104，通过激光修整方法或者提供电流方法来断开与有缺陷的单元相对应的熔丝。然后，控制进行到步骤105。

在步骤105，通过确定是否

R_f>R_th1

来确定在步骤104断开的熔丝是否被实际地断开，

其中R_f是断开的熔丝的电阻值；并且

R_th1是阈值电阻值。在该情况中，由于没有考虑断开的熔丝的电迁移现象，所以阈值电阻值R_th1通常被设置得较大。

在步骤105，如果R_f≤R_th1，则能够对相应的熔丝再次执行由激光修整方法或者提供电流方法进行的断开操作，在该情况中熔丝再次经过断开测试。否则，包括该熔丝的半导体器件(芯片)能够被废弃。在最坏的情况下，整个半导体晶片能够被废弃。

步骤106对半导体晶片中的全部半导体器件(芯片)重复在步骤102到105的控制。

接着，在步骤107，半导体晶片被切割成彼此分开的半导体器件(芯片)。

接着，在步骤108，选择具有断开的熔丝的一个半导体器件(芯片)。

接着，在步骤109，通过确定是否

R_f>R_th2

来确定在步骤104断开的熔丝是否被实际地断开，

其中R_f是断开的熔丝的电阻值；并且

R_th2是阈值电阻值。在该情况中，由于考虑断开的熔丝的以往电迁移现象，所以阈值电阻值R_th2通常被设置为小于R_th1。

甚至在步骤109，如果R_f≤R_th2，则能够对相应的熔丝再次执行由激光修整方法或者提供电流方法进行的断开操作，在该情况中熔丝再次经过断开测试。否则，包括该熔丝的半导体器件(芯片)能够被废弃。

步骤110对包括断开的熔丝的全部半导体器件(芯片)重复在步骤108和109的控制。

接着，在步骤111，半导体器件被组装成半导体封装。也就是说，半导体器件(芯片)进行通过引线焊接方法或者倒装芯片连接方法提供的必需的外部连接，然后被树脂密封。

接着，在步骤112，选择具有断开的熔丝的一个半导体封装。

接着，在步骤113，通过确定是否

R_f>R_th3

来确定在步骤104断开的熔丝是否被实际地断开，

其中R_f是断开的熔丝的电阻值；并且

R_th3是阈值电阻值。在该情况中，由于考虑断开的熔丝的以往电迁移现象，所以阈值电阻值R_th3通常被设置为小于或者等于R_th2。

甚至在步骤113，如果R_f≤R_th3，则能够对相应的熔丝再次执行由激光修整方法或者提供电流方法进行的断开操作，在该情况中熔丝再次经过断开测试。否则，包括该熔丝的半导体封装能够被废弃。

步骤114对包括断开的熔丝的全部半导体封装重复在步骤112和113的控制。

在步骤114之后，已经通过了在步骤114的测试的半导体封装被可以被运输到用户，该用户可以在需要时进行在步骤115、116和117的控制。

在步骤115，选择具有断开的熔丝的一个半导体封装。

接着，在步骤116，通过确定是否

R_f>R_th4

来确定在步骤104断开的熔丝是否被实际地断开，

其中R_f是断开的熔丝的电阻值；并且

R_th4是阈值电阻值。在该情况中，由于考虑断开的熔丝的以往电迁移现象，所以阈值电阻值R_th4通常被设置为小于或者等于R_th3。

甚至在步骤116，如果R_f≤R_th4，则能够对相应的熔丝再次执行由激光修整方法或者提供电流方法进行的断开操作，在该情况中熔丝再次经过断开测试。否则，包括该熔丝的半导体封装能够被废弃。

步骤117对包括用户所需的断开的熔丝的全部半导体封装重复在步骤115和116的控制。

因而，上述阈值电阻值R_th1、R_th2、R_th3和R_th4满足下面的公式：

R_th1>R_th2≥R_th3≥R_th4>R_min

其中R_min是断开的熔丝的最小电阻，从而能够正常地操作半导体存储器件。

在示出了在图1A、1B、1C和1D中使用的半导体存储器件的第一例子的图2中，仅示出了在图1A的步骤101制造的半导体存储器件的冗余译码器的一个熔丝部件。也就是说，熔丝F和由用于烧断熔丝F的N沟道MOS晶体管形成的开关1串联连接在节点N1和地GND之间。在这种情况下，由电压生成电路(未示出)生成的内部电压或者从焊盘(未示出)提供的外部电压被施加于节点N1。

当烧断电压被施加于节点N1的条件下外部地施加一电压到晶体管1的焊盘P1时，熔丝F被断开。

而且，由N沟道MOS晶体管形成的开关2连接在节点N2和节点N3之间，其中节点N3位于熔丝F和晶体管1之间。在这种情况下，当电压被外部地施加到晶体管2的焊盘P2时，晶体管2导通，从而晶体管2起到具有其导通电阻的电阻元件的作用。

此外，比较器3连接到节点N3。比较器3由如下电路构成：NAND电路31；由P沟道MOS晶体管和N沟道MOS晶体管形成的传输门32；以及由两个环状连接的反相器形成的锁存电路33。NAND电路31具有连接到节点N3的输入I1和用于接收内部地或者外部地生成的高电压的输入I2。通常，由于输入I1具有由输入晶体管确定的基本上一定的阈值电压V_th，所以输出电压OUT取决于在节点N3处的电压是否高于V_th。也就是说，如果V_N3>V_th，其中V_N3是在节点N3处的电压，则输出电压OUT为低，相反，如果V_N3≤V_th，则输出电压OUT为高。当在传输门32的焊盘P3处的外部提供的电压为高时，输出电压OUT被锁存电路33锁存，其中锁存电路33在焊盘P4处生成输出信号。

下面说明确定两个不同的阈值电阻值R_th1和R_th2的例子。在任何例子的情况中，如图3所示，在焊盘P1处的电压为低，从而晶体管1被截止。而且，当在焊盘P2处的电压从时刻t1到时刻t4为高以导通晶体管2时，使在焊盘P3处的电压从时刻t2到时刻t3为高。因此，甚至在时刻t4之后，比较器3的比较结果仍保持在焊盘P4处。

在第一个确定例子中，通过将-α(α>0)和V_cc分别施加到节点N1和N2，即通过在节点N1和N2之间施加电位差V_cc+α，来实现阈值电阻值R_th1。也就是说，

V_N3＝V_cc·R1/(R1+R2)—α·R2/(R1+R2) (1)

其中R1是熔丝F的电阻值；并且R2是导通的晶体管2的电阻值。在这种情况下，为了实现熔丝F被断开，即R1>R_th1，

V_N3>V_th (2)

因此，根据公式(1)和(2)，

R1>R_th1＝R2·(V_th+α)/(V_cc—V_th) (3)

另一方面，通过将0V和V_cc分别施加到节点N1和N2，即通过在节点N1和N2之间施加电位差V_cc，来实现阈值电阻值R_th2。也就是说，

V_N3＝V_cc·R1/(R1+R2) (4)

在这种情况下，为了实现熔丝F被断开，即R1>R_th2，

V_N3>V_th (5)

因此，根据公式(4)和(5)，

R1>R_th2＝R2·V_th/(V_cc—V_th) (6)

根据公式(3)和(6)，阈值电阻值R_th1比阈值电阻值R_th2大α·R2/(V_cc—V_th)。

在第一个确定例子中，—α或者0V的电压被外部地施加于节点N1，而电压V_cc被内部地或者外部地施加于节点N2。

在第二个确定例子中，通过将0V和V_cc—α(α>0且V_cc>α)分别施加到节点N1和N2，即通过在节点N1和N2之间施加电位差V_cc—α，来实现阈值电阻值R_th1。也就是说，

V_N3＝(V_cc—α)·R1/(R1+R2) (7)

在这种情况下，为了实现熔丝F被断开，即R1>R_th1，

V_N3>V_th (8)

因此，根据公式(7)和(8)，

R1>R_th1＝R2·V_th/(V_cc—V_th—α) (9)

V_N3＝V_cc·R1/(R1+R2) (10)

在这种情况下，为了实现熔丝F被断开，即R1>R_th2，

V_N3>V_th (11)

因此，根据公式(10)和(11)，

R1>R_th2＝R2·V_th/(V_cc—V_th) (12)

根据公式(9)和(12)，阈值电阻值R_th1比阈值电阻值R_th2大α·R2·V_th/{(V_cc—V_th)·(V_cc—V_th—α)}。

在第二个确定例子中，0V的电压被内部地或者外部地施加于节点N1，而电压V_cc—α或者V_cc被外部地施加于节点N2。而且，在这种情况中，由于0V被施加于节点N1，焊盘P1能够起到节点N1的作用。

在第三个确定例子中，通过将V_cc和0V分别施加到节点N1和N2，即通过在节点N1和N2之间施加电位差V_cc，来实现阈值电阻值R_th1。也就是说，

V_N3＝V_cc·R2/(R1+R2) (13)

在这种情况下，为了实现熔丝F被断开，即R1>R_th1，

V_N3>V_th (14)

因此，根据公式(13)和(14)，

R1>R_th1＝R2·(V_cc—V_th)/V_th (15)

另一方面，通过将V_cc和—α(α>0)分别施加到节点N1和N2，即通过在节点N1和N2之间施加电位差V_cc—α，来实现阈值电阻值R_th2。也就是说，

V_N3＝V_cc·R2/(R1+R2)—α·R1/(R1+R2) (16)

在这种情况下，为了实现熔丝F被断开，即R1>R_th2，

V_N3>V_th (17)

因此，根据公式(16)和(17)，

R1>R_th2＝R2·(V_cc—V_th)/(V_th+α) (18)

根据公式(15)和(18)，阈值电阻值R_th1比阈值电阻值R_th2大α·R2·(V_cc—V_th)/{V_th·(V_th+α)}。

在第三个确定例子中，电压V_cc被内部地或者外部地施加于节点N1，而0V或者—α的电压被外部地施加于节点N2。

在第四个确定例子中，通过将V_cc和0V分别施加到节点N1和N2，即通过在节点N1和N2之间施加电位差V_cc，来实现阈值电阻值R_th1。也就是说，

V_N3＝V_cc·R2/(R1+R2) (19)

在这种情况下，为了实现熔丝F被断开，即R1>R_th1，

V_N3>V_th (20)

因此，根据公式(19)和(20)，

R1>R_th1＝R2·(V_cc—V_th)/V_th (21)

另一方面，通过将V_cc—α和0V分别施加到节点N1和N2，即通过在节点N1和N2之间施加电位差V_cc—α，来实现阈值电阻值R_th2。也就是说，

V_N3＝(V_cc—α)·R2/(R1+R2) (22)

在这种情况下，为了实现熔丝F被断开，即R1>R_th2，

V_N3>V_th (23)

因此，根据公式(22)和(23)，

R1>R_th2＝R2·(V_cc—V_th—α)/V_th (24)

根据公式(21)和(24)，阈值电阻值R_th1比阈值电阻值R_th2大α·R2/V_th。

在第四个确定例子中，电压V_cc或者V_cc—α被外部地施加于节点N1，而0V的电压被内部地或者外部地施加于节点N2。而且，在这种情况中，由于0V被施加于节点N2，所以焊盘P1能够起到节点N2的作用。

在示出了用在图1A、1B、1C和1D中的半导体存储器件的第二例子的图4中，仅示出了在图1A的步骤101制造的半导体存储器件的冗余译码器的一个熔丝部件。也就是说，焊盘P5、具有电阻值R3的电阻器4、开关5以及用于控制开关5的焊盘P6被连接到图2的节点N1。在这种情况中，电阻器4能够由多晶硅布线层或者导通状态的晶体管构成。因而，在焊盘P5和节点N1之间提供了具有不同电阻值的两条电阻路径。

下面说明两个不同的阈值电阻值R_th1和R_th2的确定。甚至在这种情况中，如图3所示，在焊盘P1处的电压为低，从而晶体管1被截止。而且，当在焊盘P2处的电压从时刻t1到时刻t4为高以导通晶体管2时，使在焊盘P3处的电压从时刻t2到时刻t3为高。因此，甚至在时刻t4之后，比较器3的比较结果仍保持在焊盘P4处。

通过使用在焊盘P6处的电压使开关5直接地选择焊盘P5，同时将0V和V_cc分别施加到焊盘P5和节点N2，从而在节点N1和N2之间施加电位差V_cc，来实现阈值电阻值R_th1。

另一方面，通过使用在焊盘P6处的电压使开关5选择电阻器4，同时将0V和V_cc分别施加到焊盘P5和节点N2，从而在节点N1和N2之间施加电位差V_cc—V_cc·(R1+R2)/(R1+R2+R3)，来实现阈值电阻值R_th2。

因而，图4的器件的操作对应于图2的器件的第一个确定例子的操作。

在示出用在图1A、1B、1C和1D中的半导体存储器件的第三例子的图5中，仅示出了在图1A的步骤101制造的半导体存储器件的冗余译码器的一个熔丝部件。也就是说，图4的焊盘P5、具有电阻值R3的电阻器4、开关5以及焊盘P6被连接到图4的节点N2。因而，在焊盘P5和节点N2之间提供了具有不同电阻值的两条电阻路径。

通过使用在焊盘P6处的电压使开关5选择电阻器4，同时将0V和V_cc分别施加到节点N1和焊盘P5，从而在节点N1和N2之间施加电位差V_cc—V_cc·(R1+R2)/(R1+R2+R3)，来实现阈值电阻值R_th1。

另一方面，通过使用在焊盘P6处的电压使开关5直接地选择焊盘P5，同时将0V和V_cc分别施加到焊盘P5和节点N2，从而在节点N1和N2之间施加电位差V_cc，来实现阈值电阻值R_th2。

因而，图5的器件的操作对应于图2的器件的第二个确定例子的操作。

在图5中，0V的电压被内部地或者外部地施加于节点N1。

在示出用在图1A、1B、1C和1D中的半导体存储器件的第三例子的图6中，仅示出了在图1A的步骤101制造的半导体存储器件的冗余译码器的一个熔丝部件。也就是说，焊盘P11被连接到熔丝F、具有阈值电阻值R_th1的电阻器11—1、具有阈值电阻值R_th2的电阻器11—2。熔丝F经由开关11被连接到地GND，其中开关11由用于烧断熔丝F的N沟道MOS晶体管形成。晶体管12由在焊盘P12处的电压来控制。

而且，熔丝F被连接到由焊盘P13处的电压控制的开关13，而电阻器11—1和11—2被连接到由焊盘P14处的电压控制的开关14。开关13和14分别连接到读出放大器15的读出线SL1和SL2，其中读出放大器15用于对熔丝F的电阻值R1和电阻器11—1或者11—2的阈值电阻值R_th1或者R_th2进行比较。

读出放大器15由正边读出放大部件151、负边读出放大器152以及N沟道MOS晶体管153构成，其中正边读出放大部件151由两个交叉连接的P沟道MOS晶体管1511和1512形成，用于读出在读出线SL1和SL2处的电压，负边读出放大器152由两个交叉连接的N沟道MOS晶体管1521和1522形成，用于读出在读出线SL1和SL2处的电压，N沟道MOS晶体管153用于根据在焊盘P15处的读出放大器使能信号SANE来激活负边读出放大部件152。注意，正边读出放大部件151总是被激活的。

此外，焊盘P16被连接到读出线SL1，以从其生成比较结果。

此外，开关16被连接到读出线SL1和SL2，以在V_cc下对它们预充电。开关16由在焊盘P17处的电压来控制。

接下来，将说明两个不同的阈值电阻值R_th1和R_th2的确定。

现在将参考图7A来说明熔丝F的电阻值R1相对于阈值电阻值R_th1的确定。注意，在焊盘P11处的电压最初被接地。

首先，在时刻t1，开关13和16断开，开关14位于空档。而且，负边读出放大部件152被读出放大器使能信号SANE去激活。因此，只有正边读出放大部件151被激活，从而读出线SL1和SL2之一被上拉到V_cc。

接着，在时刻t2，开关16接通，从而读出线SL1和SL2都改变到V_cc。

接着，在时刻t3，开关16断开，从而读出线SL1和SL2保持在V_cc。

接着，在时刻t4，开关13接通，从而读出线SL1被连接到熔丝F。同时，开关14位于电阻器11—1，从而读出线SL2被连接到电阻器11—1。因此，根据熔丝F和电阻器11—1的电阻值R1和R_th1，电流被提供到熔丝F和电阻器11—1。结果，如果R1>R_th1，则只有晶体管1511导通，从而读出线SL1被上拉到V_cc，而读出线SL2被下拉到GND。另一方面，如果R1≤R_th1，则只有晶体管1512导通，从而读出线SL2被上拉到V_cc，而读出线SL1被下拉到GND。

接着，在时刻t5，开关13断开并且开关14位于空档。结果，根据R1>R_th1或者R1≤R_th1，晶体管1511和1512中只有一个晶体管导通，从而读出线SL1和SL2中只有一条读出线被上拉到V_cc。

最后，在时刻t6，使读出放大器使能信号SANE为高，以导通晶体管153，因而激活负边读出放大部件152。结果，根据R1>R_th1或者R1≤R_th1，晶体管1511和1512中只有一个晶体管导通，从而读出线SL1和SL2中只有一条读出线被下拉到GND。

因而，如果R1>R_th1，则读出线SL1被上拉到V_cc，从而在焊盘P16处的电压也被上拉到V_cc。另一方面，如果R1≤R_th1，则读出线SL1被下拉到GND，从而在焊盘P16处的电压也被下拉到GND。

接下来将参考图7B来说明熔丝F的电阻值R1相对于阈值电阻值R_th2的确定。注意，除了开关14选择电阻器11—2之外，图7B与图7A相同。

接着，在时刻t4，开关13接通，从而读出线SL1被连接到熔丝F。同时，开关14位于电阻器11—2，从而读出线SL2被连接到电阻器11—2。因此，根据熔丝F和电阻器11—2的电阻值R1和R_th2，电流被提供到熔丝F和电阻器11—2。结果，如果R1>R_th2，则只有晶体管1511导通，从而读出线SL1被上拉到V_cc，而读出线SL2被下拉到GND。另一方面，如果R1≤R_th2，则只有晶体管1512导通，从而读出线SL2被上拉到V_cc，而读出线SL1被下拉到GND。

接着，在时刻t5，开关13断开并且开关14位于空档。结果，根据R1>R_th2或者R1≤R_th2，晶体管1511和1512中只有一个晶体管导通，从而读出线SL1和SL2中只有一条读出线被上拉到V_cc。

最后，在时刻t6，使读出放大器使能信号SANE为高，以导通晶体管153，因而激活负边读出放大部件152。结果，根据R1>R_th2或者R1≤R_th2，晶体管1511和1512中只有一个晶体管导通，从而读出线SL1和SL2中只有一条读出线被下拉到GND。

因而，如果R1>R_th2，则读出线SL1被上拉到V_cc，从而在焊盘P16处的电压也被上拉到V_cc。另一方面，如果R1≤R_th2，则读出线SL1被下拉到GND，从而在焊盘P16处的电压也被下拉到GND。

在图2、4、5和6中，只提供了两个阈值电阻值R_th1和R_th2。但是，能够提供三个或者更多个阈值电阻值。也就是说，在图2中，为器件提供不同的值α1、α2、……。在图4和5中，具有不同电阻值的两个或者多个电阻器4能够并联连接，能够由开关5选择它们中的一个。在图6中，能够提供三个或者更多个电阻器11—1、11—2、11—3、……，并且能够由开关4选择它们中的一个。

而且，在图2、4、5和6中，通过向熔丝F提供烧断电流来烧断熔丝F，从而熔丝F能够由于电迁移现象被断开。

此外，本发明能够被应用与除了半导体存储器件之外的其它半导体器件。

如在此前所述，根据本发明，由于通过使用阈值电阻值来进行多个测试操作，所以能够抑制错误的确定。

Claims

1.一种用于测试半导体衬底上的熔丝是否被断开的方法，包括：

通过确定所述熔丝的电阻值是否大于第一阈值电阻值，来对所述熔丝执行第一测试操作；以及

在执行所述第一测试操作之后，通过确定所述熔丝的电阻值是否大于第二阈值电阻值，来对所述熔丝执行第二测试操作，其中第二阈值电阻值小于所述第一阈值电阻值。

2.根据权利要求1的方法，其中所述熔丝和形成在所述半导体衬底上的电阻元件串联连接在第一节点和第二节点之间，

执行所述第一测试操作包括在第一节点和第二节点之间施加第一电位差；并且

执行所述第二测试操作包括在第一节点和第二节点之间施加第二电位差，所述第二电位差与所述第一电位差不同。

3.根据权利要求2的方法，其中执行所述第一测试操作还包括在施加所述第一电位差的同时，对所述熔丝和所述电阻元件之间的节点处的电压与一阈值电压进行比较；并且

执行所述第二测试操作还包括在施加所述第二电位差的同时，对所述熔丝和所述电阻元件之间的节点处的电压与所述阈值电压进行比较。

4.根据权利要求2的方法，其中所述第一电位差和第二电位差中的至少一个是从所述半导体衬底的外部提供的。

5.根据权利要求2的方法，其中所述第一电位差和第二电位差中的至少一个是在所述半导体衬底内生成的。

6.根据权利要求2的方法，其中通过将地电压和负电压选择性地施加到串联的所述熔丝和所述电阻元件的第一节点，来实现所述第一电位差和第二电位差。

7.根据权利要求2的方法，其中通过将正电源电压和低于所述正电源电压的正电压选择性地施加到串联的所述熔丝和所述电阻元件的第一节点，来实现所述第一电位差和第二电位差。

8.根据权利要求2的方法，其中串联的所述熔丝和所述电阻元件的第一节点包括用于向所述熔丝提供烧断电流的焊盘。

9.根据权利要求2的方法，其中串联的所述熔丝和所述电阻元件的第一节点经由具有不同电阻值的多条电阻路径连接到一焊盘，

通过经由所述电阻路径中的一条电阻路径，在所述焊盘和所述熔丝与所述电阻元件的第二节点之间施加第三电位差，来施加所述第一电位差，

通过经由所述电阻路径中的另一电阻路径，在所述焊盘和所述熔丝与所述电阻元件的第二节点之间施加所述第三电位差，来施加所述第二电位差。

10.根据权利要求9的方法，其中所述焊盘用于烧断所述熔丝。

11.根据权利要求1的方法，其中通过向所述熔丝提供烧断电流来断开所述熔丝。

12.根据权利要求1的方法，其中通过电迁移现象来断开所述熔丝。

13.根据权利要求2的方法，其中所述电阻元件包括晶体管。

14.根据权利要求1的方法，其中执行所述第一测试操作包括对流过所述熔丝的电流和流过具有所述第一阈值电阻值的第一电阻器的电流进行比较，

执行所述第二测试操作包括对流过所述熔丝的电流和流过具有所述第二阈值电阻值的第二电阻器的电流进行比较。

15.一种半导体器件，包括：

第一节点和第二节点；

串联连接在所述第一节点和第二节点之间的熔丝和电阻元件；以及

比较器，其连接在所述熔丝和所述电阻元件之间的第三节点，并用于对在所述第三节点处的电压和阈值电压进行比较，从而将不同的电位差施加在所述第一节点和第二节点之间，以确定所述熔丝是否被断开。

16.根据权利要求15的半导体器件，其中所述比较器包括逻辑电路。

17.根据权利要求16的半导体器件，其中所述逻辑电路包括NAND电路。

18.根据权利要求15的半导体器件，还包括：

焊盘；以及

连接到所述焊盘和所述第一和第二节点之一的、具有不同电阻值的多条电阻路径，

从而在所述焊盘和所述第一和第二节点中的另一个之间施加电位差。

19.一种半导体器件，包括：

焊盘；

第一读出线和第二读出线；

连接到所述焊盘的熔丝；

连接在所述熔丝和所述第一读出线之间的第一开关；

连接到所述焊盘的、具有不同阈值电阻值的多个电阻器；

第二开关，其连接在所述电阻器和所述第二读出线之间，用于选择所述多个电阻器之一；以及

读出放大器，其连接在所述第一和第二读出线之间，用于对流过由所述第一开关连接到所述第一读出线的所述熔丝的电流和流过由所述第二开关选择的所述多个电阻器之一的电流进行比较。

20.根据权利要求19的半导体器件，其中所述读出放大器包括：

连接到所述第一读出线和第二读出线的正边读出放大器部件；

连接到所述第一读出线和第二读出线的负边读出放大器部件；以及

使能元件，其连接到所述负边读出放大部件，用于使能所述负边读出放大部件，

所述器件还包括开关电路，其连接到所述第一读出线和第二读出线，用于向所述第一读出线和第二读出线施加电源电压。