JP3642555B2 - 半導体装置及びそのテスト方法 - Google Patents
半導体装置及びそのテスト方法 Download PDFInfo
- Publication number
- JP3642555B2 JP3642555B2 JP18273899A JP18273899A JP3642555B2 JP 3642555 B2 JP3642555 B2 JP 3642555B2 JP 18273899 A JP18273899 A JP 18273899A JP 18273899 A JP18273899 A JP 18273899A JP 3642555 B2 JP3642555 B2 JP 3642555B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- cut
- semiconductor device
- power source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びそのテスト方法に係り、特にレーザ等で切断されるヒューズを備えた半導体装置及びそのヒューズの切断の有無をチェックする方法に関する。
【０００２】
【従来の技術】
従来、レーザ等で切断されるヒューズを備えた半導体装置では、ヒューズと直列にプルアップ抵抗またはプルダウン抵抗が接続されている。ヒューズとプルアップ抵抗またはプルダウン抵抗との接続点の電位は、ヒューズの抵抗とプルアップ抵抗またはプルダウン抵抗との抵抗分割によって定まる。ヒューズが切断されるとヒューズの抵抗は大きくなり、切断されていないと小さいため、その接続点の電位によりヒューズが切断されたか否かを判別することができる。
図７は、ヒューズがプルアップ抵抗に接続された従来の半導体装置のテスト回路を示す。図７において、ヒューズ１の第１の端子は接地され、第２の端子はプルアップ抵抗の第１の端子に接続される。プルアップ抵抗２の第２の端子は電源に接続される。ヒューズ１とプルアップ抵抗２の接続点ａは、例えばインバータ３の入力端子に接続される。一般的に、プルアップ抵抗２の抵抗値は非切断時のヒューズ１の抵抗値よりも大きく設定される。
図７に示す回路において、ヒューズ１の切断の有無により、ヒューズ１とプルアップ抵抗2の接続点ａの電位は大きく変動する。よって、接続点ａの電位とインバータ３のしきい値との関係を用い、インバータ３の出力信号からヒューズ１の切断の有無を判断する。すなわち、ヒューズ１が切断されていない場合には、ヒューズ１の抵抗値がプルアップ抵抗２の抵抗値よりも小さいことから、接続点ａ電位はグラウンドに近い値になる。したがって、インバータ３は入力信号を“０”と判断する。また、ヒューズ１が切断されている場合には、ヒューズ１の抵抗値がハイインピーダンスとなっているので、接続点ａの電位は電源電位に近い値になる。したがって、インバータ３は入力信号“１”と判断する。
【０００３】
図８は、ヒューズがプルダウン抵抗に接続された従来のテスト回路を示す。図８において、ヒューズ１１の第１の端子は電源に接続され、第２の端子はプルダウン抵抗１２の第１の端子に接続される。プルダウン抵抗１２の第２の端子は接地される。ヒューズ１１とプルダウン抵抗１２の接続点ｂは、例えばインバータ１３の入力端子に接続される。一般的に、プルダウン抵抗１２の抵抗値は非切断時のヒューズ１１の抵抗値よりも大きく設定される。
図８に示す回路において、ヒューズ１１の切断の有無により、ヒューズ１１とプルダウン抵抗１２の接続点ｂの電位は大きく変動する。よって、接続点ｂの電位とインバータ１３のしきい値との関係を用い、インバータ１３の出力信号からヒューズ１１の切断の有無を判断する。すなわち、ヒューズ１１が切断されていない場合には、ヒューズ１１の抵抗値がプルダウン抵抗１２の抵抗値よりも小さいことから、接続点ｂ電位は電源電位に近い値になる。したがって、インバータ１３は入力信号を“１”と判断する。また、ヒューズ１１が切断されている場合には、ヒューズ１１の抵抗値がハイインピーダンスとなっているので、接続点ｂの電位はグラウンドに近い値になる。したがって、インバータ１３は入力信号“０”と判断する。
【０００４】
【発明が解決しようとする課題】
レーザ等でヒューズを切断した場合、完全にヒューズが切断されていれば問題は生じない。しかし、完全には切断されていない場合、切断されたか否かの判定が不安定になり、問題が生じる。
すなわち、切断すべきヒューズが中途半端にしか切断されなかった場合、完全には切断されていないヒューズとプルアップ抵抗との抵抗分割により決まる電位が切断されたと判断される電位を超えていると、その半導体装置はヒューズが切断された良品として出荷される。しかし、出荷後に顧客の電圧、温度、ノイズ等の使用環境や素子特性の経時変化等により、例えば、ヒューズとプルアップ抵抗との接続点の電位やインバータのしきい値が変動し、顧客の使用時にヒューズが切断されていないと判断される可能性がある。
また、逆に切断されてはならないヒューズが何らかの原因により間違って切断された場合、完全に切断が行われれば出荷テストの際に誤切断が行われたと判断され不良品として除去されるが、中途半端に切断され、ヒューズとプルアップ抵抗の抵抗分割によって決まる電位が切断されていないと判断される電位を超えていると、その半導体装置はヒューズが切断されていないと判断され出荷される。しかし、出荷後に顧客の電圧、温度、ノイズ等の使用環境や素子特性の経時変化等により、例えば、ヒューズとプルアップ抵抗との接続点の電位やインバータのしきい値が変動し、顧客の使用時にヒューズが切断されていると判断される可能性がある。
【０００５】
以上、プルアップ抵抗を用いた場合について述べたが、プルダウン抵抗を用いた場合も同様の問題が生じる。
本発明は、上記課題を鑑みてなされたもので、切断すべきヒューズが中途半端に切断された場合や切断してはならないヒューズが誤って切断されて中途半端な切断となった場合、そのヒューズ回路を含む半導体装置を確実に不良品として除去可能とすることを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置は、第１の電源と第２の電源との間に直列接続されたヒューズ及び第１のスイッチと、入力端子が前記ヒューズと前記第１のスイッチとの接続点に接続され、前記ヒューズの切断の有無を判定する判定回路とを具備し、前記第１のスイッチ回路は、前記判定回路の出力と制御信号とにより制御される。
ここで、前記第１の電源と第２の電源との間の電流量を測定する測定手段を更に具備することが望ましい。
また、第３の電源と前記接続点との間に接続された第２のスイッチを更に具備し、この第２のスイッチは、前記判定回路の出力と前記制御信号とにより制御されてもよい。
ここで、前記第３の電源と第２の電源との間の電流量を測定する測定手段を更に具備することが望ましい。
また、本発明の半導体装置は、第１の電源と第２の電源との間に直列接続されたヒューズ及び第１のトランジスタと、入力端子が前記ヒューズと前記第１のトランジスタとの接続点に接続され、前記ヒューズの切断の有無を判定する判定回路と、前記判定回路の出力端子に接続されるラッチ回路と、このラッチ回路の出力端子に入力端子の一方が接続されるＮＯＲゲートと、このＮＯＲゲートの出力端子がゲート端子に接続される、前記接続点と第３の電源との間に設けられた第２のトランジスタと、テスト時に、前記第１のトランジスタのゲート、前記ラッチ回路のラッチ信号入力端子、及び、前記ＮＯＲゲートの他方の入力端子にテスト信号が供給され、前記第３の電源と前記第２の電源との間に設けられ、この間の電流量を測定する測定手段とを具備する。
【０００７】
さらに、本発明の半導体装置のテスト方法は、第１の電源と第２の電源との間にヒューズ及び第１のスイッチとを直列に接続し、前記ヒューズと前記第１のスイッチとの接続点の電位によりヒューズの切断の有無を判定する半導体装置のテスト方法であって、前記電位の状態により制御される判定回路の出力と制御信号とを用いて、通常モードでは期待値の判定を行い、かつ、テストモードでは電源間の電流量を測定することにより、前記ヒューズの切断状態を判定する。
【０００８】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図１は、本発明の一実施例を示す半導体装置の回路図である。本実施例では、図７に示した従来回路と同一の構成要素には同一の符号を付し、ここでの説明は省略する。
図１において、ヒューズ１の第1の端子は第２の電源電位に接続、例えば接地され、第２の端子はプルアップ抵抗２の第１の端子に接続される。ヒューズ１は、例えばポリシリコンにより形成され、レーザ等によって溶断することができる。プルアップ抵抗２の第２の端子は、第一のスイッチ、例えば、トランジスタ６を介して電源電位Ｖddに接続される。尚、トランジスタ６のゲートにはテスト時にテスト信号が供給される。
ヒューズ１とプルアップ抵抗２との接続点ａは、判定回路、例えば、インバータ３の入力端子に接続される。また、インバータ３の出力は、ラッチ回路８の入力端子に接続される。また、ラッチ回路８のラッチ信号入力端子にはテスト時にテスト信号が供給される。
ラッチ回路８の出力は、論理回路（ＮＯＲゲート）９の一方の入力端子に接続される。また、ＮＯＲゲート９の他方の入力端子にはテスト時にテスト信号が供給される。
【０００９】
ＮＯＲゲート９の出力端子は接続点ａと電源電位Ｖddとの間に設けられた第２のスイッチ、例えば、トランジスタ７のゲートに接続される。
次に図２及び３を用いて、図１に示す半導体装置の動作について説明する。図２は、半導体装置のテスト方法の一実施例に係り、ヒューズの切断状態と回路の状態との関係を通常モードとテストモードについて示した図である。図３は通常モードでヒューズ切断の有無の判定とヒューズの切断状態との関係、及びテストモードでのそれぞれの状態において、電源電流Ｉddが流れるか流れないかについて示した図である。
図１の回路において、テスト（出荷テスト）時以外の通常動作では、テストモード信号を“０”とする。これによりトランジスタ７は非導通状態となり、トランジスタ６は導通状態となる。また、ラッチ回路８の入力には、インバータ３の出力が接続されており、ラッチ信号としてテストモードの信号が接続されている。このラッチ回路８は通常モードでのインバータ３の出力信号を、テストモード信号の“０”から“１”に切り換えるタイミングでラッチし、テストモード信号が“１”の間、すなわちテストモードの間この値を保持する。
【００１０】
図２に示したように、通常モードにおいて、ヒューズが全く切断されていない場合、インバータ３の入力電位は、１／４×Ｖddであり、完全に切断された場合、Ｖddである（図2(a)）。また、テストもードにおいて、ヒューズが全く切断されていない場合、トランジスタ６とトランジスタ７はＯＦＦするため、電源電流Ｉddは流れない（図2(b)）。一方、完全に切断された場合、トランジスタ６はＯＮ、トランジスタ７はＯＦＦとなるが、ヒューズ１が完全に切断されているために電源電流Ｉddは流れない（図2(c)）。よって、図３に示すように、ヒューズが切断されていない場合あるいは正常に切断された場合は、通常モードにおいてもテストモードにおいても、期待通りに判定され、かつ電源電流Ｉddは流れない。このように期待通りの結果が得られる。
次に、ヒューズの切断を実施したが完全に切断されず中途半端に切断され、ヒューズの切り残しが少ない場合と多い場合を想定する。ここで、例えば、切り残しが少ない場合のヒューズの抵抗値を、プルアップ抵抗値（３Ｒ）の４／３倍すなわち４Ｒ、切り残しが多い場合のヒューズの抵抗値を、プルアップ抵抗値の２／３倍すなわち２Ｒとする。
【００１１】
まず、ヒューズの切り残しが少ない場合を考える。この場合、ヒューズ抵抗が中途半端に切断され、切り残しがあるにも関わらず、通常モードにおいて、ａ点の電位は４／７×Ｖddとなり（図2(e)）、図３で示すように通常モードの判定では、期待値通りに切断されていると判断されてしまう。テストモードにおいては、切断と判断されているのでトランジスタ７はＯＮ状態になり、トランジスタ７とヒューズ１の切り残しを経て、電源電位と接地との間に電源電流Ｉddが流れる（図2(f)）。ヒューズが完全に切断されていれば電源電流Ｉddは流れないわけであり、Ｖddと接地との間に設けられる電流計等により、電源電流Ｉddを測定して、電源電流Ｉddが流れていればヒューズが完全に切断されていないことがわかる。
したがって、従来ではヒューズの切り残しがあるにも関わらず、出荷テストでは良品と判断され出荷されていた場合でも、また、通常モードでは期待値通りに切断されていると判断されても、本実施例のようにテストモードにおいて、電源電流Ｉddを測定することにより、切り残しがある、すなわちことを知ることが可能となる。
次に、ヒューズの切り残しが多い場合を考える。ヒューズが中途半端に切断され、切り残しはあるが切り残しが多いために、ａ点の電位は２／５×Ｖddとなり（図2(g)）、図３で示すように通常モードの判定において、期待値に対して反対の値と判定されるため、この時点で不良品と判定することができる。
【００１２】
このように、切断されるべきヒューズが中途半端に切断された場合、切り残しが多い場合には、通常モードで期待値に対して反対の値と判定されるために不良品と判定することができ、切り残しが少なく通常モードでは良品と判定される場合にも、テストモードでは電源電流が流れるために不良品と判定することができる。
すなわち、通常モードでの期待値に対する判定とテストモードでの電源電流による判定により、ヒューズが正しく切断されているか判定することができ、正しく切断されていない半導体装置を不良として除去することができる。
なお、トランジスタ６のオン抵抗を利用して、プルアップ抵抗２とトランジスタ６を兼用しても構わない。
また、図４に示されるように、トランジスタ７とトランジスタ６を兼用させることもできる。なお、図５は、図４の半導体装置のテスト回路の、ヒューズの切断状態と回路の状態との関係を通常モードとテストモードについて示した図である。この時、トランジスタ７とトランジスタ６を兼用させたトランジスタとプルアップ抵抗２を兼用しても構わない。
図６は、本発明の他の実施例を示す半導体装置の回路図である。本実施例では、図８に示した従来回路と同一の構成要素には同一の符号を付し、ここでの説明は省略する。
【００１３】
図６において、ヒューズ１１の第1の端子は電源電位Ｖddに接続され、第２の端子はプルダウン抵抗１２の第１の端子に接続される。ヒューズ１１は、例えばポリシリコンにより形成され、レーザ等によって溶断することができる。プルダウン抵抗１２の第２の端子は、トランジスタ１６を介して接地される。尚、トランジスタ１６のゲートにはテスト時にテスト信号が供給される。
ヒューズ１１とプルダウン抵抗１２との接続点１ａは、インバータ１３の入力端子に接続される。また、インバータ１３の出力は、ラッチ回路１８の入力端子に接続される。また、ラッチ回路１８のラッチ信号入力端子にはテスト時にテスト信号が供給される。
ラッチ回路１８の出力は、論理回路（ＮＯＲゲート）１９の一方の入力端子に接続される。また、ＮＯＲゲート１９の他方の入力端子にはテスト時にテスト信号が供給される。
ＮＯＲゲート１９の出力端子は接続点１ａと接地との間に設けられたトランジスタ１７のゲートに接続される。
本実施例は、図１に示される実施例と同様に、切断されるべきヒューズが中途半端に切断された場合、切り残しが多い場合には、通常モードで期待値に対して反対の値と判定されるために不良品と判定することができ、切り残しが少なく通常モードでは良品と判定される場合にも、テストモードでは電源電流が流れるために不良品と判定することができる。
【００１４】
すなわち、通常モードでの期待値に対する判定とテストモードでの電源電流による判定により、ヒューズが正しく切断されているか判定することができ、正しく切断されていない半導体装置を不良として除去することができる。
なお、トランジスタ１６のオン抵抗を利用して、プルダウン抵抗１２とトランジスタ１６を兼用しても構わない。
また、トランジスタ１７とトランジスタ１６を兼用させることもできる。この時、トランジスタ１７とトランジスタ１６を兼用させたトランジスタとプルダウン抵抗１２を兼用しても構わない。
【００１５】
【発明の効果】
レーザ等で切断すべきヒューズが中途半端に切断された場合や切断してはならないヒューズが誤って切断されて中途半端な切断となった場合、そのヒューズ回路を含む半導体装置を確実に不良品として除去することができる。
【図面の簡単な説明】
【図１】 本発明の一実施例を示す半導体装置の回路図。
【図２】 図１に示す半導体装置のヒューズの切断状態と回路の状態との関係を通常モードとテストモードについて示した図。
【図３】 図２の判定結果を示す図。
【図４】 本発明の他の実施例を示す半導体装置の回路図。
【図５】 図４に示す半導体装置のヒューズの切断状態と回路の状態との関係を通常モードとテストモードについて示した図。
【図６】 本発明の他の実施例を示す半導体装置の回路図。
【図７】 従来の半導体装置の一例を示す回路図。
【図８】 従来の半導体装置の他の例を示す回路図。
【符号の説明】
１…ヒューズ
２…プルアップ抵抗
３…インバータ
６…トランジスタ
７…トランジスタ
８…ラッチ回路
９…ＮＯＲゲート
１１…ヒューズ
１２…プルダウン抵抗
１３…インバータ
１６…トランジスタ
１７…トランジスタ
１８…ラッチ回路
１９…ＮＯＲゲート
【発明の属する技術分野】
本発明は、半導体装置及びそのテスト方法に係り、特にレーザ等で切断されるヒューズを備えた半導体装置及びそのヒューズの切断の有無をチェックする方法に関する。
【０００２】
【従来の技術】
従来、レーザ等で切断されるヒューズを備えた半導体装置では、ヒューズと直列にプルアップ抵抗またはプルダウン抵抗が接続されている。ヒューズとプルアップ抵抗またはプルダウン抵抗との接続点の電位は、ヒューズの抵抗とプルアップ抵抗またはプルダウン抵抗との抵抗分割によって定まる。ヒューズが切断されるとヒューズの抵抗は大きくなり、切断されていないと小さいため、その接続点の電位によりヒューズが切断されたか否かを判別することができる。
図７は、ヒューズがプルアップ抵抗に接続された従来の半導体装置のテスト回路を示す。図７において、ヒューズ１の第１の端子は接地され、第２の端子はプルアップ抵抗の第１の端子に接続される。プルアップ抵抗２の第２の端子は電源に接続される。ヒューズ１とプルアップ抵抗２の接続点ａは、例えばインバータ３の入力端子に接続される。一般的に、プルアップ抵抗２の抵抗値は非切断時のヒューズ１の抵抗値よりも大きく設定される。
図７に示す回路において、ヒューズ１の切断の有無により、ヒューズ１とプルアップ抵抗2の接続点ａの電位は大きく変動する。よって、接続点ａの電位とインバータ３のしきい値との関係を用い、インバータ３の出力信号からヒューズ１の切断の有無を判断する。すなわち、ヒューズ１が切断されていない場合には、ヒューズ１の抵抗値がプルアップ抵抗２の抵抗値よりも小さいことから、接続点ａ電位はグラウンドに近い値になる。したがって、インバータ３は入力信号を“０”と判断する。また、ヒューズ１が切断されている場合には、ヒューズ１の抵抗値がハイインピーダンスとなっているので、接続点ａの電位は電源電位に近い値になる。したがって、インバータ３は入力信号“１”と判断する。
【０００３】
図８は、ヒューズがプルダウン抵抗に接続された従来のテスト回路を示す。図８において、ヒューズ１１の第１の端子は電源に接続され、第２の端子はプルダウン抵抗１２の第１の端子に接続される。プルダウン抵抗１２の第２の端子は接地される。ヒューズ１１とプルダウン抵抗１２の接続点ｂは、例えばインバータ１３の入力端子に接続される。一般的に、プルダウン抵抗１２の抵抗値は非切断時のヒューズ１１の抵抗値よりも大きく設定される。
図８に示す回路において、ヒューズ１１の切断の有無により、ヒューズ１１とプルダウン抵抗１２の接続点ｂの電位は大きく変動する。よって、接続点ｂの電位とインバータ１３のしきい値との関係を用い、インバータ１３の出力信号からヒューズ１１の切断の有無を判断する。すなわち、ヒューズ１１が切断されていない場合には、ヒューズ１１の抵抗値がプルダウン抵抗１２の抵抗値よりも小さいことから、接続点ｂ電位は電源電位に近い値になる。したがって、インバータ１３は入力信号を“１”と判断する。また、ヒューズ１１が切断されている場合には、ヒューズ１１の抵抗値がハイインピーダンスとなっているので、接続点ｂの電位はグラウンドに近い値になる。したがって、インバータ１３は入力信号“０”と判断する。
【０００４】
【発明が解決しようとする課題】
レーザ等でヒューズを切断した場合、完全にヒューズが切断されていれば問題は生じない。しかし、完全には切断されていない場合、切断されたか否かの判定が不安定になり、問題が生じる。
すなわち、切断すべきヒューズが中途半端にしか切断されなかった場合、完全には切断されていないヒューズとプルアップ抵抗との抵抗分割により決まる電位が切断されたと判断される電位を超えていると、その半導体装置はヒューズが切断された良品として出荷される。しかし、出荷後に顧客の電圧、温度、ノイズ等の使用環境や素子特性の経時変化等により、例えば、ヒューズとプルアップ抵抗との接続点の電位やインバータのしきい値が変動し、顧客の使用時にヒューズが切断されていないと判断される可能性がある。
また、逆に切断されてはならないヒューズが何らかの原因により間違って切断された場合、完全に切断が行われれば出荷テストの際に誤切断が行われたと判断され不良品として除去されるが、中途半端に切断され、ヒューズとプルアップ抵抗の抵抗分割によって決まる電位が切断されていないと判断される電位を超えていると、その半導体装置はヒューズが切断されていないと判断され出荷される。しかし、出荷後に顧客の電圧、温度、ノイズ等の使用環境や素子特性の経時変化等により、例えば、ヒューズとプルアップ抵抗との接続点の電位やインバータのしきい値が変動し、顧客の使用時にヒューズが切断されていると判断される可能性がある。
【０００５】
以上、プルアップ抵抗を用いた場合について述べたが、プルダウン抵抗を用いた場合も同様の問題が生じる。
本発明は、上記課題を鑑みてなされたもので、切断すべきヒューズが中途半端に切断された場合や切断してはならないヒューズが誤って切断されて中途半端な切断となった場合、そのヒューズ回路を含む半導体装置を確実に不良品として除去可能とすることを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置は、第１の電源と第２の電源との間に直列接続されたヒューズ及び第１のスイッチと、入力端子が前記ヒューズと前記第１のスイッチとの接続点に接続され、前記ヒューズの切断の有無を判定する判定回路とを具備し、前記第１のスイッチ回路は、前記判定回路の出力と制御信号とにより制御される。
ここで、前記第１の電源と第２の電源との間の電流量を測定する測定手段を更に具備することが望ましい。
また、第３の電源と前記接続点との間に接続された第２のスイッチを更に具備し、この第２のスイッチは、前記判定回路の出力と前記制御信号とにより制御されてもよい。
ここで、前記第３の電源と第２の電源との間の電流量を測定する測定手段を更に具備することが望ましい。
また、本発明の半導体装置は、第１の電源と第２の電源との間に直列接続されたヒューズ及び第１のトランジスタと、入力端子が前記ヒューズと前記第１のトランジスタとの接続点に接続され、前記ヒューズの切断の有無を判定する判定回路と、前記判定回路の出力端子に接続されるラッチ回路と、このラッチ回路の出力端子に入力端子の一方が接続されるＮＯＲゲートと、このＮＯＲゲートの出力端子がゲート端子に接続される、前記接続点と第３の電源との間に設けられた第２のトランジスタと、テスト時に、前記第１のトランジスタのゲート、前記ラッチ回路のラッチ信号入力端子、及び、前記ＮＯＲゲートの他方の入力端子にテスト信号が供給され、前記第３の電源と前記第２の電源との間に設けられ、この間の電流量を測定する測定手段とを具備する。
【０００７】
さらに、本発明の半導体装置のテスト方法は、第１の電源と第２の電源との間にヒューズ及び第１のスイッチとを直列に接続し、前記ヒューズと前記第１のスイッチとの接続点の電位によりヒューズの切断の有無を判定する半導体装置のテスト方法であって、前記電位の状態により制御される判定回路の出力と制御信号とを用いて、通常モードでは期待値の判定を行い、かつ、テストモードでは電源間の電流量を測定することにより、前記ヒューズの切断状態を判定する。
【０００８】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図１は、本発明の一実施例を示す半導体装置の回路図である。本実施例では、図７に示した従来回路と同一の構成要素には同一の符号を付し、ここでの説明は省略する。
図１において、ヒューズ１の第1の端子は第２の電源電位に接続、例えば接地され、第２の端子はプルアップ抵抗２の第１の端子に接続される。ヒューズ１は、例えばポリシリコンにより形成され、レーザ等によって溶断することができる。プルアップ抵抗２の第２の端子は、第一のスイッチ、例えば、トランジスタ６を介して電源電位Ｖddに接続される。尚、トランジスタ６のゲートにはテスト時にテスト信号が供給される。
ヒューズ１とプルアップ抵抗２との接続点ａは、判定回路、例えば、インバータ３の入力端子に接続される。また、インバータ３の出力は、ラッチ回路８の入力端子に接続される。また、ラッチ回路８のラッチ信号入力端子にはテスト時にテスト信号が供給される。
ラッチ回路８の出力は、論理回路（ＮＯＲゲート）９の一方の入力端子に接続される。また、ＮＯＲゲート９の他方の入力端子にはテスト時にテスト信号が供給される。
【０００９】
ＮＯＲゲート９の出力端子は接続点ａと電源電位Ｖddとの間に設けられた第２のスイッチ、例えば、トランジスタ７のゲートに接続される。
次に図２及び３を用いて、図１に示す半導体装置の動作について説明する。図２は、半導体装置のテスト方法の一実施例に係り、ヒューズの切断状態と回路の状態との関係を通常モードとテストモードについて示した図である。図３は通常モードでヒューズ切断の有無の判定とヒューズの切断状態との関係、及びテストモードでのそれぞれの状態において、電源電流Ｉddが流れるか流れないかについて示した図である。
図１の回路において、テスト（出荷テスト）時以外の通常動作では、テストモード信号を“０”とする。これによりトランジスタ７は非導通状態となり、トランジスタ６は導通状態となる。また、ラッチ回路８の入力には、インバータ３の出力が接続されており、ラッチ信号としてテストモードの信号が接続されている。このラッチ回路８は通常モードでのインバータ３の出力信号を、テストモード信号の“０”から“１”に切り換えるタイミングでラッチし、テストモード信号が“１”の間、すなわちテストモードの間この値を保持する。
【００１０】
図２に示したように、通常モードにおいて、ヒューズが全く切断されていない場合、インバータ３の入力電位は、１／４×Ｖddであり、完全に切断された場合、Ｖddである（図2(a)）。また、テストもードにおいて、ヒューズが全く切断されていない場合、トランジスタ６とトランジスタ７はＯＦＦするため、電源電流Ｉddは流れない（図2(b)）。一方、完全に切断された場合、トランジスタ６はＯＮ、トランジスタ７はＯＦＦとなるが、ヒューズ１が完全に切断されているために電源電流Ｉddは流れない（図2(c)）。よって、図３に示すように、ヒューズが切断されていない場合あるいは正常に切断された場合は、通常モードにおいてもテストモードにおいても、期待通りに判定され、かつ電源電流Ｉddは流れない。このように期待通りの結果が得られる。
次に、ヒューズの切断を実施したが完全に切断されず中途半端に切断され、ヒューズの切り残しが少ない場合と多い場合を想定する。ここで、例えば、切り残しが少ない場合のヒューズの抵抗値を、プルアップ抵抗値（３Ｒ）の４／３倍すなわち４Ｒ、切り残しが多い場合のヒューズの抵抗値を、プルアップ抵抗値の２／３倍すなわち２Ｒとする。
【００１１】
まず、ヒューズの切り残しが少ない場合を考える。この場合、ヒューズ抵抗が中途半端に切断され、切り残しがあるにも関わらず、通常モードにおいて、ａ点の電位は４／７×Ｖddとなり（図2(e)）、図３で示すように通常モードの判定では、期待値通りに切断されていると判断されてしまう。テストモードにおいては、切断と判断されているのでトランジスタ７はＯＮ状態になり、トランジスタ７とヒューズ１の切り残しを経て、電源電位と接地との間に電源電流Ｉddが流れる（図2(f)）。ヒューズが完全に切断されていれば電源電流Ｉddは流れないわけであり、Ｖddと接地との間に設けられる電流計等により、電源電流Ｉddを測定して、電源電流Ｉddが流れていればヒューズが完全に切断されていないことがわかる。
したがって、従来ではヒューズの切り残しがあるにも関わらず、出荷テストでは良品と判断され出荷されていた場合でも、また、通常モードでは期待値通りに切断されていると判断されても、本実施例のようにテストモードにおいて、電源電流Ｉddを測定することにより、切り残しがある、すなわちことを知ることが可能となる。
次に、ヒューズの切り残しが多い場合を考える。ヒューズが中途半端に切断され、切り残しはあるが切り残しが多いために、ａ点の電位は２／５×Ｖddとなり（図2(g)）、図３で示すように通常モードの判定において、期待値に対して反対の値と判定されるため、この時点で不良品と判定することができる。
【００１２】
このように、切断されるべきヒューズが中途半端に切断された場合、切り残しが多い場合には、通常モードで期待値に対して反対の値と判定されるために不良品と判定することができ、切り残しが少なく通常モードでは良品と判定される場合にも、テストモードでは電源電流が流れるために不良品と判定することができる。
すなわち、通常モードでの期待値に対する判定とテストモードでの電源電流による判定により、ヒューズが正しく切断されているか判定することができ、正しく切断されていない半導体装置を不良として除去することができる。
なお、トランジスタ６のオン抵抗を利用して、プルアップ抵抗２とトランジスタ６を兼用しても構わない。
また、図４に示されるように、トランジスタ７とトランジスタ６を兼用させることもできる。なお、図５は、図４の半導体装置のテスト回路の、ヒューズの切断状態と回路の状態との関係を通常モードとテストモードについて示した図である。この時、トランジスタ７とトランジスタ６を兼用させたトランジスタとプルアップ抵抗２を兼用しても構わない。
図６は、本発明の他の実施例を示す半導体装置の回路図である。本実施例では、図８に示した従来回路と同一の構成要素には同一の符号を付し、ここでの説明は省略する。
【００１３】
図６において、ヒューズ１１の第1の端子は電源電位Ｖddに接続され、第２の端子はプルダウン抵抗１２の第１の端子に接続される。ヒューズ１１は、例えばポリシリコンにより形成され、レーザ等によって溶断することができる。プルダウン抵抗１２の第２の端子は、トランジスタ１６を介して接地される。尚、トランジスタ１６のゲートにはテスト時にテスト信号が供給される。
ヒューズ１１とプルダウン抵抗１２との接続点１ａは、インバータ１３の入力端子に接続される。また、インバータ１３の出力は、ラッチ回路１８の入力端子に接続される。また、ラッチ回路１８のラッチ信号入力端子にはテスト時にテスト信号が供給される。
ラッチ回路１８の出力は、論理回路（ＮＯＲゲート）１９の一方の入力端子に接続される。また、ＮＯＲゲート１９の他方の入力端子にはテスト時にテスト信号が供給される。
ＮＯＲゲート１９の出力端子は接続点１ａと接地との間に設けられたトランジスタ１７のゲートに接続される。
本実施例は、図１に示される実施例と同様に、切断されるべきヒューズが中途半端に切断された場合、切り残しが多い場合には、通常モードで期待値に対して反対の値と判定されるために不良品と判定することができ、切り残しが少なく通常モードでは良品と判定される場合にも、テストモードでは電源電流が流れるために不良品と判定することができる。
【００１４】
すなわち、通常モードでの期待値に対する判定とテストモードでの電源電流による判定により、ヒューズが正しく切断されているか判定することができ、正しく切断されていない半導体装置を不良として除去することができる。
なお、トランジスタ１６のオン抵抗を利用して、プルダウン抵抗１２とトランジスタ１６を兼用しても構わない。
また、トランジスタ１７とトランジスタ１６を兼用させることもできる。この時、トランジスタ１７とトランジスタ１６を兼用させたトランジスタとプルダウン抵抗１２を兼用しても構わない。
【００１５】
【発明の効果】
レーザ等で切断すべきヒューズが中途半端に切断された場合や切断してはならないヒューズが誤って切断されて中途半端な切断となった場合、そのヒューズ回路を含む半導体装置を確実に不良品として除去することができる。
【図面の簡単な説明】
【図１】 本発明の一実施例を示す半導体装置の回路図。
【図２】 図１に示す半導体装置のヒューズの切断状態と回路の状態との関係を通常モードとテストモードについて示した図。
【図３】 図２の判定結果を示す図。
【図４】 本発明の他の実施例を示す半導体装置の回路図。
【図５】 図４に示す半導体装置のヒューズの切断状態と回路の状態との関係を通常モードとテストモードについて示した図。
【図６】 本発明の他の実施例を示す半導体装置の回路図。
【図７】 従来の半導体装置の一例を示す回路図。
【図８】 従来の半導体装置の他の例を示す回路図。
【符号の説明】
１…ヒューズ
２…プルアップ抵抗
３…インバータ
６…トランジスタ
７…トランジスタ
８…ラッチ回路
９…ＮＯＲゲート
１１…ヒューズ
１２…プルダウン抵抗
１３…インバータ
１６…トランジスタ
１７…トランジスタ
１８…ラッチ回路
１９…ＮＯＲゲート
Claims (6)
- 第１の電源と第２の電源との間に直列接続されたヒューズ及び第１のスイッチと、
入力端子が前記ヒューズと前記第１のスイッチとの接続点に接続され、前記ヒューズの切断の有無を判定する判定回路とを具備し、
前記第１のスイッチ回路は、前記判定回路の出力と制御信号とにより制御されることを特徴とする半導体装置。 - 前記第１の電源と前記第２の電源との間の電流量を測定する測定手段を更に具備することを特徴とする請求項１記載の半導体装置。
- 第３の電源と前記接続点との間に接続された第２のスイッチを更に具備し、この第２のスイッチは、前記判定回路の出力と前記制御信号とにより制御されることを特徴とする請求項１記載の半導体装置。
- 前記第３の電源と前記第２の電源との間の電流量を測定する測定手段を更に具備することを特徴とする請求項３記載の半導体装置。
- 第１の電源と第２の電源との間に直列接続されたヒューズ及び第１のトランジスタと、
入力端子が前記ヒューズと前記第１のトランジスタとの接続点に接続され、前記ヒューズの切断の有無を判定する判定回路と、
前記判定回路の出力端子に接続されるラッチ回路と、
このラッチ回路の出力端子に入力端子の一方が接続されるＮＯＲゲートと、
このＮＯＲゲートの出力端子がゲート端子に接続される、前記接続点と第３の電源との間に設けられた第２のトランジスタと、
テスト時に、前記第１のトランジスタのゲート、前記ラッチ回路のラッチ信号入力端子、及び、前記ＮＯＲゲートの他方の入力端子にテスト信号が供給され、前記第３の電源と前記第２の電源との間に設けられ、この間の電流量を測定する測定手段とを具備することを特徴とする半導体装置。 - 第１の電源と第２の電源との間にヒューズ及び第１のスイッチとを直列に接続し、前記ヒューズと前記第１のスイッチとの接続点の電位によりヒューズの切断の有無を判定する半導体装置のテスト方法であって、前記電位の状態により制御される判定回路の出力と制御信号とを用いて、第１のモードでは期待値の判定を行い、第２のモードでは電源間の電流量を測定することにより、前記ヒューズの切断状態を判定することを特徴とする半導体装置のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18273899A JP3642555B2 (ja) | 1999-06-29 | 1999-06-29 | 半導体装置及びそのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18273899A JP3642555B2 (ja) | 1999-06-29 | 1999-06-29 | 半導体装置及びそのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001013224A JP2001013224A (ja) | 2001-01-19 |
| JP3642555B2 true JP3642555B2 (ja) | 2005-04-27 |
Family
ID=16123583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18273899A Expired - Fee Related JP3642555B2 (ja) | 1999-06-29 | 1999-06-29 | 半導体装置及びそのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3642555B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3636965B2 (ja) * | 2000-05-10 | 2005-04-06 | エルピーダメモリ株式会社 | 半導体装置 |
| JP2003263900A (ja) | 2002-03-12 | 2003-09-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2004265523A (ja) * | 2003-03-03 | 2004-09-24 | Renesas Technology Corp | 半導体装置 |
| JP4360485B2 (ja) | 2003-05-14 | 2009-11-11 | Ｏｋｉセミコンダクタ株式会社 | フューズ検出回路 |
| JP4545416B2 (ja) * | 2003-11-04 | 2010-09-15 | パナソニック株式会社 | Ｐｒｏｍ回路 |
| JP2005185015A (ja) | 2003-12-19 | 2005-07-07 | Tokai Rika Co Ltd | 電流遮断回路及び電気式ステアリングロック装置 |
| JP4828835B2 (ja) * | 2005-02-09 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体製品の製造方法 |
| JP2016157706A (ja) * | 2013-07-02 | 2016-09-01 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
-
1999
- 1999-06-29 JP JP18273899A patent/JP3642555B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001013224A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7474106B2 (en) | Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination | |
| US5768290A (en) | Semiconductor integrated circuit device incorporating fuse-programmable pass/fail identification circuit and pass/fail determination method thereof | |
| KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
| US7573273B2 (en) | Fuse cutting test circuit, fuse cutting test method, and semiconductor circuit | |
| JP3274364B2 (ja) | 半導体装置及びヒューズチェック方法 | |
| US7229858B2 (en) | Semiconductor wafer and semiconductor device manufacturing method using the same | |
| JP3642555B2 (ja) | 半導体装置及びそのテスト方法 | |
| US5663902A (en) | System and method for disabling static current paths in fuse logic | |
| US5973977A (en) | Poly fuses in CMOS integrated circuits | |
| JP2001296335A (ja) | 半導体装置の検査方法及び検査装置 | |
| KR100220555B1 (ko) | 디코딩 어드레스 페일을 방지하기 위한 리던던시 디코딩 회로 | |
| JP3097643B2 (ja) | 半導体装置の試験方法及び半導体装置 | |
| JPH11326442A (ja) | 集積回路のテストにおけるコンタクト不良の識別のための装置 | |
| US6972612B2 (en) | Semiconductor device with malfunction control circuit and controlling method thereof | |
| JP2007141882A (ja) | 半導体装置、半導体装置の試験装置および試験方法 | |
| KR100344838B1 (ko) | 본딩 옵션 회로 | |
| KR100649827B1 (ko) | 입력 보호회로 | |
| KR100500468B1 (ko) | 반도체 장치의 테스트 모드 제어회로 | |
| JPH1090356A (ja) | 半導体装置 | |
| KR0176192B1 (ko) | 반도체 메모리 장치의 오류검출정정회로의 디세이블회로 | |
| KR950015176B1 (ko) | 테스트가 용이한 반도체 칩 | |
| JP2001091599A (ja) | 半導体集積回路 | |
| JPH0576589B2 (ja) | ||
| JPS6187349A (ja) | 半導体ウエハ | |
| CA2242152C (en) | Poly fuses in cmos integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |