KR100344838B1 - 본딩 옵션 회로 - Google Patents

본딩 옵션 회로 Download PDF

Info

Publication number
KR100344838B1
KR100344838B1 KR1020000042441A KR20000042441A KR100344838B1 KR 100344838 B1 KR100344838 B1 KR 100344838B1 KR 1020000042441 A KR1020000042441 A KR 1020000042441A KR 20000042441 A KR20000042441 A KR 20000042441A KR 100344838 B1 KR100344838 B1 KR 100344838B1
Authority
KR
South Korea
Prior art keywords
circuit
bonding
ground potential
nmos transistor
bonding pad
Prior art date
Application number
KR1020000042441A
Other languages
English (en)
Other versions
KR20020008610A (ko
Inventor
박영기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000042441A priority Critical patent/KR100344838B1/ko
Publication of KR20020008610A publication Critical patent/KR20020008610A/ko
Application granted granted Critical
Publication of KR100344838B1 publication Critical patent/KR100344838B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 X16 패키지 제품으로 X8의 동작을 동시에 체크할 수 있도록 한 본딩 옵션 회로에 관한 것으로서, X8 또는 X16을 결정하는 결정회로와, 상기 결정 회로에 연결되는 본딩 패드와, 상기 본딩 패드와 결정 회로 사이의 노드에 연결되는 저항과, 상기 본딩 패드에 본딩 와이어를 통해 연결되는 접지 전위의 리드 프레임과, 상기 노드에 드레인 연결되고 접지 전위에 소오스가 연결되는 NMOS 트랜지스터와, 상기 NMOS 트랜지스터의 게이트에 연결되는 테스트 모드회로를 포함하여 구성됨을 특징으로 한다

Description

본딩 옵션 회로{bonding option circuit}
본 발명은 본딩 옵션(Bonding Option) 회로에 관한 것으로, 특히 X16으로 샘플(Sample)을 제작한 후 X8을 동시에 테스트가 가능하도록 하는데 적당한 봉딩 옵션 회로에 관한 것이다.
일반적으로 본딩 옵션 회로란 반도체 소자를 패키지할 때 입력패드를 선택적으로 접지 전위(VSS)에 본딩하거나 또는 본딩하지 않음으로서 반도체 소자를 여러 가지 모드에 선택적으로 사용하는 것을 말한다.
한편, 반도체 집적회로는 다수의 핀을 갖는 칩(Chip) 형태의 외관을 갖게 되며, 칩을 제조한 후에 제조 회사에서는 반도체 집적회로를 테스트 모드로 동작시켜 집적회로의 불량 여부를 판단하고, 불량이 없는 경우 사용자에게 판매하게 된다.
이때 판매되는 반도체 집적회로는 사용자 임의로 테스트 모드에 진입할 수 없도록 사용자 모드로 고정된다.
또한, 반도체 집적회로의 핀 수가 많은 경우 다수의 핀을 통해 입력되는 신호에 따라 테스트 모드 또는 사용자 모드를 동작하게 제조된다.
이하, 첨부된 도면을 참고하여 종래의 본딩 옵션 회로를 설명하면 다음과 같다.
도 1은 종래의 본딩 옵션 회로를 나타낸 구성도이다.
도 1에 도시한 바와 같이, 접지 전위(VSS)의 리드 프레임(Lead Frame ; LF)(11), 본딩 와이어(Bonding Wire : BW)(12), 본딩 패드(Bonding Pad : BP)(13), 저항(R)(14), X8 또는 X16을 결정하는 결정 회로(15)로 구성된다.
즉, X8 또는 X16을 결정하는 결정 회로(15)와, 상기 결정 회로(15)에 연결되는 본딩 패드(13)와, 상기 본딩 패드(13)와 결정 회로(15) 사이의 노드(N1)에 연결되는 저항(14)과, 상기 본딩 패드(13)에 본딩 와이어(12)를 통해 연결되는 접지 전위(VSS)의 리드 프레임(11)으로 구성된다.
상기와 같이 구성된 종래의 본딩 옵션 회로는 본딩 패드(13)가 접지 전위(VSS)의 리드 프레임(11)과 본딩 와이어(12)로 연결되면, 노드(N1)의 전압이 접지 전위(VSS)로 되어 결정 회로(15)는 X8로 동작하도록 결정한다.
그리고 본딩 패드(13)가 접지 전위(VSS)의 리드 프레임(11)과 본딩 와이어(12)로 연결되지 않은 경우 노드(N1) 전압이 전원 전압(VCC)으로 되어 결정 회로(15)는 X16으로 동작한다.
그러나 상기와 같은 종래의 본딩 옵션 회로에 있어서 다음과 같은 문제점이 있었다.
즉, X16과 X8 제품이 동일 칩(Chip)으로 구성하기 불가능하여 동일 칩에 대한 X16 패키지 상태의 특성과 X8 패키지 상태의 특성을 비교하기가 어렵다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 X16 패키지 제품으로 X8의 동작을 동시에 체크할 수 있도록 한 본딩 옵션 회로를 제공하는데 그 목적이 있다.
도 1은 종래의 본딩 옵션 회로를 나타낸 구성도
도 2는 본 발명에 의한 본딩 옵션 회로를 나타낸 구성도
도면의 주요 부분에 대한 부호의 설명
21 : 리드 프레임 22 : 본딩 와이어
23 : 본딩 패드 24 : 저항
25 : 결정 회로 26 : NMOS 트랜지스터
27 : 테스트 모드회로
상기와 같은 목적을 달성하기 위한 본 발명에 의한 본딩 옵션 회로는 X8 또는 X16을 결정하는 결정 회로와, 상기 결정 회로에 연결되는 본딩 패드와, 상기 본딩 패드와 결정 회로 사이의 노드에 연결되는 저항과, 상기 본딩 패드에 본딩 와이어를 통해 연결되는 접지 전위의 리드 프레임과, 상기 노드에 드레인 연결되고 접지 전위 소오스가 연결되는 NMOS 트랜지스터와, 상기 NMOS 트랜지스터의 게이트에 연결되는 테스트 모드회로를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 본딩 옵션 회로를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 본딩 옵션 회로를 나타낸 구성도이다.
도 2에 도시한 바와 같이, 접지 전위(VSS)의 리드 프레임(Lead Frame ; LF)(21), 본딩 와이어(Bonding Wire : BW)(22), 본딩 패드(Bonding Pad : BP)(23), 저항(R)(24), X8 또는 X16을 결정하는 결정 회로(25) 그리고 NMOS 트랜지스터(26), 테스트 모드(Test Mode)회로(27)로 구성된다.
즉, X8 또는 X16을 결정하는 결정 회로(25)와, 상기 결정 회로(25)에 연결되는 본딩 패드(23)와, 상기 본딩 패드(23)와 결정 회로(25) 사이의 노드(N1)에 연결되는 저항(24)과, 상기 본딩 패드(23)에 본딩 와이어(22)를 통해 연결되는 접지 전위(VSS)의 리드 프레임(21)과, 상기 노드(N1)에 드레인 연결되고 접지 전위(VSS)에 소오스가 연결되는 NMOS 트랜지스터(26)와, 상기 NMOS 트랜지스터(26)의 게이트에 연결되는 테스트 모드회로(27)로 구성된다.
여기서 상기 NMOS 트랜지스터(26) 대신에 전원 전압(VCC) 레벨로 만들어 주는 PMOS 트랜지스터를 테스트 모드회로(27)와 연결하여 사용할 수도 있다.
상기와 같이 구성된 본 발명에 의한 본딩 옵션 회로는 본딩 패드(23)가 접지 전위(VSS)의 리드 프레임(21)과 본딩 와이어(22)로 연결된 경우 결정 회로(25)는 X8을 동작시키거나 테스트 모드회로(27)를 사용하여 NMOS 트랜지스터(26)를 전원 전압(VCC) 레벨로 만들어서 X8의 동작이 가능하도록 한다.
또한, 본딩 패드(23)가 접지 전위(VSS)의 리드 프레임(21)과 본딩 와이어(22)로 연결되지 않을 경우는 결정 회로(25)는 X16으로 동작되게 한다.
따라서 X16으로 제작된 샘플을 X8로 특성을 체크하고자 할 때 테스트 모드회로(27)를 사용하여 NMOS 트랜지스터(26)를 접지 전위(VCC) 레벨로 만들어서 X8을 동작시킴으로서 동시에 X8, X16 특성 비교가 가능하다.
이상에서 설명한 바와 같이 본 발명에 의한 본딩 옵션 회로는 다음과 같은 효과가 있다.
즉, X16으로 제작된 샘플을 X8로 특성을 체크하고자 할 때 테스트 모드회로를 사용하여 NMOS 트랜지스터를 전원 전압(VCC) 레벨로 만들어서 X8을 동작시킴으로서 동시에 X8, X16의 특성 비교가 가능하다.
특히, 웨이퍼(Wafer)별 변화(Variation), 패키지(Package) 제작 상태에서의 변화의 요소를 제거시킴으로서 순수한 X8, X16 특성을 비교할 수 있다.

Claims (2)

  1. X8 또는 X16을 결정하는 결정회로와,
    상기 결정 회로에 연결되는 본딩 패드와,
    상기 본딩 패드와 결정 회로 사이의 노드에 연결되는 저항과,
    상기 본딩 패드에 본딩 와이어를 통해 연결되는 접지 전위의 리드 프레임과,
    상기 노드에 드레인 연결되고 접지 전위에 소오스가 연결되는 NMOS 트랜지스터와,
    상기 NMOS 트랜지스터의 게이트에 연결되는 테스트 모드회로를 포함하여 구성됨을 특징으로 하는 본딩 옵션 회로.
  2. 제 1 항에 있어서, 상기 NMOS 트랜지스터 대신에 PMOS 트랜지스터를 사용하는 것을 특징으로 하는 본딩 옵션 회로.
KR1020000042441A 2000-07-24 2000-07-24 본딩 옵션 회로 KR100344838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000042441A KR100344838B1 (ko) 2000-07-24 2000-07-24 본딩 옵션 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000042441A KR100344838B1 (ko) 2000-07-24 2000-07-24 본딩 옵션 회로

Publications (2)

Publication Number Publication Date
KR20020008610A KR20020008610A (ko) 2002-01-31
KR100344838B1 true KR100344838B1 (ko) 2002-07-20

Family

ID=19679575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000042441A KR100344838B1 (ko) 2000-07-24 2000-07-24 본딩 옵션 회로

Country Status (1)

Country Link
KR (1) KR100344838B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224432B2 (en) 2013-02-04 2015-12-29 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040051706A (ko) * 2002-12-11 2004-06-19 주식회사 하이닉스반도체 Ｘ8과 ｘ16 모드의 선택적 전환이 이루어지는반도체메모리장치
KR101161966B1 (ko) 2010-07-09 2012-07-04 에스케이하이닉스 주식회사 칩 어드레스 회로를 포함하는 멀티 칩 패키지 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920005305A (ko) * 1990-08-29 1992-03-28 삼성전자 주식회사 본딩 옵션(Bonding Option)회로
JPH08153798A (ja) * 1994-11-29 1996-06-11 Nec Corp ボンディング・オプション回路
JPH08220191A (ja) * 1995-02-16 1996-08-30 Fujitsu Ltd 半導体装置
KR19980041695A (ko) * 1996-11-05 1998-08-17 키타오카타카시 반도체 장치 및 반도체 장치의 내부 기능 식별 방법
KR19980084944A (ko) * 1997-05-27 1998-12-05 문정환 본딩옵션회로
KR20000041579A (ko) * 1998-12-23 2000-07-15 김영환 선택적인 본딩 옵션 패드를 갖는 반도체 메모리 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920005305A (ko) * 1990-08-29 1992-03-28 삼성전자 주식회사 본딩 옵션(Bonding Option)회로
JPH08153798A (ja) * 1994-11-29 1996-06-11 Nec Corp ボンディング・オプション回路
JPH08220191A (ja) * 1995-02-16 1996-08-30 Fujitsu Ltd 半導体装置
KR19980041695A (ko) * 1996-11-05 1998-08-17 키타오카타카시 반도체 장치 및 반도체 장치의 내부 기능 식별 방법
KR19980084944A (ko) * 1997-05-27 1998-12-05 문정환 본딩옵션회로
KR20000041579A (ko) * 1998-12-23 2000-07-15 김영환 선택적인 본딩 옵션 패드를 갖는 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224432B2 (en) 2013-02-04 2015-12-29 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
KR20020008610A (ko) 2002-01-31

Similar Documents

Publication Publication Date Title
KR100466984B1 (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
KR100589742B1 (ko) 퓨즈 프로그램가능한 ι/ο 기구를 포함하는 반도체 회로
KR0144711B1 (ko) 반도체 메모리장치의 테스트 제어회로 및 방법
KR100200916B1 (ko) 웨이퍼 테스트 신호 발생기를 가지는 반도체 메모리 장치
JPWO2007097053A1 (ja) 半導体集積回路とその検査方法
KR100358609B1 (ko) 반도체기판에집적된전자회로의검사방법,전자회로및집적회로
KR930022382A (ko) 반도체 메모리칩의 병렬테스트 회로
US5896040A (en) Configurable probe pads to facilitate parallel testing of integrated circuit devices
GB2315624A (en) Programmable fuse circuit with a static current path that may be disabled
KR100344838B1 (ko) 본딩 옵션 회로
KR910006241B1 (ko) 복수 테스트모드 선택회로
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
US8039274B2 (en) Multi-chip package semiconductor device and method of detecting a failure thereof
KR100206700B1 (ko) 반도체 메모리 장치의 패드 연결방법
KR100539219B1 (ko) 기존 패드들을 이용하여 내부 소자의 특성을 측정하는 집적 회로 장치
TWI847117B (zh) 測試電路及其操作方法
KR100688480B1 (ko) 패키지 상태에서의 반도체 소자의 전기적 특성 측정 수단및 그 방법
JP2665054B2 (ja) 半導体集積回路
KR100331262B1 (ko) Bga패키지의 접속상태 테스트회로
US6492706B1 (en) Programmable pin flag
KR100303346B1 (ko) 반도체메모리소자의모드선택회로
KR0146524B1 (ko) 반도체 메모리 장치
JPH1090356A (ja) 半導体装置
JP3132635B2 (ja) 半導体集積回路の試験方法
JPH04213849A (ja) 半導体装置及びその初期不良検出方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee