KR100539219B1 - 기존 패드들을 이용하여 내부 소자의 특성을 측정하는 집적 회로 장치 - Google Patents

기존 패드들을 이용하여 내부 소자의 특성을 측정하는 집적 회로 장치 Download PDF

Info

Publication number
KR100539219B1
KR100539219B1 KR10-1999-0018092A KR19990018092A KR100539219B1 KR 100539219 B1 KR100539219 B1 KR 100539219B1 KR 19990018092 A KR19990018092 A KR 19990018092A KR 100539219 B1 KR100539219 B1 KR 100539219B1
Authority
KR
South Korea
Prior art keywords
pad
semiconductor device
internal circuit
pads
nmos transistor
Prior art date
Application number
KR10-1999-0018092A
Other languages
English (en)
Other versions
KR20000074283A (ko
Inventor
정영희
김상철
최창주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0018092A priority Critical patent/KR100539219B1/ko
Publication of KR20000074283A publication Critical patent/KR20000074283A/ko
Application granted granted Critical
Publication of KR100539219B1 publication Critical patent/KR100539219B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 기존 패드들을 이용하여 내부 소자의 특성을 측정하는 집적 회로 장치에 관한 것으로서, 내부 회로를 갖는 반도체 장치에 있어서, 정상 동작시 내부 회로와 전기적으로 연결되는 패드, 상기 내부 회로에 구비되는 전기 소자들과 동일한 특성을 갖는 전기 소자, 및 상기 패드와 상기 전기 소자에 전기적으로 연결되며 테스트 모드시에는 상기 패드를 상기 전기 소자에 전기적으로 연결시키고 정상 동작시에는 상기 패드를 상기 내부 회로에 전기적으로 연결시키는 제어 수단을 구비하고, 상기 테스트 모드시에 상기 패드에 소정 전압을 인가하여 상기 전기 소자의 특성을 측정함으로써 반도체 장치의 크기는 커지지 않으면서도 전기 소자들의 특성을 검사할 수 있다.

Description

기존 패드들을 이용하여 내부 소자의 특성을 측정하는 집적 회로 장치{Integrated Circuit Device for Testing the Characteristic of Internal Components}
본 발명은 반도체 장치에 관한 것으로서, 특히 내부에 구비되는 전기 소자들의 특성을 검사하기 위한 반도체 장치에 관한 것이다.
반도체 장치의 신호 처리 속도가 점차 빨라지고 있다. 특히 반도체 메모리 장치는 비동기 디램(DRAM; Dynamic Random Access Memory) 반도체 장치에서 동기식 디램 반도체 장치, DDR(Double Data Rate) 디램 반도체 장치, 램버스(Rambus) 디램 반도체 장치의 순으로 변화됨에 따라 그 신호 처리 속도는 더욱 고속화되고 있으며, 라이프 사이클(life cycle)도 점차 짧아지고 있다. 반도체 메모리 장치의 신호 처리 속도가 고속화됨에 따라 하나의 웨이퍼(wafer) 내에 형성된 반도체 칩(Chip)들간의 전기적 성질 및 특성 차이가 저속의 반도체 칩들에 비해 많이 발생할 수 있다. 따라서, 동일한 웨이퍼 내에 제조된 반도체 칩들이라 할지라도 반도체 칩별로 전기적 성질 및 특성을 검사할 필요가 있게 되었다.
도 1을 참조하면, 종래의 반도체 장치(101)는 내부에 구비되는 NMOS 트랜지스터(121)의 특성을 검사하기 위하여 테스트용 패드들(111∼114)을 별도로 구비한다. 패드들(111∼114)은 단지 NMOS 트랜지스터(121)의 특성을 검사하기 위한 목적으로 반도체 장치(101)에 형성되기 때문에 반도체 장치(101)는 패드들(111∼114)로 인하여 그 크기가 커지게 된다. 더욱이, 많은 수의 전기 소자들을 검사하려고 할 경우에는 패드들(111∼114)의 수도 동일한 비율로 더욱 증가하게 되며, 그로 인하여 반도체 장치(101)의 크기는 더욱 커질 수밖에 없다. 반도체 장치(101)의 크기가 커지게 되면 반도체 장치(101)의 제조 가격이 상승하게 되므로 이것은 바람직하지가 않은 현상이다.
본 발명이 이루고자하는 기술적 과제는 반도체 장치의 크기가 커지지 않으면서 내부에 구비되는 전기 소자의 특성을 검사할 수 있는 반도체 장치를 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명은,
내부 회로를 갖는 반도체 장치에 있어서, 정상 동작시 내부 회로와 전기적으로 연결되는 패드, 상기 내부 회로에 구비되는 전기 소자들과 동일한 특성을 갖는 전기 소자, 및 상기 패드와 상기 전기 소자에 전기적으로 연결되며 테스트 모드(test mode)시에는 상기 패드를 상기 전기 소자에 전기적으로 연결시키고 정상 동작시에는 상기 패드를 상기 내부 회로에 전기적으로 연결시키는 제어 수단을 구비하고, 상기 테스트 모드시에 상기 패드에 소정 전압을 인가하여 상기 전기 소자의 특성을 측정하는 것을 특징으로 하는 반도체 장치를 제공한다.
바람직하기는, 상기 제어 수단은 레이저에 의해 절단되는 레이저 퓨즈이며, 상기 레이저 퓨즈는 상기 전기 소자와 상기 패드 사이에 연결되고 상기 테스트 모드시에는 연결되고 상기 정상 모드시에는 절단되며, 상기 정상 모드시에 상기 패드에 인가되는 신호는 상기 전기 소자에 입력되지 않고 상기 내부 회로로 입력된다.
바람직하기는 또한, 상기 전기 소자는 저항이며, 상기 반도체 장치는 상기 저항에 전기적으로 연결된 다른 레이저 퓨즈와 상기 다른 레이저 퓨즈에 전기적으로 연결된 다른 패드를 더 구비하고, 상기 다른 패드는 상기 테스트 모드시에는 상기 다른 레이저 퓨즈에 연결되고 상기 정상 모드시에는 상기 내부 회로에 연결된다.
상기 본 발명에 의하여 반도체 장치의 크기는 커지지 않으면서도 반도체 장치의 내부에 구비되는 전기 소자들의 특성을 검사할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2a 및 도 2b는 본 발명의 제1 실시예에 따라 내부에 구비되는 NMOS 트랜지스터의 특성을 검사하기 위한 반도체 장치의 일부 회로도들이다.
도 2a를 참조하면, 반도체 장치(201)는 패드(211), 제어 수단, 예컨대 퓨즈(221) 및 전기 소자, 예컨대 NMOS 트랜지스터(231)를 구비한다. 패드(211)는 반도체 장치(201)의 정상 동작시 필요한 노말(normal) 패드로서, 패드(211)를 통하여 반도체 장치(201)의 내부 회로에 필요한 신호가 입력되거나 또는 내부 회로로부터 발생된 신호가 출력된다. 퓨즈(221), 예컨대 레이저(LASER) 퓨즈는 반도체 칩 제조시 연결된 상태로 형성된다. 레이저 퓨즈는 레이저에 의해 절단된다. NMOS 트랜지스터(231)의 드레인과 게이트는 서로 연결되며, NMOS 트랜지스터(231)의 소오스는 접지된다. NMOS 트랜지스터(231)는 내부 회로에 형성되는 NMOS 트랜지스터들과 동일한 특성을 갖는다. 따라서, NMOS 트랜지스터(231)의 특성을 검사하면, 내부 회로에 구비되는 NMOS 트랜지스터들의 특성을 알 수 있다.
NMOS 트랜지스터(231)의 특성은 웨이퍼 상태에서 검사된다. NMOS 트랜지스터(231)의 특성을 검사하기 위하여 패드(211)에 소정 전압을 인가한다. 상기 소정 전압이 패드(211)에 인가되면 NMOS 트랜지스터(231)는 턴온(turn-on)되므로 NMOS 트랜지스터(231)를 통하여 전류가 흐르게 된다. 따라서, NMOS 트랜지스터(231)의 특성, 예컨대 NMOS 트랜지스터(231)의 포화 전류(saturation current)를 측정할 수 있다. 여기서, 백바이어스 전압(Back Bias Voltage; VBB)은 셀프 레벨(self level)을 사용한다. NMOS 트랜지스터(231)의 특성 검사가 완료되면 퓨즈(221)를 절단하여 반도체 장치(201)의 정상 동작시 노말 신호가 NMOS 트랜지스터(231)로 전달되는 것을 방지한다. 또한, 퓨즈(231)를 절단함으로써 NMOS 트랜지스터(231)가 내부 회로에 영향을 주는 것을 방지한다.
도 2b는 NMOS 트랜지스터(231)의 포화 전류 외에 반도체 장치(201)에 영향을 줄 수 있는 파라메타(Parameter)들을 측정하기 위한 것이다. 도 2b와 같이, 기존의 노말 패드들(211∼213)을 퓨즈들(221∼223)을 통하여 NMOS 트랜지스터들(231, 232)의 게이트들에 연결함으로써 NMOS 트랜지스터들(231, 232)의 여러 가지 파라메타들을 측정하고, 상기 파라메타들을 이용하여 NMOS 트랜지스터들(231, 232)의 특성을 조정할 수 있다. 퓨즈들(221∼223)은 각각 레이저 퓨즈로써 구성될 수 있다. 도 2b와 같이 2개의 NMOS 트랜지스터들(231, 232)을 연결한 상태에서 NMOS 트랜지스터들(231, 232)의 게이트 전압 레벨들을 제어하여 NMOS 트랜지스터들(231, 232)의 미세한 특성을 검사하며 또한, NMOS 트랜지스터들(231, 232)의 직렬(series)적 특성을 검사할 수 있다. NMOS 트랜지스터들(231, 232)의 파라메타 측정이 완료되면, 퓨즈들(221∼223)은 절단된다.
이와 같이, 반도체 장치(201)의 정상 동작시 사용되는 노말 패드들(211∼213)을 이용하여 NMOS 트랜지스터들(231, 232)의 특성들을 검사하므로써 NMOS 트랜지스터들(231, 232)을 검사함에 따른 반도체 장치(201)의 크기는 커지지 않는다. NMOS 트랜지스터들(231, 232) 대신에 PMOS 트랜지스터들을 사용하면, 상기 PMOS 트랜지스터들의 특성을 검사할 수 있다.
도 3a 및 도 3b는 본 발명의 제2 실시예에 따라 내부에 구비되는 저항의 특성을 검사하기 위한 반도체 장치(201)의 일부 회로도들이다.
도 3a를 참조하면, 반도체 장치(201)는 패드들(311, 312), 제어 수단들, 예컨대 퓨즈들(321, 322) 및 전기 소자, 예컨대 저항(331)을 구비한다. 패드들(311, 312)은 반도체 장치(201)의 정상 동작시 필요한 노말 패드들이다. 퓨즈들(321, 322)은 각각 레이저(LASER) 퓨즈로써 구성할 수 있으며, 반도체 칩 제조시 연결된 상태로 형성된다. 저항(331)은 퓨즈들(321, 322) 사이에 연결된다. 저항(331)은 내부 회로에 형성되는 저항들과 동일한 특성을 갖는다. 따라서, 저항의 특성을 검사하면, 내부 회로에 구비되는 저항들의 특성을 알 수 있다.
저항(331)의 특성은 웨이퍼 상태에서 검사된다. 저항(331)의 특성을 검사하기 위하여 패드들(311, 312)에 각각 서로 다른 레벨의 소정 전압들이 인가된다. 그러면, 저항(331)의 양단에 전압차가 발생하고, 상기 전압차에 의해 저항(331)의 특성을 측정할 수 있다. 저항(331)의 특성 검사가 끝나면 퓨즈들(321, 322)은 절단된다. 따라서, 반도체 장치(201)의 정상 동작시 외부에서 패드들(311, 312)에 인가되는 신호가 저항(331)으로 전달되는 것이 방지된다. 또한, 퓨즈들(311, 312)이 절단됨으로써 저항(331)이 내부 회로에 영향을 미치는 것이 방지된다.
도 3b는 NMOS 트랜지스터들(341, 342)을 이용하여 저항(331)의 특성을 측정하기 위한 것이다. 도 3b를 참조하면, 퓨즈들(321, 322)과 저항(331) 사이에 NMOS 트랜지스터들(341, 342)이 삽입되고, NMOS 트랜지스터들(341, 342) 사이에 저항(331)이 연결된다. NMOS 트랜지스터들(341, 342)의 게이트들에는 퓨즈(323)를 통하여 패드(313)가 연결된다. 패드(313)는 노말 패드이며, 퓨즈(323)는 레이저 퓨즈로써 구성될 수 있다. 저항(331)의 특성을 검사하기 위하여 패드(313)에 NMOS 트랜지스터들(341, 342)의 문턱 전압들보다 높은 소정 전압을 인가한다. 그러면, NMOS 트랜지스터들(341, 342)이 턴온되어 저항(331)은 패드들(311, 312)에 전기적으로 연결된다. 이 상태에서 패드들(311, 312)에 다른 소정 전압을 인가함으로써 저항(331)의 특성을 검사할 수 있다. 이 때, NMOS 트랜지스터들(341, 342)의 크기를 조절함으로써 NMOS 트랜지스터들(341, 342)에 흐르는 드레인 전류(ID)도 측정할 수가 있다. 저항(331)의 특성 측정이 완료되면, 퓨즈들(321∼323)은 절단된다. 따라서, 저항(331)과 NMOS 트랜지스터들(341, 342)은 패드들(311∼313)과 분리되며, 패드들(311∼313)은 내부 회로에 전기적으로 연결된다.
이와 같이, 반도체 장치(201)의 정상 동작시 사용되는 노말 패드들(311, 312)을 이용하여 저항(331)의 특성을 검사할 수가 있으므로 저항(331)을 검사함에 따른 반도체 장치(201)의 크기는 커지지 않는다.
도 4는 본 발명의 제3 실시예에 따라 내부에 구비되는 캐패시터의 특성을 검사하기 위한 반도체 장치(201)의 일부 회로도이다. 도 4를 참조하면, 반도체 장치(201)는 패드들(411, 412), 제어 수단, 예컨대 퓨즈들(421, 422) 및 전기 소자, 예컨대 캐패시터(431)를 구비한다. 캐패시터(431)는 퓨즈들(421, 422)을 통하여 패드들(411, 412)에 연결된다. 패드들(411, 412)은 반도체 장치(201)의 정상 동작시 필요한 노말 패드들이다. 퓨즈들(421, 422)은 각각 레이저 퓨즈로써 구성될 수 있다. 캐패시터(431)는 내부 회로에 형성되는 캐패시터들과 동일한 특성을 갖는다. 따라서, 캐패시터(431)의 특성을 검사하면, 내부 회로에 구비되는 캐패시터들의 특성을 알 수 있다. 패드들(411, 412)에 서로 다른 레벨의 소정 전압들을 인가함으로써 캐패시터(431)의 특성을 검사할 수가 있다. 캐패시터(431)의 특성 검사가 끝나면 퓨즈들(421, 422)을 절단하여 반도체 장치(201)의 정상 동작시 패드들(411, 412)에 인가되는 신호들이 캐패시터로 전달되는 것이 방지한다.
이와 같이, 반도체 장치(201)의 정상 동작시 사용되는 노말 패드들(411, 412)을 이용하여 캐패시터(431)의 특성을 검사할 수가 있으므로 캐패시터(431)를 검사함에 따른 반도체 장치(201)의 크기는 커지지 않는다.
도 5는 본 발명의 제4 실시예에 따라 내부에 구비되는 NMOS 트랜지스터의 특성을 검사하기 위한 반도체 장치(201)의 일부 회로도이다. 도 5를 참조하면, 반도체 장치(201)는 패드들(511, 512), 제어 수단, 예컨대 전송 게이트(521), 다른 제어 수단, 예컨대 버퍼(541) 및 전기 소자들, 예컨대 NMOS 트랜지스터들(531, 551)을 구비한다. NMOS 트랜지스터(531)의 드레인과 게이트는 서로 접속된다.
전송 게이트(521)는 테스트 인에이블(enable) 신호(EN)에 의해 제어된다. 즉, 전송 게이트(521)는 테스트 인에이블 신호(EN)가 인에이블되면, 예컨대 논리 하이(logic high)로 되면 턴오프(turn-off)되고, 테스트 인에이블 신호(EN)가 디세이블(disable)되면, 예컨대 논리 로우(logic low)로 되면 턴온된다. 전송 게이트(521)가 턴오프되면 패드(511)에 인가되는 신호는 전송 게이트(521)에 의해 차단되고, 전송 게이트(521)가 턴온되면 패드(511)에 인가되는 신호는 전송 게이트(521)를 통하여 내부 회로로 입력된다.
버퍼(541)는 인버터들(543, 544)을 구비하고, 인버터(544)의 입력단에 테스트 인에이블 신호의 반전 신호()가 인가된다. 따라서, 인버터(544)는 테스트 인에이블 신호의 반전 신호()가 논리 로우이면 논리 하이를 출력하여서 NMOS 트랜지스터(551)를 턴온시키고, 테스트 인에이블 신호의 반전 신호()가 논리 하이이면 논리 로우를 출력하여서 NMOS 트랜지스터(551)를 턴오프시킨다. 만일, 테스트 인에이블 신호의 반전 신호()가 논리 하이일 때 패드(512)에 논리 하이 신호가 인가되면, 인버터(544)는 논리 하이를 출력하게 된다.
패드들(511, 512)은 반도체 장치(201)의 정상 동작시 외부 신호가 인가되는 노말 패드들이다.
NMOS 트랜지스터(531)의 특성을 측정하기 위하여 테스트 인에이블 신호(EN)를 인에이블시킨다. 그러면, 전송 게이트(521)는 턴오프되고, 인버터(544)의 출력은 논리 하이로 된다. 인버터(544)의 출력이 논리 하이이면 NMOS 트랜지스터(551)는 턴온된다. 이 상태에서 패드(511)에 소정 전압을 인가하면 NMOS 트랜지스터(531)의 특성, 예컨대 포화 전류를 측정할 수 있다.
반도체 장치(201)의 정상 동작시에는 테스트 인에이블 신호(EN)는 디세이블된다. 그러면, 전송 게이트(521)가 턴온되어 패드(511)에 인가되는 신호는 전송 게이트(521)를 통하여 내부 회로로 입력된다. 테스트 인에이블 신호(EN)가 디세이블되면, 인버터(544)의 출력은 논리 로우로 된다. 인버터(544)의 출력이 논리 로우이면 NMOS 트랜지스터(551)는 턴오프되므로 NMOS 트랜지스터(531)의 소오스는 부유(floating)된다. 따라서, 패드(512)에 인가되는 신호는 버퍼(541)를 통과하지 않고 내부 회로로 입력된다.
이와 같이, 반도체 장치(201)의 정상 동작시 사용되는 노말 패드들(511, 512)을 이용하여 NMOS 트랜지스터(531)의 특성을 검사할 수가 있으므로 NMOS 트랜지스터(531)를 검사함에 따른 반도체 장치(201)의 크기는 커지지 않는다.
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 패드들을 추가로 삽입하지 않고 반도체 장치(201)의 정상 동작시 사용되는 노말 패드들만을 이용함으로써 반도체 장치(201)의 크기를 증대시키지 않고서도 반도체 장치(201)의 내부에 구비되는 전기 소자들의 특성을 검사할 수가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래 기술에 따라 내부에 구비되는 NMOS 트랜지스터의 특성을 검사하기 위한 반도체 장치의 일부 회로도.
도 2a 및 도 2b는 본 발명의 제1 실시예에 따라 내부에 구비되는 NMOS 트랜지스터의 특성을 검사하기 위한 반도체 장치의 일부 회로도들.
도 3a 및 도 3b는 본 발명의 제2 실시예에 따라 내부에 구비되는 저항의 특성을 검사하기 위한 반도체 장치의 일부 회로도들.
도 4는 본 발명의 제3 실시예에 따라 내부에 구비되는 캐패시터(capacitor)의 특성을 검사하기 위한 반도체 장치의 일부 회로도.
도 5는 본 발명의 제4 실시예에 따라 내부에 구비되는 NMOS 트랜지스터의 특성을 검사하기 위한 반도체 장치의 일부 회로도.

Claims (3)

  1. 내부 회로를 갖는 반도체 장치에 있어서,
    정상 동작시 내부 회로와 전기적으로 연결되는 패드;
    상기 내부 회로에 구비되는 전기 소자들과 동일한 특성을 갖는 전기 소자; 및
    상기 패드와 상기 전기 소자에 전기적으로 연결되며 테스트 모드시에는 상기 패드를 상기 전기 소자에 전기적으로 연결시키고 정상 동작시에는 상기 패드를 상기 내부 회로에 전기적으로 연결시키는 제어 수단을 구비하고,
    상기 테스트 모드시에 상기 패드에 소정 전압을 인가하여 상기 전기 소자의 특성을 측정하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제어 수단은 레이저에 의해 절단되는 레이저 퓨즈이며, 상기 레이저 퓨즈는 상기 전기 소자와 상기 패드 사이에 연결되고 상기 테스트 모드시에는 연결되고 상기 정상 모드시에는 절단되며, 상기 정상 모드시에 상기 패드에 인가되는 신호는 상기 전기 소자에 입력되지 않고 상기 내부 회로로 입력되는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 상기 전기 소자는 저항이며, 상기 반도체 장치는 상기 저항에 전기적으로 연결된 다른 레이저 퓨즈와 상기 다른 레이저 퓨즈에 전기적으로 연결된 다른 패드를 더 구비하고, 상기 다른 패드는 상기 테스트 모드시에는 상기 다른 레이저 퓨즈에 연결되고 상기 정상 모드시에는 상기 내부 회로에 연결되는 것을 특징으로 하는 반도체 장치.
KR10-1999-0018092A 1999-05-19 1999-05-19 기존 패드들을 이용하여 내부 소자의 특성을 측정하는 집적 회로 장치 KR100539219B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0018092A KR100539219B1 (ko) 1999-05-19 1999-05-19 기존 패드들을 이용하여 내부 소자의 특성을 측정하는 집적 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0018092A KR100539219B1 (ko) 1999-05-19 1999-05-19 기존 패드들을 이용하여 내부 소자의 특성을 측정하는 집적 회로 장치

Publications (2)

Publication Number Publication Date
KR20000074283A KR20000074283A (ko) 2000-12-15
KR100539219B1 true KR100539219B1 (ko) 2005-12-27

Family

ID=19586579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0018092A KR100539219B1 (ko) 1999-05-19 1999-05-19 기존 패드들을 이용하여 내부 소자의 특성을 측정하는 집적 회로 장치

Country Status (1)

Country Link
KR (1) KR100539219B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576613B2 (en) 2014-03-07 2017-02-21 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414739B1 (ko) * 2002-03-25 2004-01-13 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생 장치
KR102133356B1 (ko) * 2014-02-24 2020-07-13 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
KR102312630B1 (ko) 2014-09-30 2021-10-18 삼성전자주식회사 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576613B2 (en) 2014-03-07 2017-02-21 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20000074283A (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
US6008664A (en) Parametric test system and method
KR900006484B1 (ko) Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로
US5768290A (en) Semiconductor integrated circuit device incorporating fuse-programmable pass/fail identification circuit and pass/fail determination method thereof
US7598762B2 (en) Semiconductor driver circuit with signal swing balance and enhanced testing
KR19980027933A (ko) 반도체 장치의 내부 전압 변환 회로
KR100200916B1 (ko) 웨이퍼 테스트 신호 발생기를 가지는 반도체 메모리 장치
US4725985A (en) Circuit for applying a voltage to a memory cell MOS capacitor of a semiconductor memory device
US7480841B2 (en) Semiconductor integrated circuit which properly executes an operational test of a circuit under test in the semiconductor integrated circuit
US6621283B1 (en) Semiconductor device, method of testing the semiconductor device, and semiconductor integrated circuit
US7313039B2 (en) Method for analyzing defect of SRAM cell
JP2001296335A (ja) 半導体装置の検査方法及び検査装置
EP0454134A2 (en) Semiconductor device
KR100539219B1 (ko) 기존 패드들을 이용하여 내부 소자의 특성을 측정하는 집적 회로 장치
US6876219B2 (en) Test configuration with automatic test machine and integrated circuit and method for determining the time behavior of an integrated circuit
US7701789B2 (en) Semiconductor device
US6327218B1 (en) Integrated circuit time delay measurement apparatus
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치
JPH11326442A (ja) 集積回路のテストにおけるコンタクト不良の識別のための装置
US5412337A (en) Semiconductor device providing reliable conduction test of all terminals
US7126326B2 (en) Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices
KR100230401B1 (ko) 반도체 메모리장치의 dc 신호 측정회로
KR100344838B1 (ko) 본딩 옵션 회로
US6496433B2 (en) Semiconductor device and semiconductor device testing method
KR100286345B1 (ko) 문턱전압 측정 회로
US7543199B2 (en) Test device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee