KR100286345B1

KR100286345B1 - 문턱전압 측정 회로

Info

Publication number: KR100286345B1
Application number: KR1019990008346A
Authority: KR
Inventors: 김사현
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1999-03-12
Filing date: 1999-03-12
Publication date: 2001-03-15
Also published as: KR20000060215A

Abstract

본 발명은 문턱전압 측정 회로에 관한 것으로, 상기 종래의 회로에 있어서는 웨이퍼 상태에서만 체크가 가능하며 웨이퍼 상태의 모든 소자가 아닌 샘플링 체크를 하기 때문에 각 소자에 대한 문턱전압(Vt)의 신뢰도가 떨어지고, 불량 분석에서도 디캡(Decap)을 통하여 체크해야 하므로 효율이 낮아지게 되는 문제점이 있었다. 따라서, 본 발명은 샘플링 방식이 아닌 모든 디바이스에 내장하여 문턱전압을 측정할 수 있게 함으로써 패키지 출하 후 발생할 불량률을 낮출 수 있으며 불량 분석의 효율을 높일 수 있는 효과가 있다.

Description

문턱전압 측정 회로{THRESHOLD VOLTAGE MEASURING CIRCUIT}

본 발명은 문턱전압 측정 회로에 관한 것으로, 특히 웨이퍼 또는 패키지 상태의 어떤 경우에서도 해당 소자의 문턱전압을 측정할 수 있도록 하는 문턱전압 측정 회로에 관한 것이다.

도1은 종래 웨이퍼 상태에서의 소자의 문턱전압을 측정하기 위한 회로도로서, 이에 도시된 바와 같이 웨이퍼의 각 소자들 사이의 잉여공간(SCRIBE LANE)에 문턱전압(Vt) 체크를 위한 트랜지스터를 웨이퍼 한 장당 5 포인트 정도를 샘플링하여 체크한다.

이때 사용되는 트랜지스터는 엔모스 트랜지스터의 경우 소오스에 0볼트, 드레인에 5볼트를 인가한 후 게이트에 전압을 인가하여 드레인으로 부터 소오스로 흐르는 전류(I_DS)가 1㎂가 될 때의 게이트 전압이 문턱전압(Vtn)이 되고, 피모스 트랜지스터의 경우 소오스에 -5볼트, 드레인에 0볼트를 인가한 후 드레인으로 부터 소오스에 흐르는 전류(I_DS)가 1㎂가 되는 게이트 전압이 문턱전압(Vtp)이 된다.

그러나, 상기 종래의 회로에 있어서는 웨이퍼 상태에서만 체크가 가능하며 웨이퍼 상태의 모든 소자가 아닌 샘플링 체크를 하기 때문에 각 소자에 대한 문턱전압(Vt)의 신뢰도가 떨어지고, 불량 분석에서도 디캡(Decap)을 통하여 체크해야 하므로 효율이 낮아지게 되는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 웨이퍼 또는 패키지 상태의 어떤 경우에서도 해당 소자의 문턱전압을 측정할 수 있도록 하는 문턱전압 측정 회로를 제공 하는데 그 목적이 있다.

도1은 종래 웨이퍼 상태에서의 소자의 문턱전압을 측정하기 위한 회로도.

도2는 본 발명에 의한 문턱전압 측정 회로도.

***도면의 주요 부분에 대한 부호의 설명***

P1,P2 : 피모스 트랜지스터 N1,N2 : 엔모스 트랜지스터

TRNS1 : 제1전송게이트 TRNS2 : 제2전송게이트

이와 같은 목적을 달성하기 위한 본 발명의 구성은, 소오스에 전원전압(Vdd)을 입력받고, 게이트에 인에이블신호(PE)를 입력받는 피모스 트랜지스터(P2)와; 소오스에 전원전압(Vdd)을 입력받고, 드레인은 소자의 제2포트와 접속되며 게이트가 상기 피모스 트랜지스터(P2)의 드레인에 연결된 피모스 트랜지스터(P1)와; 정입력단 및 반전입력단에 각각 인에이블/디세이블 신호(PE,NE)를 인가받아 상기 피모스 트랜지스터(P2)의 드레인과 소자의 제1포트를 연결시켜 주는 제1 전송게이트(TRNS1)와; 소오스가 접지되고, 게이트에 디세이블신호(NE)를 입력받는 엔모스 트랜지스터(N2)와; 소오스가 접지되고, 드레인은 소자의 제1포트와 접속되며 게이트가 상기 엔모스 트랜지스터(N2)의 드레인에 연결된 엔모스 트랜지스터(N1)와; 정입력단 및 반전입력단에 각각 디세이블/인에이블 신호(NE,PE)를 인가받아 상기 엔모스 트랜지스터(N2)의 드레인과 소자의 제1포트를 연결시켜 주는 제2 전송게이트(TRNS2)로 구성함으로써 달성되는 것으로, 도2에 그 실시예의 회로가 잘 나타나 있다.

이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

일단, 상기 제1전송게이트(TRNS1)는 인에이블 신호(PE)가 1(하이)이고, 디세이블 신호(NE)가 1(하이)일 때 포트1 로 부터의 입력전압을 피모스 트랜지스터(P1)의 게이트전압으로 전달하여 주고, 제2전송게이트(TRNS2)는 인에이블 신호(NE)가 0(로우)이고, 디세이블 신호(NE)가 0(로우)일 때 포트2의 입력전압을 엔모스 트랜지스터(N1)의 게이트 전압으로 전달하여 주는 역할을 한다.

그리고, 문턱전압을 측정하지 않을 때에는 인에이블/디세이블 신호를 각각 0(로우),1(하이)로 하게 된다.

이를 구체적으로 대비하여 나타내면 다음 표1과 같다.

	PE	NE
테스트 모드	Vtp 측정	1	1
테스트 모드	Vtn 측정	0	0
유저 모드(Disable)	0	1

먼저, 문턱전압(Vtp) 측정 과정을 예로 들면 상기에 설명된 바와 같이 인에이블 신호(PE)와 디세이블 신호(NE)가 1인 상태이면 제1전송게이트(TRNS1)는 턴온되고, 제2전송게이트(TRNS2)는 턴오프된다.

이때 전원전압(Vdd)이 5볼트인 경우 포트1로 외부(테스터)로 부터 전압을 5볼트 인가하며 점차 전압을 낮추어 인가하면 포트1의 전압을 제1전송게이트(TRNS1)를 거쳐 피모스 트랜지스터(P1)의 게이트 전압으로 인가된다.

다음, 전원전압(Vdd)으로 부터 피모스 트랜지스터(P1)를 통해 흐르는 드레인,소오스간 전류(I_DS)를 포트2에서 측정하고, 포트2에서 측정되는 드레인,소오스간 전류(I_DS)가 1㎂일 때의 포트1의 인가 전압으로 문턱전압(Vtp)를 알 수 있다.

다음, 문턱전압(Vtn) 측정 과정은 상기와는 반대로 인에이블 신호(PE)와 디세이블 신호가 모두 0인 경우로 제2전송게이트(TRNS2)가 턴온되며 포트2로 0볼트로 부터 점차적으로 전압을 증가하여 인가시켜 엔모스 트랜지스터(N1)의 게이트 전압으로 인가하여 포트1에서 엔모스 트랜지스터(N1)의 드레인,소오스간 전류(I_DS)를 측정한다. 상기 전류(I_DS)가 1㎂일 때의 포트2의 인가전압이 문턱전압(Vtn)이 된다.

이상에서 설명한 바와 같이 본 발명 문턱전압 측정 회로는 샘플링 방식이 아닌 모든 디바이스에 내장하여 문턱전압을 측정할 수 있게 함으로써 패키지 출하 후 발생할 불량률을 낮출 수 있으며 불량 분석의 효율을 높일 수 있는 효과가 있다.

Claims

소오스에 전원전압(Vdd)을 입력받고, 게이트에 인에이블신호(PE)를 입력받는 피모스 트랜지스터(P2)와; 소오스에 전원전압(Vdd)을 입력받고, 드레인은 소자의 제2포트와 접속되며 게이트가 상기 피모스 트랜지스터(P2)의 드레인에 연결된 피모스 트랜지스터(P1)와; 정입력단 및 반전입력단에 각각 인에이블/디세이블 신호(PE,NE)를 인가받아 상기 피모스 트랜지스터(P2)의 드레인과 소자의 제1포트를 연결시켜 주는 제1 전송게이트(TRNS1)와; 소오스가 접지되고, 게이트에 디세이블신호(NE)를 입력받는 엔모스 트랜지스터(N2)와; 소오스가 접지되고, 드레인은 소자의 제1포트와 접속되며 게이트가 상기 엔모스 트랜지스터(N2)의 드레인에 연결된 엔모스 트랜지스터(N1)와; 정입력단 및 반전입력단에 각각 디세이블/인에이블 신호(NE,PE)를 인가받아 상기 엔모스 트랜지스터(N2)의 드레인과 소자의 제1포트를 연결시켜 주는 제2 전송게이트(TRNS2)로 구성된 것을 특징으로 하는 문턱전압 측정 회로.