KR930006549Y1 - 디코더의 검사회로 - Google Patents

Abstract

내용 없음.

Description

디코더의 검사회로

제1도는 종래의 디코더 블록도.

제2도는 본 고안의 디코더 검사 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 디코더 N₁∼N₄,N₁₂:엔모스 트랜지스터

I₁₄: 노아게이트 I₁₅: 버퍼

I₁₆: 오아게이트

본 고안은 디코더(Decoder)의 성능을 검사하는 검사회로에 관한 것으로, 특히 외부로 부터의 특별한 검사신호가 없이 디코더의 출력신호만으로 그 디코더에 결함이 생겼는지 여부를 검사할 수 있게한 디코더의 검사회로에 관한 것이다.

제1도는 종래의 디코더 블록도로서, 이에 도시된 바와 같이, 디코더(1)의 입력단자(X₀,X₁)에 입력되는 입력신호(I₀,I₁)에 따라 그의 출력단자(Y₀,Y₁,Y₂,Y₃)중 하나에 고전위의 출력신호(V₀,V₁,V₂,V₃)가 출력되게 되어있다. 일례로 입력신호(I₀,I₁)가 모두 저전위인 경우에는 출력단자(Y₀)에만 고전위의 출력신호(V₀)가 출력되고, 입력신호(I₀)가 고전위이고 입력신호(I₁)가 저전위인 경우에는 출력단자(Y₁)에만 고전위의 출력신호가 출력되며, 입력신호(I₀)가 저전위이고 입력신호(I₁)가 고전위인 경우에는 출력단자(Y₂)에만 고전위의 출력신호(V₂)가 출력되고, 입력신호(I₀,I₁)가 모두 고전위인 경우에는 출력단자(Y₃)에만 고전위의 출력신호(V₃)가 출력된다.

그런데, 상기와 같은 디코더를 이용하여 회로를 설계하는 경우 검사 패턴을 구성하려면 설계자가 디코더의 동작가능한 모든 입출력값을 고려하여야 해고, 이에따라 대규모 회로의 설계에 디코더가 사용될때 그 디코더에 대한 검사패턴을 정확하게 구성하기 어렵고, 검사패턴이 정확히 구성된 경우에도 경우의 수가 많아서 검사시간이 오래 걸리는 문제점이 있었다.

본 고안은 이와 같은 종래의 문제점을 감안하여, 외부로 부터의 특별한 검사신호를 사용할 필요없이 디코더의 출력신호만으로 그 디코더에 결함이 발생되었는지의 여부를 간단히 검사할 수 있게 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

제2도는 본 고안의 디코더 검사 회로도로서, 이에 도시한 바와 같이 디코더(1)의 출력단자(Y₀,Y₁,Y₂,Y₃)를 노아게이트(I₁₄)의 입력단자에 접속함과 아울러 드레인에 전원(VDD)이 인가되는 엔모스 트랜지스터(N₁,N₂,N₃,N₄)의 게이트에 각기 접속하여, 그 엔모스 트랜지스터(N₁,N₂,N₃,N₄)의 소스를 게이트에 전원(VDD)이 인가되는 엔모스 트랜지스터(N₁₂)의 드레인 및 버퍼(I₁₅)의 입력단자에 공통접속하고, 상기 노아게이트(I₁₄)의 출력단자 및 버퍼(I₁₅)의 출력단자를 오아게이트(I₁₆)의 입력단자에 접속하여 그 오아게이트(I₁₆)에서 검출신호(DS)가 출력되게 구성한것으로, 상기 엔모스 트랜지스터(N₁₂)의 가중치(W/L)는 엔모스 트랜지스터(N₁,N₂,N₃,N₄)의 각 가중치(W/L)보다 2배로 설정되어 있다.

이와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.

전원(VDD)이 인가되고, 디코더(1)의 입력단자(X₀,X₁)에 입력되는 신호(I₀,I₁)에 따라 상기 제1도의 설명에서와 같이 그의 출력단자(Y₀,Y₁,Y₂,Y₃)중 어느 하나에만 고전위 신호가 출력되면, 그 고전위 신호에 의해 노아게이트(I₁₄)에서 저전위신호가 출력되어 오아게이트(I₁₆)의 입력단자에 인가되고, 또한, 이때 엔모스 트랜지스(N₁∼N₄)중 하나가 턴온되어, 전원(VDD)이 그 턴온된 엔모스트랜지스터를 통하게 된다. 그런데, 이때 전원(VDD)에 의해 턴온상태를 유지하는 엔모스트랜지스터(N₁₂)의 가중치(W/L)가 엔모스 트랜지스터(N₁,N₂,N₃,N₄)의 각 가중치(W/L)에 비하여 2배로 설정되어 있으므로 버퍼(I₁₅)의 입력단자에 저전위가 인가되며, 이에따라 그 버퍼(I₁₅)에서 저전위신호가 출력되므로 오아게이트(I₁₆)에서 저전위의 검출신호(DS)가 출력된다. 즉, 디코더(1)가 정상적으로 동작되어 그의 출력단자(Y₀,Y₁,Y₂,Y₃)중 어느하나에만 고전위 신호가 출력되는 경우에는 오아게이트(I₁₆)의 출력신호인 검출신호(DS)가 저전위로 출력되어 디코더(1)가 정상동작상태임을 나타내게 된다.

한편, 디코더(1)가 비정상적으로 동작되어 그의 출력단자(Y₀,Y₁,Y₂,Y₃)중 어느하나에도 고전위신호가 출력되지 않으면 즉, 출력단자(Y₀,Y₁,Y₂,Y₃)에 모두 저전위신호가 출력되면 노아게이트(I₁₄)에서 고전위신호가 출력되고, 이 고전위신호에 의해 오아게이트(I₁₆)에서 고전위의 검출신호(DS)가 출력되어 디코더(1)가 비정상 상태임을 나타내게 된다.

또한, 디코더(1)가 비정상적으로 동작되어 그의 출력단자(Y₀,Y₁,Y₂,Y₃)중 2개 이상에 고전위신호가 출력되면 이에따라 엔모스 트랜지스터(N₁,N₂,N₃,N₄)도 2개이상 도통되므로 버퍼(I₁₅)의 입력단자에 고전위가 인가되어 그의 출력단자에 고전위 신호가 출력되고, 이 고전위신호에 의해 오아게이트(I₁₆)에서 고전위의 검출신호(DS)가 출력되어 디코더(1)가 비정상 상태임을 나타내게 된다.

이상에서 상세히 설명한 바와 같이 본 고안은 디코더의 출력신호로 부터 그 디코더에 결함이 발생되었는지의 여부를 검출할수 있게 되므로 칩의 불량률을 낮출 수 있고, 디코더의 검사 패턴수가 줄어들어 검사시간이 줄어드는등의 효과가 있게 된다.

Claims (1)

1. 디코더(1)의 출력단자(Y₀,Y₁,Y₂,Y₃)를 노아게이트(I₁₄)의 입력단자에 접속함과 아울러 드레인에 전원(VDD)이 인가되는 엔모스 트랜지스터(N₁,N₂,N₃,N|₄)의 게이트에 각기 접속하여, 그 엔모스 트랜지스터(N₁,N₂,N₃,N₄)의 소스를 게이트에 전원(VDD)이 인가되는 엔모스 트랜지스터(N₁₂)의 드레인 및 버퍼(I₁₅)의 입력단자에 접속하고, 상기 노아게이트(I₁₄) 및 버퍼(I₁₅)의 출력단자를 오아게이트(I₁₆)의 입력단자에 접속하여, 그 오아게이트(I₁₆)에서 상기 디코더(1)의 정상/비정상 상태를 나타내는 검출신호(DS)가 출력되게 구성한 것을 특징으로 하는 디코더의 검사회로.