KR100303346B1 - 반도체메모리소자의모드선택회로 - Google Patents

Abstract

본 발명은 반도체 메모리소자에 있어서, 입력패드에 인가되는 전압레벨을 인식하여 메모리소자의 동작모드로 옵션기능을 위한 특정모드 또는 정상모드를 선택하기 위한 모드선택회로에 관한 것이다.

본 발명의 반도체 메모리소자의 모드선택회로는 본 발명은 입력패드에 인가되는 전압을 검출하여 옵션선택용 특정모드와 정상모드중 하나를 동작모드로 선택하기 위한 반도체 메모리소자의 모드선택회로에 있어서, 상기 입력패드에 인가되는전압을 검출하기 위한 전압검출수단과; 상기 전압검출수단에서 검출된 검출신호에따라 출력단으로 모드선택신호를 출력하는 모드선택신호 발생수단으로 이루어지며,상기 전압검출수단은 상기 입력패드에 인가되는 전압중 특정 고전압을 검출하기 위한 고전압 검출수단과; 상기 입력패드에 인가되는 전압중 특정 저전압을 검출하기위한 저전압 검출수단을 구비하며, 이들 두 검출수단은 상기 입력패드와 모드선택신호 발생수단사이에 병렬로 연결되는 것을 특징으로 한다.

Description

반도체 메모리소자의 모드선택회로

본 발명은 반도체 메모리소자에 관한 것으로서, 보다 상세하게는 반도체 메모리소자의 입력단에 인가되는 전압레벨을 인식하여 메모리소자의 동작모드로 옵션기능을 위한 특정모드 또는 정상모드중 하나를 선택하기 위한 모드선택회로에 관한것이다.

현재, 반도체 메모리소자를 제작할 때 소자의 특성확인 및 테스트 효율을 향상시키기 위하여 실제 어플리케이션(application) 시에는 사용하지 않는 다양한 옵션(option)기능들을 사용하기 위해 옵션선택기능을 소자에 부가적으로 부여할 필요가 있다.

그러나, 웨이퍼 테스트시에는 옵션선택용으로 여분의 패드를 만들어 제품특성을 확인할 때 사용하고 있는데, 점점 메모리소자가 고집적화되고 단소화됨에 따라 여분의 패드를 형성할 수 있는 공간이 부족해지고, 이로 인하여 소자의 크기를축소하는 데 제한을 받게 된다.

특히 반도체 메모리소자가 패캐지화된 다음에는 옵션 선택용 패드들을 사용할 수 없기 때문에 옵션기능들을 사용할 수 없는 문제점이 있었다.

현재 패키지 상태에서 사용가능한 옵션 기능은 테스트 타임 감소를 위한 멀티비트 테스트기능으로 WCBR(Write Enable CAS Before RAS)의 방법으로 이 기능을선택하도록 표준화되어 있다. 따라서, 멀티비트 테스트 기능이외의 옵션기능들을 패키지 테스트에서 구현하기 위해서는 새로운 옵션 선택기능이 필요하고, 이 옵션기능은 일반 사용자들이 사용할 때 아무런 지장을 주지 않도록 설계되어야 한다.

본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위한 것으로서, 입력패드에 인가되는 전압을 인식하여 반도체 메모리소자의 동작모드를 용이하게 선택할 수 있는 반도체 메모리소자의 모드선택회로를 제공하는 데 그 목적이 있다.

본 발명의 다른 목적은 패캐지 상태에서도 테스트기능에 대한 옵션을 선택하여 다양하게 테스트동작을 수행할 수 있는 반도체 메모리소자의 모드선택회로를 제공하는 데 있다.

또한, 본 발명은 테스트동작을 위한 옵션선택을 위한 여분의 패드를 형성하지 않고도 입력패드에 인가되는 전압을 조절하여 간단하게 옵션기능을 위한 특정모드를 선택할 수 있는 반도체 메모리소자의 모드선택회로를 제공하는 데 그 목적이 있다.

도1은 본 발명의 실시예에 따른 반도체 메모리소자의 모드선택회로.

* 도면의 주요부분에 대한 부호의 설명

10 : 전압검출수단 11 : 고전압 검출수단

12 : 저전압 검출수단 20 : 모드선택신호 발생수단

30 : 초기모드설정수단 IP : 입력패드

P1 - P3 : PMOS 트랜지스터 N1-N3 : NMOS 트랜지스터

C1 : 콘덴서 I1,I2 : 인버터

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 입력패드에 인가되는전압을 검출하여 옵션기능을 위한 특정모드와 정상모드중 하나를 동작모드로 선택하기 위한 반도체 메모리소자의 모드선택회로에 있어서, 상기 입력패드에 인가되는전압중 특정 고전압을 검출하기 위한 수단과 상기 입력패드에 인가되는 전압중 특정 저전압을 검출하기 위한 수단을 상기 입력패드와 모드선택신호 발생수단사이에서로 병렬연결하여, 상기 입력패드에 인가되는 전압을 검출하기 위한 전압검출수단과; 상기 전압검출수단에서 검출된 검출신호에 따라 출력단으로 모드선택신호를 출력하는 모드선택신호 발생수단과; 초기 파워온시에 정상모드를 선택하기 위한 초기모드설정수단으로 이루어지는 반도체 메모리소자의 모드선택회로를 제공하는 것을특징으로 한다.

본 발명의 실시예에 따르면, 상기 전압검출수단중 고전압 검출수단은 상기입력패드와 모드선택신호 발생수단사이에 직렬연결된 다수의 트랜지스터로 이루어지는데, 상기 고전압 검출수단은 소오스에 상기 입력패드가 연결되고, 게이트가 그의 드레인에 연결되는 제1PMOS 트랜지스터와; 소오스가 상기 제1PMOS 트랜지스터의 드레인에 연결되고, 게이트가 그의 드레인에 연결되는 제2PMOS 트랜지스터와; 소오스가 상기 제2PMOS 트랜지스터의 드레인에 연결되고, 게이트에 전원전압이 인가되며, 드레인이 상기 모드선택신호 발생수단에 연결되는 제3PMOS 트랜지스터로 이루어지는 것을 특징으로 한다.

본 발명의 실시예에 따르면, 상기 고전압검출수단은 상기 입력패드에 VCC-3VTP 이상의 전압이 인가될 때는 특정모드를 선택하기 위한 검출신호를 출력하고, VCC-3VTP 이하의 전압이 인가될 때는 검출신호에 영향을 주지않고 이전상태를 그대로 유지하는 것을 특징으로 한다.

본 발명의 실시예에 따르면, 상기 전압검출수단중 저전압 검출수단은 상기입력패드와 모드선택신호 발생수단사이에 직렬연결된 다수의 트랜지스터로 이루어지는데, 상기 저전압 검출수단은 드레인에 상기 입력패드가 연결되고, 게이트가 그의 소오스에 연결되는 제1NMOS 트랜지스터와; 드레인이 상기 제1NMOS 트랜지스터의소오스에 연결되고, 게이트가 그의 소오스에 연결되는 제2NNOS 트랜지스터와; 드레인이 상기 제2NMOS 트랜지스터의 소오스에 연결되고, 게이트에 접지전압이 인가되며, 소오스가 상기 모드선택신호 발생수단에 연결되는 제3NMOS 트랜지스터로 이루어지는 것을 특징으로 한다.

본 발명의 실시예에 따르면, 상기 저전압 검출수단은 상기 입력패드에 접지전압(0V)-3VTN이상의 전압이 인가되는 경우에는 검출신호에 영향을 주지않고 이전상태를 그대로 유지하고, 0V-3VTN 이하의 전압이 인가되는 경우에는 특정모드를 디스에이블시켜 정상모드를 선택하기 위한 검출신호를 발생하는 것을 특징으로 한다.

본 발명의 실시예에 따르면, 상기 모드선택신호 발생수단은 상기 전압검출수단에서 검출된 검출신호를 반전시켜 출력단을 통해 모드선택신호로서 출력하는 발생수단과; 상기 출력단을 통해 출력되는 상기 모드선택신호를 래치시켜주는 래치수단으로 이루어지는 것을 특징으로 한다.

본 발명의 실시예에 따르면, 상기 모드선택신호 발생수단은 입력으로 상기전압검출수단으로부터 출력되는 검출신호를 입력하고 반전시켜 출력단을 통해 모드선택신호로서 출력하는 제1인버터로 이루어지고, 래치수단은 상기 발생수단의 출력을 반전시켜 발생수단의 입력으로 인가하기 위한 제2인버터로 이루어지는 것을 특징으로 한다.

본 발명의 실시예에 따르면, 초기 파워온시에 정상모드를 선택하기 위한 초기모드설정수단은 일단에 전원전압이 인가되고, 타단이 상기 출력단에 연결되는 콘센서로 이루어지는 것을 특징으로 한다.

본 발명의 모드선택회로는 입력패드에 인가되는 전압을 조절함으로써 간단하게 옵션기능을 위한 특정모드를 선택할 수 있으므로, 패키징상태에서도 다양한 옵션동작을 간단하게 수행할 수 있으며, 옵션기능을 선택하기 위한 여분의 패드를 형성할 필요가 없에 메모리소자의 사이즈를 감소시킬 수 있다.

이하 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

도1은 본 발명의 실시예에 따른 반도체 메모리소자의 모드 선택회로의 상세회로도를 도시한 것이다. 도1을 참조하면, 본 발명의 실시예에 따른 반도체 메모리소자의 모드선택회로는 입력패드(IP)에 인가되는 전압을 검출하기 위한 전압검출수단(1O)과, 상기 전압검출수단(1O)에서 검출된 검출신호에 따라 출력단(Soed)으로 모드선택신호를 출력하는 모드선택신호 발생수단(20)으로 이루어진다.

상기 전압검출수단(10)은 입력패드(IP)에 인가되는 전압중 특정 고전압을 검출하기 위한 고전압 검출수단(11)과, 입력패드(IP)에 인가되는 전압중 특정 저전압을 검출하기 위한 저전압 검출수단(12)을 구비한다. 상기 고전압검출수단(11)과 저전압 검출수단(12)은 상기 입력패드(IP)와 모드선택신호 발생수단(20)사이에 서로 병렬연결된다.

상기 전압검출수단중 고전압 검출수단(11)은 상기 입력패드(IP)와 모드선택신호 발생수단(20)사이에 직렬연결된 다수의 트랜지스터로 이루어진다. 즉, 고전압검출수단(11)은 소오스에 상기 입력패드(IP)가 연결되고, 게이트가 그의 드레인에연결되는 제1PM0S 트랜지스터(P1)와, 소오스가 상기 제1PMOS 트랜지스터(P1)의 드레인에 연결되고, 게이트가 그의 드레인에 연결되는 제2PMOS 트랜지스터(P2)와, 소오스가 상기 제2PMOS 트랜지스터(P2)의 드레인에 연결되고, 게이트에 전원전압(VCC)이 인가되며, 드레인이 상기 모드선택신호 발생수단에 연결되는 제3PMOS 트랜지스터(P3)로 이루어진다.

상기 전압검출수단중 저전압 검출수단(12)은 상기 입력패드(IP)와 모드선택신호 발생수단(20)사이에 직렬연결된 다수의 트랜지스터로 이루어진다. 즉, 저전압검출수단(12)은 드레인에 상기 입력패드가 연결되고, 게이트가 그의 소오스에 연결되는 제1NMOS 트랜지스터(N1)와, 드레인이 상기 제1NMOS 트랜지스터(Nl)의 소오스에 연결되고, 게이트가 그의 소오스에 연결되는 제2NMOS 트랜지스터(N2)와, 드레인이 상기 제2NMOS 트랜지스터(N2)의 소오스에 연결되고, 게이트에 접지전압이 인가되며, 소오스가 상기 모드선택신호 발생수단에 연결되는 제3NMOS 트랜지스터(N3)로 이루어진다.

본 발명의 모드 선택회로에 있어서, 전압검출수단(10)의 고전압 검출수단(11)은 상기 입력패드에 VCC-3VTP 이상의 전압이 인가될 때는 특정모드를 선택하기 위한 하이상태의 검출신호를 출력하고, VCC-3VTP 이하의 전압이 인가될 때는 검출신호에 영향을 주지않고 이전상태를 유지한다.

한편, 상기 저전압 검출수단은 상기 입력패드에 접지전압(OV)-3VTN이상의 전압이 인가되는 경우에는 검출신호에 영향을 주지않고 이전상태를 그대로 래치하고, 0V-3VTN 이하의 전압이 인가되는 경우에는 로우상태의 검출신호를 출력하여 특정모드상태에서 정상모드를 검출한다.

상기 모드선택신호 발생수단(20)은 입력과 출력이 크로스커플된 래치용 인버터로 구성되어, 상기 전압검출수단(10)에서 검출된 검출신호를 반전시켜 출력단(Soed)을 통해 모드선택신호로서 출력함과 동시에 출력단(Soed)을 통해 출력되는 모드선택신호를 래치시켜주는 역할을 한다.

상기 모드선택신호 발생수단(20)은 입력으로 상기 전압검출수단(10)으로부터 출력되는 검출신호를 입력하고 반전시켜 출력단(Soed)을 통해 모드선택신호로서 출력하는 제1인버터(I1)와, 상기 인버터(I1)의 출력을 반전시켜 다시 인버터(I1)의입력으로 인가하여 주는 제2인버터(I2)로 이루어진다.

상기 모드선택신호 발생수단(20)은 입력패드(IP)에 인가되는 전압에 따라 전압검출수단(10)으로부터 하이상태의 검출신호가 출력되면 로우상태의 검출신호를 출력하여 특정모드를 선택한다. 반면, 전압검출수단(10)으로부터 로우상태의 신호가 출력되면, 출력단(Soed)을 통해 하이상태의 신호를 출력하여 정상모드를 유지하거나 또는 특정모드에서 정상모드를 선택하게 된다.

또한, 본 발명의 모드선택회로는 초기 파워인가시 정상모드를 선택하기 위한 수단(30)을 더 포함한다. 초기모드설정수단(30)은 일단에 전원전압이 인가되고, 타단이 상기 출력단(Soed)에 연결되는 콘덴서(C1)로 이루어진다.

상기한 바와같은 구성을 갖는 본 발명의 반도체 메모리소자의 모드선택회로의 동작을 설명하면 다음과 같다.

먼저, 파워온시의 동작을 살펴본다. 파워가 온되어 모드선택회로에 전원전압(VCC)이 인가되면, 초기모드설정수단(30)의 콘덴서(C1)에 전원전압이 충전되어 노드(C)가 하이상태로 되어 출력단(Soed)을 통해 하이상태의 모드선택신호가 출력된다.

출력단(Soed)을 통해 하이상태의 신호가 출력되는 경우에는 정상모드가 선택되어 반도체 메모리소자는 정상모드를 수행하게 된다.

이때, 노드(C)의 하이상태 신호는 인버터(I2)를 통해 로우상태로 반전되어인버터(I1)의 입력으로 인가되므로, 인버터(I1)는 이 신호를 반전시켜 출력단(Soed)으로 하이상태의 신호를 출력하게 된다. 따라서, 모드선택신호 발생수단(20)의 래치기능으로 인하여 모드선택신호는 래치된다.

옵션기능을 위한 특정모드선택동작을 설명한다.

통상적으로, 입력패드(IP)로 인가되는 신호는 0V-VCC 사이의 전압 레벨로 구동된다. 이 전원전압 레벨은 노이즈를 감안하더라도 -1V 내지 VCC+1V 사이의 전압레벨을 갖는다.

고전압 검출수단(11)의 직렬연결된 PMOS 트랜지스터(P1-P3)가 도통되기 위해서는 VC-3VTP 이상 즉, VCC+2.1V 이상의 전압이 입력패드(IP)에 인가되어야 한다.

한편, 저전압 검출수단(12)의 직렬연결된 NMOS 트랜지스터(N1-N3)가 도통되기 위해서는 0V-3VTN 이하의 전압 즉, -2,1V의 전압이 인가된다. 그러므로, VCC+2.1V 또는 -2.1V는 정상모드에 인가되는 전압의 상한치(VCC+1V)와 하한치(-1V)를 벗어나므로, 입력패드에 이러한 전압이 인가되었을 때는 검출수단은 특정모드 선택을 위한 전압으로 인식하게 된다.

그러므로, VCC-3VTP 이상의 전압이 입력패드(IP)에 인가되어 노드(A)에 인가되는 경우에는, 상기 전압검출수단(10)중 고전압 검출수단(11)의 PMOS 트랜지스터(P1-P3)가 턴온되어 노드(B)는 하이상태로 된다.

따라서, 전압검출수단(10)은 옵션기능을 선택하기 위한 전압이 인가되었음을 나타내는 하이상태의 검출신호를 모드선택신호 발생수단(20)으로 발생한다.

상기 모드선택신호 발생수단(20)은 전압검출수단(10)으로부터 인가되는 하이상태의 검출신호를 인버터(I1)를 통해 로우상태로 반전시켜 출력단(Soed)로 출력함과 동시에 인버터(I2)를 통해 래치시켜주게 된다.

이 경우에는 특정모드가 선택되어 옵션회로가 인에이블되게 된다.

정상모드선택동작을 설명한다.

입력패드(IP)로 -1V 내지 VCC+1V 사이의 전압이 인가되는 경우, 예를 들면 VCC-3VTP 미만 즉, VCC+2.1V 미만의 전압이 인가되는 경우에는, 상기 전압검출수단(10)은 고전압 검출수단(11)의 PMOS 트랜지스터(P1-P3) 및 저전압 검출수단(12)의 NMOS 트랜지스터(N1-N3)가 턴오프된다.

또한, 0V-3VTN 이상의 전압이 입력패드(IP)에 인가되어 노드(A)에 인가되는경우에는, 상기 전압검출수단(10)은 고전압 검출수단(11)의 PMOS 트랜지스터(P1-P3)와 저전압 검출수단(12)의 NMOS 트랜지스터(N1-N3)가 턴오프된다.

이와같은 경우에는 입력패드(IP)에 인가되는 신호가 노드(B)이 영향을 주지않기 때문에 정상모드나 특정모드상태를 그대로 유지한 채 메모리이 억세스할 수 있다.

따라서, 상기 모드선택신호 발생수단(20)은 전압검출수단(10)에 영향을 받지않고 이전상태를 그대로 유지하여 정상동작을 하게 된다.

한편, 0V-3VTN 이하의 전압이 입력패드(IP)에 인가되어 노드(A)에 인가되는경우에는, 상기 전압검출수단(10)중 저전압 검출수단(12)의 NMOS 트랜지스터(N1-N3)가 턴온되어 노드(B)는 로우상태로 된다. 이 경우에는 옵션회로는 디스에이블되게 되고 특정모드상태에서 정상모드상태로 된다.

상기한 바와같은 본 발명에 따르면, 입력패드에 인가되는 전압을 이용하여옵션선택 및 정상모드를 간단하게 선택할 수 있으므로, 간단하게 옵션기능을 선택할 수 있을 뿐만 아니라 패키지 상태에서도 옵션기능을 구현할 수 있으므로 테스트 시간을 감소시킬 수 있어 테스트비용 절감 및 분석능력을 향상시킬 수 있다. 또한,입력핀을 여러개 사용하는 경우에는 다양한 옵션기능의 구현이 가능하다.

게다가, 본 발명에서는 입력패드에 인가되는 전압레벨만을 조절하여 동작모드를 선택할 수 있으므로, 옵션기능을 위한 여분의 패드가 필요치 않으므로 칩사이즈를 감소시킬 수 있는 이점이 있다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (14)

1. (정정) 입력패드에 인가되는 전압을 검출하여 옵션기능을 위한 특정모드와정상모드중 하나를 동작모드로 선택하기 위한 반도체 메모리소자의 모드선택회로에 있어서, 상기 입력패드에 인가되는 전압중 특정 고전압을 검출하기 위한 수단과 상기 입력패드에 인가되는 전압중 특정 저전압을 검출하기 위한 수단을 상기 입력패드와 모드선택신호 발생수단사이에 서로 병렬연결하여, 상기 입력패드에 인가되는 전압을 검출하기 위한 전압검출수단과; 상기 전압검출수단에서 검출된 검출신호에 따라 출력단으로 모드선택신호를 출력하는 모드선택신호 발생수단과; 초기 파워온시에 정상모드를 선택하기 위한 초기모드설정수단으로 이루어지는 것을 특징으로 하는 반도체 메모리소자의 모드선택회로.
2. (삭제)
3. (삭제)
4. (정정) 제1항에 있어서, 상기 전압검출수단중 고전압 검출수단은 상기 입력패드와 모드선택신호 발생수단사이에 직렬연결된 다수의 트랜지스터로 이루어지는 것을 특징으로 하는 반도체 메모리소자의 모드선택회로.
5. 제4항에 있어서, 상기 고전압 검출수단은 소오스에 상기 입력패드가 연결되고, 게이트가 그의 드레인이 연결되는 제1PM0S 트랜지스터와; 소오스가 상기 제1PMOS 트랜지스터의 드레인에 연결되고, 게이트가 그의 드레인에 연결되는 제2PMOS 트랜지스터와; 소오스가 상기 제2PMOS 트랜지스터의 드레인에 연결되고, 게이트에 전원전압이 인가되며, 드레인이 상기 모드선택신호 발생수단에 연결되는 제3PMOS 트랜지스터로 이루어지는 것을 특징으로 하는 반도체 메모리소자의 모드선택회로.
6. 제5항에 있어서, 상기 고전압검출수단은 상기 입력패드에 VC-3VT 이상의 전압이 인가될 때는 특정모드를 선택하기 위한 검출신호를 출력하고, VCC-3VT 이하의전압이 인가될 때는 검출신호에 영향을 주지않고 이전상태를 그대로 유지하는 것을특징으로 하는 반도체 메모리소자의 모드선택회로.
7. (정정) 제1항에 있어서, 상기 전압검출수단중 저전압 검출수단은 상기 입력패드와 모드선택신호 발생수단사이에 직렬연결된 다수의 트랜지스터로 이루어지는것을 특징으로 하는 반도체 메모리소자의 모드선택회로.
8. 제7항에 있어서, 상기 저전압 검출수단은 드레인에 상기 입력패드가 연결되고, 게이트가 그의 소오스에 연결되는 제1NMOS 트랜지스터와; 드레인이 상기 제1NMOS 트랜지스터의 소오스에 연결되고, 게이트가 그의 소오스에 연결되는 제2NMOS 트랜지스터와; 드레인이 상기 제2NMOS 트랜지스터의 소오스에 연결되고, 게이트에 접지전압이 인가되며, 소오스가 상기 모드선택신호 발생수단에 연결되는 제3NMOS 트랜지스터로 이루어지는 것을 특징으로 하는 반도체 메모리소자의 모드선택회로.
9. 제8항에 있어서, 상기 저전압 검출수단은 상기 입력패드에 접지전압(0V)-3VTN이상의 전압이 인가되는 경우에는 검출신호에 영향을 주지않고 이전상태를 유지하고, 0V-3VTN 이하의 전압이 인가되는 경우에는 특정모드에서 정상모드를 선택하기 위한 검출신호를 발생하는 것을 특징으로 하는 반도체 메모리소자의 모드선택회로.
10. (정정) 제1항에 있어서, 상기 모드선택신호 발생수단은 상기 전압검출수단에서 검출된 검출신호를 반전시켜 출력단을 통해 모드선택신호로서 출력하는 발생수단과; 상기 출력단을 통해 출력되는 상기 모드선택신호를 래치시켜주는 래치수단으로 이루어지는 것을 특징으로 하는 반도체 메모리소자의 모드선택회로.
11. 제10항에 있어서, 상기 모드선택신호 발생수단의 발생수단은 입력으로 상기전압검출수단으로부터 출력되는 검출신호를 입력하고 반전시켜 출력단을 통해 모드선택신호로서 출력하는 제1인버터로 이루어지는 것을 특징으로 하는 반도체 메모리소자의 모드선택회로.
12. 제11항에 있어서, 상기 모드선택신호 발생수단의 래치수단은 상기 발생수단의 출력을 반전시켜 발생수단의 입력으로 인가하기 위한 제2인버터로 이루어지는 것을 특징으로 하는 반도체 메모리소자의 모드선택회로.
13. (삭제)
14. (정정) 제1항에 있어서, 상기 초기모드설정수단은 일단에 전원전압이 인가되고, 타단이 상기 출력단에 연결되는 콘덴서로 이루어지는 것을 특징으로 하는 모드선택회로.

Images