KR970051255A - 반도체 메모리장치의 모드선택회로 - Google Patents
반도체 메모리장치의 모드선택회로 Download PDFInfo
- Publication number
- KR970051255A KR970051255A KR1019950061224A KR19950061224A KR970051255A KR 970051255 A KR970051255 A KR 970051255A KR 1019950061224 A KR1019950061224 A KR 1019950061224A KR 19950061224 A KR19950061224 A KR 19950061224A KR 970051255 A KR970051255 A KR 970051255A
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- memory device
- semiconductor memory
- mode selection
- predetermined
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야:
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 소정의 내부회로동작으로 모드변경이 가능한 반도체 메모리 장치의 모드 선택 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
종래 기술에 의한 모드 선택 방법에는 다음과 같은 다수의 문제점을 수반하게 된다. 첫째, 상기와 같은 모드 선택 방법은 반도체 제조 공정중 모드 선택 과정이 추가 되므로써 상기 반도체 메모리 장치의 제조 단가를 상승시키게 된다. 둘째, 상기 모드선택작업은 웨이퍼 상태에서만 가능한 것으로 패키지 조립 후에는 불가능 하다. 따라서 패키지 상태에서 모드의 변경은 불가능 하게 된다. 셋째, 모드 선택을 수행한 완료된 패키지는 더 이상의 조작이 불가능 하므로 재고의 위험이 항상 존재한다. 이와 같은 반도체 메모리장치에서 제1모드 예를 들면, 패스트페이지모드 동작을 실행하다가 제2모드 예를 들어, 익스텐디드 데이터아웃모드의 동작을 실행하고자 할 경우, 이러한 모드 전환은 불가능 하게 된다. 위와 같은 문제점을 해소하여 제조 단가를 줄이고, 패키지 상태에서 모드 전환이 가능한 반도체 메모리 장치를 구현하는 것이 본 발명의 과제이다.
3. 발명의 해결방법의 요지:
소정의 모드 동작을 실행하기 위한 입력신호를 입력하여 상기 소정의 모드에 해당하는 전압 레벨을 감지하는 전압 디텍터와, 상기 소망하는 모드를 나타내는 신호를 출력하는 타이밍 발생기와 상기 전압 디텍터의 출력과 타이밍 발생기의 출력을 논리 조합하여 소정의 모드를 지정하는 모드 선택신호를 출력하는 모드 선택기구를 구비하며, 소정의 모드 동작을 명령하는 신호 입력시 기존의 제1 모드 동작을 멈추고 상기 소망하는 제2모드를 선택할수 있음을 특징으로 하는 반도체 메모리 장치의 모드 선택회로를 발명하므로써 상기 과제를 달성하게 된다.
4. 발명의 중요한 용도:
패키지 상태에서 모드 변경이 가능한 반도체 메모리 장치
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 수퍼전압 디텍터의 회로도.
제2도는 본 발명의 실시예에 따른 타이밍 발생기의 회로도.
제3도는 본 발명의 실시예에 따른 모드 선택기의 회로도.
Claims (3)
- 반도체 메모리 장치의 모드선택회로에 있어서, 소정의 모드동작을 실행하기 위한 입력신호를 입력하여 상기 소정의 모드에 해당하는 전압레벨을 감지하는 전압디텍터와, 상기 소망하는 모드를 나타내는 신호를 출력하는 타이밍발생기와, 상기 전압디텍터의 출력과 타이밍 발생기의 출력을 논리 조합하여 소정의 모드를 지정하는 모드선택신호를 출력하는 모드선택기를 구비하며, 소정의 모드동작을 명령하는 신호입력시 기존의 제1모드동작을 멈추고 상기 소망하는 제2모드를 선택할수 있음을 특징으로 하는 반도체 메모리 장치의 모드 선택회로.
- 제1항에 있어서, 상기 제1모드 및 제2모드가 각각 패스트페이지모드와 익스텐디드 데이터아웃모드임을 특징으로 하는 반도체 메모리 장치의 모드선택회로.
- 제1항에 있어서, 상기 제1모드 및 제2모드가 각각 1킬로헤르쯔의 리프레시사이클과 4킬로헤르쯔의 리프레시사이클동작을 수행하는 모드임을 특징으로 하는 반도체 메모리장치의 모드선택회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950061224A KR0172331B1 (ko) | 1995-12-28 | 1995-12-28 | 반도체 메모리장치의 모드선택회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950061224A KR0172331B1 (ko) | 1995-12-28 | 1995-12-28 | 반도체 메모리장치의 모드선택회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970051255A true KR970051255A (ko) | 1997-07-29 |
KR0172331B1 KR0172331B1 (ko) | 1999-03-30 |
Family
ID=19445832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950061224A KR0172331B1 (ko) | 1995-12-28 | 1995-12-28 | 반도체 메모리장치의 모드선택회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0172331B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100303346B1 (ko) * | 1997-12-31 | 2001-11-22 | 박종섭 | 반도체메모리소자의모드선택회로 |
KR100465636B1 (ko) * | 1997-09-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 디램의 리프레쉬 제어회로 |
-
1995
- 1995-12-28 KR KR1019950061224A patent/KR0172331B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100465636B1 (ko) * | 1997-09-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 디램의 리프레쉬 제어회로 |
KR100303346B1 (ko) * | 1997-12-31 | 2001-11-22 | 박종섭 | 반도체메모리소자의모드선택회로 |
Also Published As
Publication number | Publication date |
---|---|
KR0172331B1 (ko) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970071800A (ko) | 동기형 반도체 기억 장치 | |
JPH01119995A (ja) | 半導体メモリ | |
KR940002865A (ko) | 반도체 메모리 장치의 번-인 인에이블 회로 및 번-인 테스트 방법 | |
KR970029804A (ko) | 디램 | |
KR920005173A (ko) | 칩 동작상에 자동 테스트 모드의 이탈을 가진 반도체 메모리 | |
KR960025733A (ko) | 디램(dram) 리프레쉬 회로 | |
JPH10208469A (ja) | 半導体メモリ装置 | |
KR950015367A (ko) | 동기랜덤액세스 메모리장치 | |
KR970076825A (ko) | 싱크로노스 메모리의 내부펄스신호 발생 방법 및 그 장치 | |
KR19990083513A (ko) | 동기형반도체기억장치 | |
US7154316B2 (en) | Circuit for controlling pulse width | |
KR970051415A (ko) | 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 | |
JP2532740B2 (ja) | アドレス遷移検出回路 | |
KR970051255A (ko) | 반도체 메모리장치의 모드선택회로 | |
KR970076821A (ko) | 래치회로 | |
KR960004566B1 (ko) | 스태틱 램(sram)의 어드레스 입력회로 | |
US11705179B2 (en) | Semiconductor device, semiconductor system including the same and operating method for a semiconductor system | |
KR100220556B1 (ko) | 단 펄스 형태의 리던던시 신호를 사용하는 디코더회로 | |
KR100356525B1 (ko) | 펄스 발생 회로 | |
US11373698B2 (en) | Semiconductor device, semiconductor system including the same and operating method for a semiconductor system | |
JPH06138191A (ja) | 半導体集積回路 | |
KR960039622A (ko) | 비중첩 신호 발생 회로 | |
KR200334823Y1 (ko) | 칼럼어드레스스트로브제어회로 | |
KR960035641A (ko) | 라이트 리커버리 제어회로 및 그 제어방법 | |
JPS62120694A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |