JP3274364B2 - 半導体装置及びヒューズチェック方法 - Google Patents
半導体装置及びヒューズチェック方法Info
- Publication number
- JP3274364B2 JP3274364B2 JP21474596A JP21474596A JP3274364B2 JP 3274364 B2 JP3274364 B2 JP 3274364B2 JP 21474596 A JP21474596 A JP 21474596A JP 21474596 A JP21474596 A JP 21474596A JP 3274364 B2 JP3274364 B2 JP 3274364B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- resistor
- test
- cut
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、レーザ等で切断さ
れるヒューズを備えた半導体装置とそのヒューズの切断
の有無をチェックする方法に関し、特にレーザでヒュー
ズを切断した後ヒューズの切断状態を判定する出荷テス
トのときに使用されるものである。
れるヒューズを備えた半導体装置とそのヒューズの切断
の有無をチェックする方法に関し、特にレーザでヒュー
ズを切断した後ヒューズの切断状態を判定する出荷テス
トのときに使用されるものである。
【０００２】
【従来の技術】従来、レーザ等で切断されるヒューズを
備えた半導体装置では、ヒューズと直列にプルアップ抵
抗またはプルダウン抵抗が接続されている。ヒューズと
プルアップ抵抗またはプルダウン抵抗との接続点の電位
は、ヒューズの抵抗とプルアップ抵抗またはプルダウン
抵抗との抵抗分割によって定まる。ヒューズが切断され
るとヒューズの抵抗は大きくなり、切断されていないと
小さいため、その接続点の電位によりヒューズが切断さ
れたか否かを判別することができる。
備えた半導体装置では、ヒューズと直列にプルアップ抵
抗またはプルダウン抵抗が接続されている。ヒューズと
プルアップ抵抗またはプルダウン抵抗との接続点の電位
は、ヒューズの抵抗とプルアップ抵抗またはプルダウン
抵抗との抵抗分割によって定まる。ヒューズが切断され
るとヒューズの抵抗は大きくなり、切断されていないと
小さいため、その接続点の電位によりヒューズが切断さ
れたか否かを判別することができる。
【０００３】図９は、ヒューズがプルアップ抵抗に接続
された従来のヒューズ回路を示す。図９において、ヒュ
ーズ１の第１の端子は接地され、第２の端子はプルアッ
プ抵抗２の第１の端子に接続される。プルアップ抵抗２
の第２の端子は電源に接続される。ヒューズ１とプルア
ップ抵抗２の接続点ａは、例えばインバータ３の入力端
子に接続される。一般的に、プルアップ抵抗２の抵抗値
は非切断時のヒューズ１の抵抗値よりも大きく設定され
る。
された従来のヒューズ回路を示す。図９において、ヒュ
ーズ１の第１の端子は接地され、第２の端子はプルアッ
プ抵抗２の第１の端子に接続される。プルアップ抵抗２
の第２の端子は電源に接続される。ヒューズ１とプルア
ップ抵抗２の接続点ａは、例えばインバータ３の入力端
子に接続される。一般的に、プルアップ抵抗２の抵抗値
は非切断時のヒューズ１の抵抗値よりも大きく設定され
る。
【０００４】図９に示す回路において、ヒューズ１の切
断の有無により、ヒューズ１とプルアップ抵抗２の接続
点ａの電位は大きく変動する。よって、接続点ａの電位
とインバータ３の閾値との関係を用い、インバータ３の
出力信号からヒューズ１の切断の有無を判断する。すな
わち、ヒューズ１が切断されていない場合は、ヒューズ
１の抵抗値がプルアップ抵抗２の抵抗値よりも小さいこ
とから、接続点ａの電位はグラウンドに近い値になる。
したがって、インバータ３は入力信号を”０”と判断す
る。また、ヒューズ１が切断されている場合は、ヒュー
ズ１の抵抗値がハイインピーダンスとなっているので、
接続点ａの電位は電源電位に近い値になる。したがっ
て、インバータ３は入力信号を”１”と判断する。
断の有無により、ヒューズ１とプルアップ抵抗２の接続
点ａの電位は大きく変動する。よって、接続点ａの電位
とインバータ３の閾値との関係を用い、インバータ３の
出力信号からヒューズ１の切断の有無を判断する。すな
わち、ヒューズ１が切断されていない場合は、ヒューズ
１の抵抗値がプルアップ抵抗２の抵抗値よりも小さいこ
とから、接続点ａの電位はグラウンドに近い値になる。
したがって、インバータ３は入力信号を”０”と判断す
る。また、ヒューズ１が切断されている場合は、ヒュー
ズ１の抵抗値がハイインピーダンスとなっているので、
接続点ａの電位は電源電位に近い値になる。したがっ
て、インバータ３は入力信号を”１”と判断する。
【０００５】図１０は、ヒューズがプルダウン抵抗に接
続された従来のヒューズ回路を示す。図１０において、
ヒューズ４の第１の端子は電源に接続され、第２の端子
はプルダウン抵抗５の第１の端子に接続される。プルダ
ウン抵抗５の第２の端子は接地される。ヒューズ４とプ
ルダウン抵抗５の接続点ｂは、例えばインバータ６の入
力端子に接続される。一般に、プルダウン抵抗５の抵抗
値は非切断時のヒューズ４の抵抗値よりも大きく設定さ
れる。
続された従来のヒューズ回路を示す。図１０において、
ヒューズ４の第１の端子は電源に接続され、第２の端子
はプルダウン抵抗５の第１の端子に接続される。プルダ
ウン抵抗５の第２の端子は接地される。ヒューズ４とプ
ルダウン抵抗５の接続点ｂは、例えばインバータ６の入
力端子に接続される。一般に、プルダウン抵抗５の抵抗
値は非切断時のヒューズ４の抵抗値よりも大きく設定さ
れる。
【０００６】図１０の回路において、ヒューズ４の切断
の有無により、ヒューズ４とプルダウン抵抗５の接続点
ｂの電位は大きく変動する。接続点ｂの電位とインバー
タ６の閾値との関係を用いて、インバータ６の出力信号
からヒューズ４の切断の有無を判断する。すなわち、ヒ
ューズ４が切断されていない場合は、ヒューズ４の抵抗
値がプルダウン抵抗５の抵抗値よりも小さいことから、
接続点ｂの電位は電源電位に近い値になる。したがっ
て、インバータ６は入力信号を”１”と判断する。ま
た、ヒューズ４が切断されている場合は、ヒューズ４の
抵抗値がハイインピーダンスとなっているので、接続点
ｂの電位はグラウンドに近い値になる。したがって、イ
ンバータ６は入力信号を”０”と判断する。
の有無により、ヒューズ４とプルダウン抵抗５の接続点
ｂの電位は大きく変動する。接続点ｂの電位とインバー
タ６の閾値との関係を用いて、インバータ６の出力信号
からヒューズ４の切断の有無を判断する。すなわち、ヒ
ューズ４が切断されていない場合は、ヒューズ４の抵抗
値がプルダウン抵抗５の抵抗値よりも小さいことから、
接続点ｂの電位は電源電位に近い値になる。したがっ
て、インバータ６は入力信号を”１”と判断する。ま
た、ヒューズ４が切断されている場合は、ヒューズ４の
抵抗値がハイインピーダンスとなっているので、接続点
ｂの電位はグラウンドに近い値になる。したがって、イ
ンバータ６は入力信号を”０”と判断する。
【０００７】
【発明が解決しようとする課題】レーザ等でヒューズを
切断した場合、完全にヒューズが切断されていれば問題
は生じない。しかし、完全には切断されていない場合、
切断されたか否かの判定が不安定となり、問題が生じ
る。
切断した場合、完全にヒューズが切断されていれば問題
は生じない。しかし、完全には切断されていない場合、
切断されたか否かの判定が不安定となり、問題が生じ
る。
【０００８】すなわち、切断すべきヒューズが中途半端
にしか切断されなかった場合、完全には切断されていな
いヒューズとプルアップ抵抗との抵抗分割により決まる
電位が切断されたと判断される電位をぎりぎり超えてい
ると、その半導体装置はヒューズが切断された良品とし
て出荷される。しかし、顧客の電圧、温度、ノイズ等の
使用環境や素子特性の経時変化等により、例えばヒュー
ズとプルアップ抵抗との接続点の電位やインバータの閾
値が変動し、顧客の使用時にヒューズが切断されていな
いと誤判断される可能性がある。
にしか切断されなかった場合、完全には切断されていな
いヒューズとプルアップ抵抗との抵抗分割により決まる
電位が切断されたと判断される電位をぎりぎり超えてい
ると、その半導体装置はヒューズが切断された良品とし
て出荷される。しかし、顧客の電圧、温度、ノイズ等の
使用環境や素子特性の経時変化等により、例えばヒュー
ズとプルアップ抵抗との接続点の電位やインバータの閾
値が変動し、顧客の使用時にヒューズが切断されていな
いと誤判断される可能性がある。
【０００９】また、逆に切断されてはならないヒューズ
が何らかの原因により間違って切断された場合、完全に
切断が行われれば出荷テストの際に誤切断が行われたと
判断されて不良品として除去される。しかし、中途半端
に切断され、ヒューズとプルアップ抵抗の抵抗分割によ
って決まる電位が切断されていないと判断される電位内
の境界にある場合、ヒューズが切断されていないと判断
され、出荷される。出荷後に顧客の電圧、温度、ノイズ
等の使用環境や素子特性の経時変化等により、顧客の使
用時にヒューズが切断されていると判定される可能性が
ある。
が何らかの原因により間違って切断された場合、完全に
切断が行われれば出荷テストの際に誤切断が行われたと
判断されて不良品として除去される。しかし、中途半端
に切断され、ヒューズとプルアップ抵抗の抵抗分割によ
って決まる電位が切断されていないと判断される電位内
の境界にある場合、ヒューズが切断されていないと判断
され、出荷される。出荷後に顧客の電圧、温度、ノイズ
等の使用環境や素子特性の経時変化等により、顧客の使
用時にヒューズが切断されていると判定される可能性が
ある。
【００１０】このように顧客に製品を出荷した後に、そ
の製品が不良と判定されることは、メーカの信用を落と
すことになる。以上、プルアップ抵抗を用いた場合につ
いて述べたが、プルダウン抵抗を用いた場合も同様の問
題が生じる。
の製品が不良と判定されることは、メーカの信用を落と
すことになる。以上、プルアップ抵抗を用いた場合につ
いて述べたが、プルダウン抵抗を用いた場合も同様の問
題が生じる。
【００１１】本発明は、上記課題に鑑みてなされたもの
で、切断すべきヒューズが中途半端に切断された場合や
切断してはならないヒューズが誤って切断されて中途半
端な切断となった場合、そのヒューズを確実に不良品と
して除去可能とすることを目的とする。
で、切断すべきヒューズが中途半端に切断された場合や
切断してはならないヒューズが誤って切断されて中途半
端な切断となった場合、そのヒューズを確実に不良品と
して除去可能とすることを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
上記課題を解決するため、電源電位と接地間に直列接続
されたヒューズ及び抵抗と、入力端子がヒューズと抵抗
の接続点に接続され、ヒューズの切断の有無を判定する
判定回路と、テスト用抵抗と、テスト時にヒューズと並
列にテスト用抵抗を接続し、通常時にテスト用抵抗を接
続しない切り替え回路とを具備する。
上記課題を解決するため、電源電位と接地間に直列接続
されたヒューズ及び抵抗と、入力端子がヒューズと抵抗
の接続点に接続され、ヒューズの切断の有無を判定する
判定回路と、テスト用抵抗と、テスト時にヒューズと並
列にテスト用抵抗を接続し、通常時にテスト用抵抗を接
続しない切り替え回路とを具備する。
【００１３】また、本発明の半導体装置は、上記課題を
解決するため、電源電位と接地間に直列接続されたヒュ
ーズ及び抵抗と、入力端子がヒューズと抵抗の接続点に
接続され、ヒューズの切断の有無を判定する判定回路
と、テスト用抵抗と、テスト時に抵抗と並列にテスト用
抵抗を接続し、通常時にテスト用抵抗を接続しない切り
替え回路とを具備する。
解決するため、電源電位と接地間に直列接続されたヒュ
ーズ及び抵抗と、入力端子がヒューズと抵抗の接続点に
接続され、ヒューズの切断の有無を判定する判定回路
と、テスト用抵抗と、テスト時に抵抗と並列にテスト用
抵抗を接続し、通常時にテスト用抵抗を接続しない切り
替え回路とを具備する。
【００１４】また、本発明のヒューズチェック方法は、
上記課題を解決するため、電源電位と接地間にヒューズ
と抵抗とを直列に接続し、ヒューズと抵抗との接続点の
電位によりヒューズの切断の有無を判定するヒューズチ
ェック方法であって、テスト時にヒューズの切断の有無
を判定するとき、通常使用時にヒューズの切断の有無を
判定するときよりも広い範囲のヒューズ抵抗値を不良と
判定する。
上記課題を解決するため、電源電位と接地間にヒューズ
と抵抗とを直列に接続し、ヒューズと抵抗との接続点の
電位によりヒューズの切断の有無を判定するヒューズチ
ェック方法であって、テスト時にヒューズの切断の有無
を判定するとき、通常使用時にヒューズの切断の有無を
判定するときよりも広い範囲のヒューズ抵抗値を不良と
判定する。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の第１の実施例を
示す。本実施例は、図９に示した従来の回路に本発明の
回路を付加したものである。以下、同一の構成要素には
同一の符号を付し、説明を省略する。
施の形態を説明する。図１は、本発明の第１の実施例を
示す。本実施例は、図９に示した従来の回路に本発明の
回路を付加したものである。以下、同一の構成要素には
同一の符号を付し、説明を省略する。
【００１６】本実施例は、切断するべきヒューズが何ら
かの原因により確実に切断されず、中途半端に切断され
たため、切断の有無の判定が不安定になっている場合、
そのヒューズを確実に出荷テストで不良品として除去す
ることを目的とする。
かの原因により確実に切断されず、中途半端に切断され
たため、切断の有無の判定が不安定になっている場合、
そのヒューズを確実に出荷テストで不良品として除去す
ることを目的とする。
【００１７】図１において、ヒューズ１の第１の端子は
接地され、第２の端子はプルアップ抵抗２の第１の端子
に接続される。ヒューズ１は、例えばポリシリコンによ
り形成され、例えばレーザによって溶断される。プルア
ップ抵抗２の第２の端子は電源電位ＶＤＤに接続され
る。ヒューズ１とプルアップ抵抗２の接続点ａは、例え
ばインバータ３の入力端子に接続される。また、ヒュー
ズ１とプルアップ抵抗２の接続点ａは、ｎチャネルトラ
ンジスタ７のドレインに接続される。トランジスタ７の
ソースはテスト用抵抗８の第１の端子に接続され、テス
ト用抵抗８の第２の端子は接地される。トランジスタ７
のゲートには、テストモード信号が供給される。
接地され、第２の端子はプルアップ抵抗２の第１の端子
に接続される。ヒューズ１は、例えばポリシリコンによ
り形成され、例えばレーザによって溶断される。プルア
ップ抵抗２の第２の端子は電源電位ＶＤＤに接続され
る。ヒューズ１とプルアップ抵抗２の接続点ａは、例え
ばインバータ３の入力端子に接続される。また、ヒュー
ズ１とプルアップ抵抗２の接続点ａは、ｎチャネルトラ
ンジスタ７のドレインに接続される。トランジスタ７の
ソースはテスト用抵抗８の第１の端子に接続され、テス
ト用抵抗８の第２の端子は接地される。トランジスタ７
のゲートには、テストモード信号が供給される。
【００１８】次に本実施例の動作を説明する。説明を簡
単にするため、プルアップ抵抗２の抵抗値を非切断時の
ヒューズ１の抵抗の２倍にし、テスト用抵抗８の抵抗値
をプルアップ抵抗２の抵抗値の２倍にする。すなわち、
ヒューズ１の抵抗値：プルアップ抵抗２の抵抗値：テス
ト用抵抗８の抵抗値は、１：２：４となっている。ま
た、接続点ａの電位を判定するインバータ３の閾値を
０．５×ＶＤＤとする。
単にするため、プルアップ抵抗２の抵抗値を非切断時の
ヒューズ１の抵抗の２倍にし、テスト用抵抗８の抵抗値
をプルアップ抵抗２の抵抗値の２倍にする。すなわち、
ヒューズ１の抵抗値：プルアップ抵抗２の抵抗値：テス
ト用抵抗８の抵抗値は、１：２：４となっている。ま
た、接続点ａの電位を判定するインバータ３の閾値を
０．５×ＶＤＤとする。
【００１９】図２は、ヒューズの切断状態と回路の状態
との関係を、通常モードとテストモードについてそれぞ
れ示す。また、図３は、ヒューズの切断状態とヒューズ
切断の有無の判定との関係を、通常モードとテストモー
ドについてそれぞれ示す。
との関係を、通常モードとテストモードについてそれぞ
れ示す。また、図３は、ヒューズの切断状態とヒューズ
切断の有無の判定との関係を、通常モードとテストモー
ドについてそれぞれ示す。
【００２０】本回路において、出荷テスト時以外の通常
使用時では、テストモード信号を”０”とする。これに
より、トランジスタ７は非導通状態となり、テスト用抵
抗８は、ヒューズ回路から切り離される。一方、出荷テ
スト時は、テストモード信号を”１”とし、トランジス
タ７は導通状態となり、テスト用抵抗８はヒューズ回路
と接続される。
使用時では、テストモード信号を”０”とする。これに
より、トランジスタ７は非導通状態となり、テスト用抵
抗８は、ヒューズ回路から切り離される。一方、出荷テ
スト時は、テストモード信号を”１”とし、トランジス
タ７は導通状態となり、テスト用抵抗８はヒューズ回路
と接続される。
【００２１】したがって、図２に示したように、通常モ
ードにおいて、ヒューズが全く切断されていない場合、
インバータ３の入力電位は、１／３×ＶＤＤであり、完
全に切断された場合、ＶＤＤである。また、テストモー
ドにおいて、ヒューズが全く切断されていない場合、イ
ンバータ３の入力電位は、２／７×ＶＤＤであり、完全
に切断された場合、２／３×ＶＤＤである。よって、図
３に示すように、ヒューズが切断されていない場合ある
いは正常に切断された場合は、通常モードにおいてもテ
ストモードにおいても、インバータ３は非切断のヒュー
ズについて”０”すなわち非切断と判定し、切断された
ヒューズについて”１”すなわち切断と判定する。この
ように、期待通りの判定結果が得られる。
ードにおいて、ヒューズが全く切断されていない場合、
インバータ３の入力電位は、１／３×ＶＤＤであり、完
全に切断された場合、ＶＤＤである。また、テストモー
ドにおいて、ヒューズが全く切断されていない場合、イ
ンバータ３の入力電位は、２／７×ＶＤＤであり、完全
に切断された場合、２／３×ＶＤＤである。よって、図
３に示すように、ヒューズが切断されていない場合ある
いは正常に切断された場合は、通常モードにおいてもテ
ストモードにおいても、インバータ３は非切断のヒュー
ズについて”０”すなわち非切断と判定し、切断された
ヒューズについて”１”すなわち切断と判定する。この
ように、期待通りの判定結果が得られる。
【００２２】次に、ヒューズの切断を実施したが完全に
切断されず中途半端に切断され、例えば切断後のヒュー
ズの抵抗値がプルアップ抵抗と同等の２Ｒになる場合を
想定する。
切断されず中途半端に切断され、例えば切断後のヒュー
ズの抵抗値がプルアップ抵抗と同等の２Ｒになる場合を
想定する。
【００２３】この場合、図２に示すように通常モードに
おいてインバータ３の入力電位は１／２×ＶＤＤであ
り、インバータ３の閾値が前述のように１／２×ＶＤＤ
であるから、切断の有無の判定が不安定になる。よっ
て、出荷テストで切断されていると判定され、良品とし
て出荷される可能性がある。
おいてインバータ３の入力電位は１／２×ＶＤＤであ
り、インバータ３の閾値が前述のように１／２×ＶＤＤ
であるから、切断の有無の判定が不安定になる。よっ
て、出荷テストで切断されていると判定され、良品とし
て出荷される可能性がある。
【００２４】一方、テストモードではテスト用抵抗がヒ
ューズに並列に接続され、インバータ３の入力電位は、
２／５×ＶＤＤとなる。よって、インバータ３は、入力
電位を”０”と判定する。すなわち、期待値”１”に対
して”０”と判定するので、この半導体装置は不良品と
して除去される。
ューズに並列に接続され、インバータ３の入力電位は、
２／５×ＶＤＤとなる。よって、インバータ３は、入力
電位を”０”と判定する。すなわち、期待値”１”に対
して”０”と判定するので、この半導体装置は不良品と
して除去される。
【００２５】このように切断されるべきヒューズが中途
半端に切断された場合、通常モードでは切断後のヒュー
ズの抵抗が２Ｒ以下のときに不良品と判定されるのに対
し、テストモードでは切断後のヒューズの抵抗が４Ｒ以
下のときに不良品として判定される。よって、顧客が通
常モードで使用しているときにヒューズが切断されてい
ないと誤って判定されることをなくすことができる。
半端に切断された場合、通常モードでは切断後のヒュー
ズの抵抗が２Ｒ以下のときに不良品と判定されるのに対
し、テストモードでは切断後のヒューズの抵抗が４Ｒ以
下のときに不良品として判定される。よって、顧客が通
常モードで使用しているときにヒューズが切断されてい
ないと誤って判定されることをなくすことができる。
【００２６】図４は、本発明の第２の実施例を示す。本
実施例は、図１０に示した従来の回路に本発明の回路を
付加したものである。図４において、ヒューズ４の第１
の端子が電源電位ＶＤＤに接続され、ヒューズ４の第２
の端子がプルダウン抵抗５の第１の端子に接続される。
プルダウン抵抗５の第２の端子は接地される。ヒューズ
４とプルダウン抵抗５の接続点ｂは、インバータ６の入
力端子に接続される。また、テスト用抵抗１０の第１の
端子は電源電位ＶＤＤに接続され、テスト用抵抗１０の
第２の端子と接続点ｂ間にトランジスタ９が設けられ
る。トランジスタ９のゲートには、テストモード信号が
供給される。
実施例は、図１０に示した従来の回路に本発明の回路を
付加したものである。図４において、ヒューズ４の第１
の端子が電源電位ＶＤＤに接続され、ヒューズ４の第２
の端子がプルダウン抵抗５の第１の端子に接続される。
プルダウン抵抗５の第２の端子は接地される。ヒューズ
４とプルダウン抵抗５の接続点ｂは、インバータ６の入
力端子に接続される。また、テスト用抵抗１０の第１の
端子は電源電位ＶＤＤに接続され、テスト用抵抗１０の
第２の端子と接続点ｂ間にトランジスタ９が設けられ
る。トランジスタ９のゲートには、テストモード信号が
供給される。
【００２７】本実施例は、第１の実施例と同様に、切断
すべきヒューズが何らかの原因により確実に切断され
ず、中途半端に切断されたため、切断の有無の判定が不
安定になっている場合、そのヒューズを確実に出荷テス
トで不良品として除去することを目的とする。すなわ
ち、出荷テスト時にトランジスタ９を導通させヒューズ
４と並列にテスト用抵抗１０を接続することで、テスト
用抵抗１０を付加しない場合中途半端に切断されている
ため不安定な判定がなされるヒューズを、不良品と判定
するようにする。例えば、ヒューズ４の抵抗値：プルダ
ウン抵抗５の抵抗値：テスト用抵抗１０の抵抗値は、
１：２：４となっている。また、接続点ｂの電位を判定
するインバータ６の閾値は、０．５×ＶＤＤである。
すべきヒューズが何らかの原因により確実に切断され
ず、中途半端に切断されたため、切断の有無の判定が不
安定になっている場合、そのヒューズを確実に出荷テス
トで不良品として除去することを目的とする。すなわ
ち、出荷テスト時にトランジスタ９を導通させヒューズ
４と並列にテスト用抵抗１０を接続することで、テスト
用抵抗１０を付加しない場合中途半端に切断されている
ため不安定な判定がなされるヒューズを、不良品と判定
するようにする。例えば、ヒューズ４の抵抗値：プルダ
ウン抵抗５の抵抗値：テスト用抵抗１０の抵抗値は、
１：２：４となっている。また、接続点ｂの電位を判定
するインバータ６の閾値は、０．５×ＶＤＤである。
【００２８】図５は、本発明の第３の実施例を示す。本
実施例は、図９に示した従来のヒューズ回路に本発明の
回路を付加したものである。本実施例は、切断してはな
らないヒューズが何らかの原因により切断され、しかも
中途半端に切断されたために切断の有無が不安定になっ
ている場合、出荷テストにおいてそのヒューズを不良品
として確実に除去することを目的とする。
実施例は、図９に示した従来のヒューズ回路に本発明の
回路を付加したものである。本実施例は、切断してはな
らないヒューズが何らかの原因により切断され、しかも
中途半端に切断されたために切断の有無が不安定になっ
ている場合、出荷テストにおいてそのヒューズを不良品
として確実に除去することを目的とする。
【００２９】図５において、ヒューズ１の第１の端子は
接地され、第２の端子はプルアップ抵抗２の第１の端子
に接続される。プルアップ抵抗２の第２の端子は電源電
位ＶＤＤに接続される。ヒューズ１とプルアップ抵抗２
との接続点ａは、インバータ３の入力端子に接続され
る。さらに、テスト用抵抗１２の第１の端子は電源電位
ＶＤＤに接続され、テスト用抵抗１２の第２の端子と、
プルアップ抵抗２とヒューズ１との接続点ｂ間にトラン
ジスタ１１が設けられる。トランジスタ１１のゲートに
は、テストモード信号が供給される。テスト時にトラン
ジスタを導通させ、プルアップ抵抗２と並列に、接続点
ａと電源電位ＶＤＤ間にテスト用抵抗１２を接続する。
接地され、第２の端子はプルアップ抵抗２の第１の端子
に接続される。プルアップ抵抗２の第２の端子は電源電
位ＶＤＤに接続される。ヒューズ１とプルアップ抵抗２
との接続点ａは、インバータ３の入力端子に接続され
る。さらに、テスト用抵抗１２の第１の端子は電源電位
ＶＤＤに接続され、テスト用抵抗１２の第２の端子と、
プルアップ抵抗２とヒューズ１との接続点ｂ間にトラン
ジスタ１１が設けられる。トランジスタ１１のゲートに
は、テストモード信号が供給される。テスト時にトラン
ジスタを導通させ、プルアップ抵抗２と並列に、接続点
ａと電源電位ＶＤＤ間にテスト用抵抗１２を接続する。
【００３０】以下、説明を簡単にするため、プルアップ
抵抗２の抵抗値を非切断時のヒューズ１の抵抗値の２倍
にし、テスト用抵抗１２の抵抗値をプルアップ抵抗２の
抵抗値の２倍にする。すなわち、ヒューズ１の抵抗値：
プルアップ抵抗２の抵抗値：テスト用抵抗１２の抵抗値
＝１：２：４となっている。また、接続点ａの電位を判
定するインバータ３の閾値を、０．５×ＶＤＤとする。
抵抗２の抵抗値を非切断時のヒューズ１の抵抗値の２倍
にし、テスト用抵抗１２の抵抗値をプルアップ抵抗２の
抵抗値の２倍にする。すなわち、ヒューズ１の抵抗値：
プルアップ抵抗２の抵抗値：テスト用抵抗１２の抵抗値
＝１：２：４となっている。また、接続点ａの電位を判
定するインバータ３の閾値を、０．５×ＶＤＤとする。
【００３１】図６は、通常モードとテストモードにおけ
る、ヒューズの切断状態と回路の状態を示す。また、図
７は、通常モードとテストモードにおける、ヒューズの
切断状態とヒューズ切断の有無の判定結果との関係を示
す。
る、ヒューズの切断状態と回路の状態を示す。また、図
７は、通常モードとテストモードにおける、ヒューズの
切断状態とヒューズ切断の有無の判定結果との関係を示
す。
【００３２】本回路において、テストモード信号を切り
替えることで、出荷テスト時以外の通常使用時ではトラ
ンジスタ１１を非導通状態とし、テスト用抵抗１２をヒ
ューズ回路から切り離す。一方、出荷テスト時は、トラ
ンジスタ１１を導通状態とし、テスト用抵抗１２をヒュ
ーズ回路と接続する。
替えることで、出荷テスト時以外の通常使用時ではトラ
ンジスタ１１を非導通状態とし、テスト用抵抗１２をヒ
ューズ回路から切り離す。一方、出荷テスト時は、トラ
ンジスタ１１を導通状態とし、テスト用抵抗１２をヒュ
ーズ回路と接続する。
【００３３】本回路は、前述のように切断しないヒュー
ズが何らかの原因により中途半端に切断され、切断の有
無の判定が不安定になっているヒューズを出荷テスト時
に不良品として確実に除去することを目的とする。
ズが何らかの原因により中途半端に切断され、切断の有
無の判定が不安定になっているヒューズを出荷テスト時
に不良品として確実に除去することを目的とする。
【００３４】図６に示したように、インバータ３の入力
電位は、通常モード時で、ヒューズが切断されていない
場合１／３×ＶＤＤであり、完全に切断された場合ＶＤ
Ｄである。また、テストモード時、ヒューズが切断され
ていない場合３／７×ＶＤＤであり、完全に切断された
場合ＶＤＤである。よって、ヒューズが切断されていな
い場合あるいは正常に切断された場合は、通常モードに
おいてもテストモードにおいても、インバータ３は非切
断のヒューズについて”０”すなわち非切断と判定し、
切断されたヒューズについて”１”すなわち切断と判定
する。このように、期待通りの判定結果が得られる。
電位は、通常モード時で、ヒューズが切断されていない
場合１／３×ＶＤＤであり、完全に切断された場合ＶＤ
Ｄである。また、テストモード時、ヒューズが切断され
ていない場合３／７×ＶＤＤであり、完全に切断された
場合ＶＤＤである。よって、ヒューズが切断されていな
い場合あるいは正常に切断された場合は、通常モードに
おいてもテストモードにおいても、インバータ３は非切
断のヒューズについて”０”すなわち非切断と判定し、
切断されたヒューズについて”１”すなわち切断と判定
する。このように、期待通りの判定結果が得られる。
【００３５】次に、切断してはならないヒューズが何ら
かの原因で中途半端に切断され、そのヒューズの切断後
の抵抗値がプルアップ抵抗と同等の２Ｒになる場合を想
定する。
かの原因で中途半端に切断され、そのヒューズの切断後
の抵抗値がプルアップ抵抗と同等の２Ｒになる場合を想
定する。
【００３６】この場合、図６に示すように通常モードに
おいてインバータ３の入力電位は１／２×ＶＤＤであ
り、インバータ３の閾値が前述のように１／２×ＶＤＤ
であるから、切断の有無の判定が不安定になる。よっ
て、出荷テストで切断されていると判定され、良品とし
て出荷される可能性がある。
おいてインバータ３の入力電位は１／２×ＶＤＤであ
り、インバータ３の閾値が前述のように１／２×ＶＤＤ
であるから、切断の有無の判定が不安定になる。よっ
て、出荷テストで切断されていると判定され、良品とし
て出荷される可能性がある。
【００３７】一方、テストモードではテスト用抵抗１２
がプルアップ抵抗２に並列に接続されるため、インバー
タ３の入力電位は３／５×ＶＤＤとなる。よって、イン
バータ３は、入力信号を”１”と判定する。すなわち、
切断してはならないヒューズであるから期待値が”０”
であるのに対して、判定が”１”であるので、この半導
体装置は不良品として除去される。
がプルアップ抵抗２に並列に接続されるため、インバー
タ３の入力電位は３／５×ＶＤＤとなる。よって、イン
バータ３は、入力信号を”１”と判定する。すなわち、
切断してはならないヒューズであるから期待値が”０”
であるのに対して、判定が”１”であるので、この半導
体装置は不良品として除去される。
【００３８】このように切断されてはならないヒューズ
が誤って中途半端に切断された場合、通常モードでは切
断後のヒューズの抵抗が２Ｒ以上のときに不良品と判定
されるのに対し、テストモードでは切断後のヒューズの
抵抗が４／３×Ｒ以上のときに不良品として判定され
る。よって、顧客が通常モードで使用しているときに切
断されていると誤って判定されることはなくなる。
が誤って中途半端に切断された場合、通常モードでは切
断後のヒューズの抵抗が２Ｒ以上のときに不良品と判定
されるのに対し、テストモードでは切断後のヒューズの
抵抗が４／３×Ｒ以上のときに不良品として判定され
る。よって、顧客が通常モードで使用しているときに切
断されていると誤って判定されることはなくなる。
【００３９】図８は、本発明の第４の実施例を示す。本
実施例は、図５に示した実施例の電源電位ＶＤＤと接地
を逆にしたもの、すなわち図１０に示した従来のヒュー
ズ回路に本発明の回路を付加したものである。テスト用
抵抗１４の第１の端子を接地させ、テスト用抵抗１４の
第２の端子とヒューズ４とプルダウン抵抗５との接続点
ｂ間にトランジスタ１３を設ける。トランジスタ１３の
ゲートにテストモード信号が供給される。
実施例は、図５に示した実施例の電源電位ＶＤＤと接地
を逆にしたもの、すなわち図１０に示した従来のヒュー
ズ回路に本発明の回路を付加したものである。テスト用
抵抗１４の第１の端子を接地させ、テスト用抵抗１４の
第２の端子とヒューズ４とプルダウン抵抗５との接続点
ｂ間にトランジスタ１３を設ける。トランジスタ１３の
ゲートにテストモード信号が供給される。
【００４０】本実施例は、図５に示した実施例と同様
に、切断しないヒューズが何らかの原因により中途半端
に切断され、切断の有無の判定が不安定になっている場
合、そのヒューズを出荷テストにおいて確実に不良品と
して除去するものである。
に、切断しないヒューズが何らかの原因により中途半端
に切断され、切断の有無の判定が不安定になっている場
合、そのヒューズを出荷テストにおいて確実に不良品と
して除去するものである。
【００４１】なお、以上示したいずれの実施例において
もトランジスタを用いてテスト用抵抗を接続している
が、トランジスタに限られるものではなく、テスト時に
テスト抵抗を接続し、通常時にテスト抵抗を接続しない
機能を有する切り替え回路であればよい。
もトランジスタを用いてテスト用抵抗を接続している
が、トランジスタに限られるものではなく、テスト時に
テスト抵抗を接続し、通常時にテスト抵抗を接続しない
機能を有する切り替え回路であればよい。
【００４２】
【発明の効果】以上説明したように、本発明により、出
荷テスト時にヒューズと並列に抵抗を接続して並列抵抗
値を下げることにより、切断すべきであるのに中途半端
に切断されたヒューズを切断されていないと判定し、不
良品として除去することができる。
荷テスト時にヒューズと並列に抵抗を接続して並列抵抗
値を下げることにより、切断すべきであるのに中途半端
に切断されたヒューズを切断されていないと判定し、不
良品として除去することができる。
【００４３】また、本発明により、出荷テスト時にプル
アップ抵抗またはプルダウン抵抗と並列に抵抗を付加す
ることにより、切断してはならないのに中途半端に切断
されたヒューズを切断されたと判定し、不良品として除
去することができる。よって、出荷テストにおいて顧客
の使用環境に対して問題のないものだけを良品として判
定して出荷することが可能になる。
アップ抵抗またはプルダウン抵抗と並列に抵抗を付加す
ることにより、切断してはならないのに中途半端に切断
されたヒューズを切断されたと判定し、不良品として除
去することができる。よって、出荷テストにおいて顧客
の使用環境に対して問題のないものだけを良品として判
定して出荷することが可能になる。
【図１】本発明の第１の実施例を示す図。
【図２】本発明の第１の実施例の動作を示す図。
【図３】本発明の第１の実施例の判定結果を示す図。
【図４】本発明の第２の実施例を示す図。
【図５】本発明の第３の実施例を示す図。
【図６】本発明の第３の実施例の動作を示す図。
【図７】本発明の第３の実施例の判定結果を示す図。
【図８】本発明の第４の実施例を示す図。
【図９】従来のヒューズ回路の一例を示す図。
【図１０】従来のヒューズ回路の他の例を示す図。
１…ヒューズ、 ２…プルアップ抵抗、 ３…インバータ、 ４…ヒューズ、 ５…プルダウン抵抗、 ６…インバータ、 ７…トランジスタ、 ８…テスト用抵抗、 ９…トランジスタ、 １０…テスト用抵抗、 １１…トランジスタ、 １２…テスト用抵抗、 １３…トランジスタ、 １４…テスト用抵抗。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/02 G01R 31/28 - 31/3185 G11C 29/00
Claims (7)
- 【請求項１】 電源電位と接地間に直列接続されたヒュ
ーズ及び抵抗と、 入力端子が前記ヒューズと抵抗の接続点に接続され、前
記ヒューズの切断の有無を判定する判定回路と、 テスト用抵抗と、 テスト時に前記ヒューズと並列に前記テスト用抵抗を接
続し、通常時に前記テスト用抵抗を接続しない切り替え
回路とを具備することを特徴とする半導体装置。 - 【請求項２】 電源電位と接地間に直列接続されたヒュ
ーズ及び抵抗と、 入力端子が前記ヒューズと抵抗の接続点に接続され、前
記ヒューズの切断の有無を判定する判定回路と、 テスト用抵抗と、 テスト時に前記抵抗と並列に前記テスト用抵抗を接続
し、通常時に前記テスト用抵抗を接続しない切り替え回
路とを具備することを特徴とする半導体装置。 - 【請求項３】 前記ヒューズは、レーザにより切断され
ることを特徴とする請求項１、２記載の半導体装置。 - 【請求項４】 前記切り替え回路は、トランジスタより
なることを特徴とする請求項１、２記載の半導体装置。 - 【請求項５】 電源電位と接地間にヒューズと抵抗とを
直列に接続し、前記ヒューズと前記抵抗との接続点の電
位によりヒューズの切断の有無を判定するヒューズチェ
ック方法であって、テスト時にヒューズの切断の有無の
判定するとき、通常使用時にヒューズの切断の有無の判
定するときよりも広い範囲のヒューズ抵抗値を不良と判
定することを特徴とするヒューズチェック方法。 - 【請求項６】 前記テスト時に前記ヒューズと並列にテ
スト用抵抗を接続し、前記通常使用時に前記テスト用抵
抗を接続しないことを特徴とする請求項５記載のヒュー
ズチェック方法。 - 【請求項７】 前記テスト時に前記抵抗と並列にテスト
用抵抗を接続し、前記通常使用時に前記テスト用抵抗を
接続しないことを特徴とする請求項５記載のヒューズチ
ェック方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21474596A JP3274364B2 (ja) | 1996-08-14 | 1996-08-14 | 半導体装置及びヒューズチェック方法 |
| KR1019970038263A KR100310755B1 (ko) | 1996-08-14 | 1997-08-12 | 반도체장치및퓨즈검사방법 |
| US08/910,003 US6121820A (en) | 1996-08-14 | 1997-08-12 | Semiconductor device having fuse and method for checking whether the fuse is fused |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21474596A JP3274364B2 (ja) | 1996-08-14 | 1996-08-14 | 半導体装置及びヒューズチェック方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1062477A JPH1062477A (ja) | 1998-03-06 |
| JP3274364B2 true JP3274364B2 (ja) | 2002-04-15 |
Family
ID=16660892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21474596A Expired - Fee Related JP3274364B2 (ja) | 1996-08-14 | 1996-08-14 | 半導体装置及びヒューズチェック方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6121820A (ja) |
| JP (1) | JP3274364B2 (ja) |
| KR (1) | KR100310755B1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE50010098D1 (de) * | 2000-01-18 | 2005-05-25 | Infineon Technologies Ag | Chipkartenschaltung mit überwachtem Zugang zum Testmodus |
| US6307423B1 (en) * | 2000-05-01 | 2001-10-23 | Xerox Corporation | Programmable circuit with preview function |
| JP3636965B2 (ja) | 2000-05-10 | 2005-04-06 | エルピーダメモリ株式会社 | 半導体装置 |
| JP4629192B2 (ja) * | 2000-07-07 | 2011-02-09 | 富士通セミコンダクター株式会社 | トリミング回路、調整回路及び半導体装置 |
| DE10105457A1 (de) * | 2001-02-07 | 2002-08-08 | Daimler Chrysler Ag | Vorrichtung zum Trennen und Schalten einer Last |
| JP2002369377A (ja) * | 2001-06-08 | 2002-12-20 | Pioneer Electronic Corp | 電子機器 |
| JP2003263900A (ja) | 2002-03-12 | 2003-09-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6882202B2 (en) * | 2003-01-21 | 2005-04-19 | Infineon Technologies Ag | Multiple trip point fuse latch device and method |
| JP4360485B2 (ja) | 2003-05-14 | 2009-11-11 | Ｏｋｉセミコンダクタ株式会社 | フューズ検出回路 |
| US6879206B2 (en) * | 2003-06-02 | 2005-04-12 | Hewlett-Packard Development Company, L.P. | Disabler circuit |
| KR100554982B1 (ko) * | 2003-12-01 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체 기억 소자에서의 퓨즈 처리 회로 및 그 방법 |
| DE102005009050B4 (de) * | 2005-02-28 | 2007-01-11 | Infineon Technologies Ag | Differentielle Ausleseschaltung für Fuse-Speicherzellen |
| JP2007067340A (ja) | 2005-09-02 | 2007-03-15 | Nec Electronics Corp | 半導体集積回路装置およびそのテスト方法 |
| JP4972965B2 (ja) * | 2006-03-14 | 2012-07-11 | 株式会社ジェイテクト | パワーステアリング装置 |
| TWI338309B (en) * | 2006-07-17 | 2011-03-01 | Realtek Semiconductor Corp | Trimmer and related trimming method |
| US7742352B1 (en) | 2007-10-30 | 2010-06-22 | Silicon Laboratories Inc. | Variable sense level for fuse-based non-volatile memory |
| US20090212850A1 (en) * | 2008-02-26 | 2009-08-27 | Anthony Gus Aipperspach | Method and Circuit for Implementing Efuse Resistance Screening |
| JP2010210238A (ja) * | 2009-03-06 | 2010-09-24 | Renesas Electronics Corp | プローブカード、それを備えた半導体検査装置及びプローブカードのヒューズチェック方法 |
| CN102893168A (zh) * | 2010-05-28 | 2013-01-23 | 三洋电机株式会社 | 电源装置 |
| CN104076271B (zh) * | 2013-03-27 | 2018-05-01 | 上海宏测半导体科技有限公司 | 锂电池保护电路的测试方法和系统 |
| KR102005397B1 (ko) * | 2015-11-27 | 2019-07-30 | 주식회사 엘지화학 | 고전압 이차전지의 퓨즈 진단 장치 |
| JP6822027B2 (ja) * | 2016-09-15 | 2021-01-27 | 富士電機株式会社 | トリミング装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100209449B1 (ko) * | 1990-05-21 | 1999-07-15 | 가나이 쓰토무 | 반도체 집적회로 장치 |
| FR2697673B1 (fr) * | 1992-10-29 | 1994-12-16 | Gemplus Card Int | Circuit à fusible, pour circuit intégré. |
| US5731760A (en) * | 1996-05-31 | 1998-03-24 | Advanced Micro Devices Inc. | Apparatus for preventing accidental or intentional fuse blowing |
-
1996
- 1996-08-14 JP JP21474596A patent/JP3274364B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-12 KR KR1019970038263A patent/KR100310755B1/ko not_active IP Right Cessation
- 1997-08-12 US US08/910,003 patent/US6121820A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1062477A (ja) | 1998-03-06 |
| US6121820A (en) | 2000-09-19 |
| KR100310755B1 (ko) | 2001-11-15 |
| KR19980018587A (ko) | 1998-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3274364B2 (ja) | 半導体装置及びヒューズチェック方法 | |
| US4937700A (en) | Semiconductor integrated circuit with a circuit limiting an input voltage to a predetermined voltage | |
| US7629802B2 (en) | Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination | |
| US6557106B1 (en) | Power enabling mechanism, a power enabling method, and a controller for an input/output device | |
| US7573273B2 (en) | Fuse cutting test circuit, fuse cutting test method, and semiconductor circuit | |
| EP0089891B1 (en) | Identification of repaired integrated circuits | |
| KR970012793A (ko) | 불량 구제 판정 회로 | |
| JP2872119B2 (ja) | 半導体装置のヒューズシグナチャー回路 | |
| JPH033971B2 (ja) | ||
| US6064233A (en) | Semiconductor integrated circuit measuring current to test damaged transistor | |
| JP3642555B2 (ja) | 半導体装置及びそのテスト方法 | |
| EP0788116B1 (en) | Overvoltage detection circuit for mode selection | |
| JP2003023085A (ja) | 半導体集積回路 | |
| US6972612B2 (en) | Semiconductor device with malfunction control circuit and controlling method thereof | |
| KR0164802B1 (ko) | 범 인 테스트 모드 구동회로 | |
| US20030117871A1 (en) | Memory module with test mode | |
| KR100290887B1 (ko) | 고전압보호회로 | |
| JP2760333B2 (ja) | 半導体装置 | |
| JP3414496B2 (ja) | 半導体装置 | |
| JPH03283197A (ja) | 半導体メモリ | |
| US20040037149A1 (en) | Semiconductor memory device capable of normal transition to test mode | |
| KR100238963B1 (ko) | 반도체 메모리 장치의 리페어 회로 | |
| JPH03272098A (ja) | 半導体集積回路装置 | |
| JPH11142462A (ja) | オープン検出回路 | |
| JPH05326714A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |