KR19980018587A - 반도체 장치 및 퓨즈 검사 방법 - Google Patents

반도체 장치 및 퓨즈 검사 방법 Download PDF

Info

Publication number
KR19980018587A
KR19980018587A KR1019970038263A KR19970038263A KR19980018587A KR 19980018587 A KR19980018587 A KR 19980018587A KR 1019970038263 A KR1019970038263 A KR 1019970038263A KR 19970038263 A KR19970038263 A KR 19970038263A KR 19980018587 A KR19980018587 A KR 19980018587A
Authority
KR
South Korea
Prior art keywords
fuse
resistor
test
cut
pull
Prior art date
Application number
KR1019970038263A
Other languages
English (en)
Other versions
KR100310755B1 (ko
Inventor
노부오 시시쿠라
Original Assignee
니시무로 타이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시키가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR19980018587A publication Critical patent/KR19980018587A/ko
Application granted granted Critical
Publication of KR100310755B1 publication Critical patent/KR100310755B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

레이저등으로 절단되는 퓨즈의 절단 유무를 판정하는 회로에 있어서, 퓨즈가 불완전하게 절단되었기 때문에 판정 결과가 안정일 경우, 출하 테스트시에 합격품으로 판정되고, 고객의 사용시에 불량품으로 판정될 경우가 있다. 통상 사용시에 퓨즈(1)에 테스트용 저항(8)을 접속하지 않고, 출하 테스트시에 퓨즈(1)에 병렬로 테스트용 저항(8)을 접속함으로써, 절단되어야 하는데 불완전하게 절단되면서 합격품으로서 출하되었지만, 고객의 통상 사용시에 불량품으로 판정되는 불량한 퓨즈를 출하 테스트시에 확실히 배제한다.

Description

반도체 장치 및 퓨즈 검사 방법
본 발명은 레이저등으로 절단되는 퓨즈를 구비한 반도체 장치와 그 퓨즈의 절단 유무를 검사하는 방법에 관한 것으로, 특히 레이저로 퓨즈를 절단한 후 퓨즈의 절단 상태를 판정하는 출하 테스트시에 사용되는 것이다.
종래, 레이저등으로 절단되는 퓨즈를 구비한 반도체 장치에는 퓨즈와 직렬로 풀업 저항 또는 풀다운 저항이 접속되어 있다. 퓨즈와 풀업 저항 또는 풀다운 저항의 접속점의 전위는 퓨즈의 저항과 풀업 저항 또는 풀다운 저항의 저항 분할에 의해서 정해진다. 퓨즈가 절단되면 퓨즈의 저항은 커지고, 절단되지 않으면 작아지기 때문에, 그 접속점의 전위에 의해 퓨즈가 절단되었는지 아닌지를 판별할 수 있다.
도 9는 퓨즈가 풀업 저항에 접속된 종래의 퓨즈 회로를 나타낸다. 도 9에 있어서, 퓨즈(1)의 제1 단자는 접지되고, 제2 단자는 풀업 저항(2)의 제1 단자에 접속된다. 풀업 저항(2)의 제2 단자는 전원에 접속된다. 퓨즈(1)와 풀업 저항(2)의 접속점 a는, 예컨대 인버터(3)의 입력 단자에 접속된다. 일반적으로, 풀업 저항(2)의 저항치는 비절단시의 퓨즈(1)의 저항치보다도 크게 설정된다.
도 9에 나타내는 회로에 있어서, 퓨즈(1) 절단의 유무에 의해, 퓨즈(1)와 풀업 저항(2)의 접속점 a의 전위는 크게 변동한다. 따라서, 접속점 a의 전위와 인버터(3)의 임계치와의 관계를 이용하여, 인버터(3)의 출력 신호로부터 퓨즈(1) 절단의 유무를 판단한다. 즉, 퓨즈(1)가 절단되지 않은 경우는, 퓨즈(1)의 저항치가 풀업 저항(2)의 저항치보다도 작기 때문에, 접속점 a의 전위는 접지에 가까운 값이 된다. 따라서, 인버터(3)는 입력 신호를 O으로 판단한다. 또한, 퓨즈(1)가 절단되는 경우는 퓨즈(1)의 저항치가 하이임피던스로 되어 있기 때문에, 접속점 a의 전위는 전원전위에 가까운 값이 된다. 따라서, 인버터(3)는 입력 신호를 1로 판단한다.
도 l0은 퓨즈가 풀다운 저항에 접속된 종래의 퓨즈 회로를 나타낸다. 도 10에 있어서, 퓨즈(4)의 제1 단자는 전원에 접속되고, 제2 단자는 풀다운 저항(5)의 제1 단자에 접속된다. 풀다운 저항(5)의 제2 단자는 접지된다. 퓨즈(4)와 풀다운 저항(5)의 접속점 b는, 예컨대 인버터(6)의 입력 단자에 접속된다. 일반적으로, 풀다운 저항(5)의 저항치는 비절단시의 퓨즈(4)의 저항치보다도 크게 설정된다.
도 10의 회로에 있어서, 퓨즈(4)의 절단 유무에 의해, 퓨즈(4)와 풀다운 저항(5)의 접속점 b의 전위는 크게 변동한다. 접속점 b의 전위와 인버터(6)의 임계치와의 관계를 이용하여, 인버터(6)의 출력 신호로부터 퓨즈(4) 절단의 유무를 판단한다. 즉, 퓨즈(4)가 절단되지 않은 경우는, 퓨즈(4)의 저항치가 풀다운 저항(5)의 저항치보다도 작기 때문에, 접속점 b의 전위는 전원전위에 가까운 값이 된다. 따라서, 인버터(6)는 입력 신호를 1로 판단한다. 또한, 퓨즈(4)가 절단되는 경우는 퓨즈(4)의 저항치가 하이임피던스로 되어 있기 때문에, 접속점 b의 전위는 접지에 가까운 값이 된다. 따라서, 인버터(6)는 입력 신호를 0으로 판단한다.
레이저등으로 퓨즈를 절단한 경우, 완전히 퓨즈가 절단되어 있으면 문제는 발생하지 않는다. 그러나, 완전히는 절단되어 있지 않은 경우, 절단되었는지 아닌지의 판정이 불안정해져서 문제가 발생한다.
즉, 절단하여야 할 퓨즈가 불완전하게 절단된 경우, 완전하게 절단되지 않은 퓨즈와 풀업 저항과의 저항과의 분할에 의해 결정되는 전위가 절단되었다고 판단되는 전위를 약간 넘으면, 그 반도체 장치는 퓨즈가 절단된 합격품으로서 출하된다. 그러나, 고객의 전압, 온도, 노이즈등의 사용 환경이나 소자 특성의 시간 경과 변화등에 의해, 예컨대 퓨즈와 풀업 저항과의 접속점의 전위나 인버터의 임계치가 변동하여, 고객의 사용시에 퓨즈가 절단되어 있지 않다고 오판단될 가능성이 있다.
또한, 반대로 절단되어서는 안되는 퓨즈가 어떠한 원인에 의해 잘못하여 절단된 경우, 완전히 절단이 행해지면 출하 테스트시에 오절단이 행해졌다고 판단되어 불량품으로서 제거된다. 그러나, 불완전하게 절단되어, 퓨즈와 풀업 저항의 저항 분할에 의해서 결정되는 전위가 절단되어 있지 않다고 판단되는 전위내의 경계에 있는 경우, 퓨즈가 절단되어 있지 않다고 판단되어 출하된다. 출하 후에 고객의 전압, 온도, 노이즈등의 사용 환경이나 소자 특성의 시간 경과 변화등에 의해, 고객의 사용시에 퓨즈가 절단되어 있다고 판정될 가능성이 있다.
이와 같이 고객에게 제품을 출하한 후에, 그 제품이 불량으로 판정되는 것은, 메이커의 신용을 떨어뜨리게 된다.
이상, 풀업 저항을 이용할 경우에 관해서 진술하였지만, 풀다운 저항을 이용한 경우도 같은 문제가 발생한다.
본 발명은 상기 과제에 감안하여 이루어진 것으로, 절단하여야 할 퓨즈가 불완전하게 절단된 경우나 절단해서는 안되는 퓨즈가 잘못하여 절단되어 불완전한 절단으로 된 경우, 그 퓨즈를 확실히 불량품으로서 제거가능하게 하는 것을 목적으로 한다.
도 1은 본 발명의 제1 실시예를 나타내는 도면.
도 2는 본 발명의 제1 실시예의 동작을 나타내는 도면.
도 3은 본 발명의 제1 실시예의 판정 결과를 나타내는 도면.
도 4는 본 발명의 제2 실시예를 나타내는 도면.
도 5는 본 발명의 제3 실시예를 나타내는 도면.
도 6은 본 발명의 제3 실시예의 동작을 나타내는 도면.
도 7은 본 발명의 제3 실시예의 판정 결과를 나타내는 도면.
도 8은 본 발명의 제4 실시예를 나타내는 도면.
도 9는 종래의 퓨즈 회로의 일예를 나타내는 도면.
도 l0은 종래의 퓨즈 회로의 다른 예를 나타내는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 퓨즈
2 : 풀업 저항
3 : 인버터
4 : 퓨즈
5 : 풀다운 저항
6 : 인버터
7 : 트랜지스터
8 : 테스트용 저항
9 : 트랜지스터
10 : 테스트용 저항
ll : 트랜지스터
12 : 테스트용 저항
13 : 트랜지스터
14 : 테스트용 저항
본 발명의 반도체 장치는 상기 과제를 해결하기 위해서, 전원전위와 접지간에 직렬접속된 퓨즈 및 저항과, 입력 단자가 퓨즈와 저항의 접속점에 접속되어 퓨즈의 절단 유무를 판정하는 판정 회로와, 테스트용 저항과, 테스트시에 퓨즈와 병렬로 테스트용 저항을 접속하며 통상시에 테스트용 저항을 접속하지 않는 변환 회로를 구비한다.
또한, 본 발명의 반도체 장치는 상기 과제를 해결하기 위해서, 전원전위와 접지간에 직렬접속된 퓨즈 및 저항과, 입력 단자가 퓨즈와 저항의 접속점에 접속되어 퓨즈의 절단 유무를 판정하는 판정 회로와, 테스트용 저항과, 테스트시에 저항과 병렬로 테스트용 저항을 접속하며 통상시에 테스트용 저항을 접속하지 않는 변환 회로를 구비한다.
또한, 본 발명의 퓨즈 검사 방법은 상기 과제를 해결하기 위해서, 전원전위와 접지간에 퓨즈와 저항을 직렬로 접속하고, 퓨즈와 저항과의 접속점의 전위에 의해 퓨즈의 절단 유무를 판정하는 퓨즈 검사 방법으로서, 테스트시에 퓨즈의 절단 유무를 판정할 때와, 통상 사용시에 퓨즈 절단 유무를 판정할 때보다도 넓은 범위의 퓨즈 저항치를 불량으로 판정한다.
이하, 도면을 참조하여 본 발명의 실시 형태를 설명한다.
도 1은 본 발명의 제1 실시예를 나타낸다. 본 실시예는 도 9에 나타낸 종래의 회로에 본 발명의 회로를 부가한 것이다. 이하, 동일한 구성 요소에는 동일한 부호를 붙여서 설명을 생략한다.
본 실시예는 절단해야 되는 퓨즈가 어떠한 원인에 의해 확실히 절단되지 않고, 불완전하게 절단되었기 때문에, 절단의 유무의 판정이 불안정하게 되어 있는 경우, 그 퓨즈를 확실히 출하 테스트에서 불량품으로서 제거하는 것을 목적으로 한다.
도 1에 있어서, 퓨즈(1)의 제1 단자는 접지되고, 제2 단자는 풀업 저항(2)의 제1 단자에 접속된다. 퓨즈(1)는, 예컨대 폴리실리콘에 의해 형성되고, 예컨대 레이저에 의해서 녹여 절단된다. 풀업 저항(2)의 제2 단자는 전원전위 VDD에 접속된다. 퓨즈(1)와 풀업 저항(2)의 접속점 a는, 예컨대 인버터(3)의 입력 단자에 접속된다. 또한, 퓨즈(1)와 폴업 저항(2)의 접속점 a는, n채널 트랜지스터(7)의 드레인에 접속된다. 트랜지스터(7)의 소스는 테스트용 저항(8)의 제1 단자에 접속되고, 테스트용 저항(8)의 제2 단자는 접지된다. 트랜지스터(7)의 게이트에는 테스트 모드 신호가 공급된다.
다음에 본 실시예의 동작을 설명한다. 설명을 간단히 하기 위해서, 풀업 저항(2)의 저항치를 비절단시의 퓨즈(1)의 저항의 2배로 하여, 테스트용 저항(8)의 저항치를 풀업 저항(2)의 저항치의 2배로 한다. 즉 퓨즈(1)의 저항치와 풀업 저항(2)의 저항치와 테스트용 저항(8)의 저항치는 1:2:4로 되어 있다. 또한, 접속점 a의 전위를 판정하는 인버터(3)의 임계치를 0.5×VDD로 한다.
도 2는 퓨즈의 절단 상태와 회로의 상태와의 관계를 통상 모드와 테스트 모트에 관해서 각각 나타낸다. 또한, 도 3은 퓨즈의 절단 상태와 퓨즈 절단 유무의 판정과의 관계를 통상 모드와 테스트 모드에 관해서 각각 나타낸다.
본 회로에 있어서, 출하 테스트시 이외의 통상 사용시에서는, 테스트 모드 신호를 0으로 한다. 이것에 의해, 트랜지스터(7)는 비도통 상태가 되고, 테스트용 저항(8)은 퓨즈 회로로부터 분리된다. 한편, 출하 테스트시는 테스트 모드 신호를 1로 하고, 트랜지스터(7)는 도통 상태가 되어, 테스트용 저항(8)은 퓨즈 회로와 접속된다.
따라서, 도 2에 도시한 바와 같이 통상 모드에 있어서, 퓨즈가 완전히 절단되어 있지 않은 경우, 인버터(3)의 입력 전위는 1/3×VDD이고, 완전히 절단된 경우 VDD이다. 또한, 테스트 모드에 있어서, 퓨즈가 완전히 절단되지 않은 경우, 인버터(3)의 입력전위는 2/7×VDD이고, 완전히 절단된 경우 2/3×VDD이다. 따라서, 도 3에 도시된 바와 같이, 퓨즈가 절단되지 않은 경우 또는 정상으로 절단된 경우는, 통상 모드와 테스트 모드에 있어서, 인버터(3)는 비절단의 퓨즈에 관해서 0, 즉 비절단으로 판정하고, 절단된 퓨즈에 관해서 1, 즉 절단으로 판정한다. 이와 같이하여 기대한대로의 판정 결과를 수득할 수 있다.
다음에, 퓨즈의 절단을 실시하였지만 완전히 절단되지 않고 불완전하게 절단되어, 예컨대 절단 후의 퓨즈의 저항치가 풀업 저항과 동등한 2R이 될 경우를 상정한다.
이 경우, 도 2에 도시된 바와 같이 통상 모드에 있어서 인버터(3)의 입력 전위는 1/2×VDD이고, 인버터(3)의 임계치가 전술과 같이 1/2×VDD이기 때문에, 절단의 유무 판정이 불안정하게 된다. 따라서, 출하 테스트로 절단되어 있다고 판정되어, 합격품으로서 출하될 가능성이 있다.
한편, 테스트 모드로서는 테스트용 저항이 퓨즈에 병렬로 접속되고, 인버터(3)의 입력 전위는 2/5×VDD가 된다. 따라서, 인버터(3)는 입력 전위를 0으로 판정한다. 즉, 기대치 1에 대하여 0으로 판정하기 때문에, 이 반도체 장치는 불량품으로서 제거된다.
이와 같이 절단되어야 되는 퓨즈가 불완전하게 절단된 경우, 통상 모드로서는 절단 후의 퓨즈의 저항이 2R 이하일 때에 불량품으로 판정되는데 대하여, 테스트 모드로서는 절단 후의 퓨즈의 저항이 4R 이하일 때에 불량품으로서 판정된다. 따라서, 고객이 통상 모드로 사용하고 있을 때에 퓨즈가 절단되지 않았다고 잘못 판정되는 것을 없앨 수 있다.
도 4는 본 발명의 제2 실시예를 나타낸다. 본 실시예는, 도 10에 나타낸 종래의 회로에 본 발명의 회로를 부가한 것이다.
도 4에 있어서, 퓨즈(4)의 제1 단자가 전원전위 VDD에 접속되고, 퓨즈(4)의 제2 단자가 풀다운 저항(5)의 제1 단자에 접속된다. 풀다운 저항(5)의 제2 단자는 접지된다. 퓨즈(4)와 풀다운 저항(5)의 접속점 b는 인버터(6)의 입력 단자에 접속된다. 또한, 테스트용 저항(10)의 제1 단자는 전원전위 VDD에 접속되고, 테스트용 저항(10)의 제2 단자와 접속점 b간에 트랜지스터(9)가 설치된다. 트랜지스터(9)의 게이트에는 테스트 모드 신호가 공급된다.
본 실시예는 제1 실시예와 같이, 절단하여야 할 퓨즈가 어떠한 원인에 의해 확실히 절단되지 않고 불완전하게 절단되었기 때문에 절단 유무의 판정이 불안정하게 되고 있는 경우, 그 퓨즈를 확실히 출하 테스트에서 불량품으로서 제거하는 것을 목적으로 한다. 즉, 출하 테스트시에 트랜지스터(9)를 도통시켜서 퓨즈(4)와 병렬로 테스트용 저항(l0)을 접속함으로써, 테스트용 저항(10)을 부가하지 않을 경우 불완전하게 절단되어 있기 때문에 불안정한 판정이 이루어진 퓨즈를, 불량품으로 판정하도록 한다. 예컨대, 퓨즈(4)의 저항치와 풀다운 저항(5)의 저항치와 테스트용 저항(l0)의 저항치는 1:2:4로 되어 있다. 또한, 접속점 b의 전위를 판정하는 인버터(6)의 임계치는 0.5×VDD이다.
도 5는 본 발명의 제3 실시예를 나타낸다. 본 실시예는, 도 9에 나타낸 종래의 퓨즈 회로에 본 발명의 회로를 부가한 것이다. 본 실시예는, 절단해서는 안되는 퓨즈가 어떠한 원인에 의해 절단되고, 또한 불완전하게 절단되었기 때문에 절단의 유무가 불안정하게 되어 있는 경우, 출하 테스트에 있어서 그 퓨즈를 불량품으로서 확실히 제거하는 것을 목적으로 한다.
도 5에 있어서, 퓨즈(1)의 제1 단자는 접지되고, 제2 단자는 풀업 저항(2)의 제1 단자에 접속된다. 풀업 저항(2)의 제2 단자는 전원전위 VDD에 접속된다. 퓨즈(1)와 풀업 저항(2)과의 접속점 a는 인버터(3)의 입력 단자에 접속된다. 또, 테스트용 저항(12)의 제1 단자는 전원전위 VDD에 접속되고, 테스트용 저항(12)의 제2 단자와, 풀업 저항(2)과 퓨즈(1)의 접속점 b간에 트랜지스터(11)가 설치된다. 트랜지스터(11)의 게이트에는 테스트 모드 신호가 공급된다. 테스트시에 트랜지스터를 도통시키고, 풀 업 저항(2)과 병렬로, 접속점 a와 전원전위 VDD간에 테스트용 저항(12)을 접속한다.
이하, 설명을 간단히 하기 위해서, 풀업 저항(2)의 저항치를 비절단시 퓨즈(1)의 저항치의 2배로 하고, 테스트용 저항(12)의 저항치를 풀업 저항(2)의 저항치의 2배로 한다. 즉, 퓨즈(1)의 저항치와 풀업 저항(2)의 저항치와 테스트용 저항(12)의 저항치는 1:2:4로 되어 있다. 또한, 접속점 a의 전위를 판정하는 인버터(3)의 임계치를 0.5×VDD로 한다.
도 6은 통상 모드와 테스트 모드에 있어서의, 퓨즈의 절단 상태와 회로의 상태를 나타낸다. 또한, 도 7은 통상 모드와 테스트 모드에 있어서의 퓨즈의 절단 상태와 퓨즈 절단 유무의 판정 결과의 관계를 나타낸다.
본 회로에 있어서, 테스트 모드 신호를 전환하는 것으로 출하 테스트시 이외의 통상 사용시에서는 트랜지스터(11)를 비도통상태로 하고, 테스트용 저항(12)을 퓨즈 회로로부터 분리한다. 한편, 출하 테스트시에는 트랜지스터(11)를 도통상태로 하고 테스트용 저항(12)을 퓨즈 회로와 접속한다.
본 회로는 전술과 같이, 절단하지 않은 퓨즈가 어떠한 원인에 의해 불완전하게 절단되고, 절단 유무의 판정이 불안정하게 되어 있는 퓨즈를 출하 테스트시에 불량품으로서 확실히 제거하는 것을 목적으로 한다.
도 6에 도시한 바와 같이, 인버터(3)의 입력 전위는 통상 모드시에서 퓨즈가 절단되어 있지 않은 경우 1/3×VDD이고, 완전히 절단된 경우 VDD이다. 또한, 테스트 모드시 퓨즈가 절단되어 있지 않은 경우 3/7×VDD이고, 완전히 절단된 경우 VDD이다. 따라서, 퓨즈가 절단되어 있지 않은 경우 또는 정상으로 절단된 경우는, 통상 모드와 테스트 모드에 있어서, 인버터(3)는 비절단의 퓨즈에 관해서 0, 즉 비절단으로 판정하고, 절단된 퓨즈에 관해서 1, 즉 절단으로 판정한다. 이와 같이, 기대대로의 판정 결과를 수득할 수 있다.
다음에, 절단해서는 안되는 퓨즈가 어떠한 원인으로 불완전하게 절단되고, 그 퓨즈의 절단 후의 저항치가 풀업 저항과 동등한 2R이 될 경우를 상정한다.
이 경우, 도 6에 도시된 바와 같이 통상 모드에 있어서 인버터(3)의 입력 전위(1)는 1/2×VDD이고, 인버터(3)의 임계치가 전술과 같이 1/2×VDD이기 때문에, 절단 유무의 판정이 불안정하게 된다. 따라서, 출하 테스트로 절단되어 있다고 판정되어, 합격품으로서 출하될 가능성이 있다.
한편, 테스트 모드에서는 테스트용 저항(12)이 풀업 저항(2)에 병렬로 접속되기 때문에, 인버터(3)의 입력 전위는 3/5×VDD가 된다. 따라서, 인버터(3)는 입력 신호를 1로 판정한다. 즉, 절단해서는 안되는 퓨즈이기 때문에 기대치가 0인데 대하여, 판정이 1 이기 때문에, 이 반도체 장치는 불량품으로서 제거된다.
이와 같이 절단해서는 안되는 퓨즈가 잘못하여 불완전하게 절단된 경우, 통상 모드에서는 절단 후의 퓨즈의 저항이 2R 이상일 때에 불량품으로 판정되는데 대하여, 테스트 모드에서는 절단 후의 퓨즈의 저항이 4/3×R 이상일 때에 불량품으로서 판정된다. 따라서, 고객이 통상 모드로 사용하고 있을 때에 절단되어 있다고 잘못하여 판정되는 것은 없어진다.
도 8은 본 발명의 제4 실시예를 나타낸다. 본 실시예는, 도 5에 나타낸 실시예의 전원전위V DD와 접지를 반대로 한 것, 즉 도 10에 나타낸 종래의 퓨즈 회로에 본 발명의 회로를 부가한 것이다. 테스트용 저항(14)의 제1 단자를 접지시키고, 테스트용 저항(14)의 제2 단자와 퓨즈(4)와 풀다운 저항(5)과의 접속점 b간에 트랜지스터(13)를 설치한다. 트랜지스터(13)의 게이트에 테스트 모드 신호가 공급된다.
본 실시예는 도 5에 나타낸 실시예와 같이, 절단하지 않은 퓨즈가 어떠한 원인에 의해 불완전하게 절단되고 절단 유무의 판정이 불안정하게 되고 있는 경우 그 퓨즈를 출하 테스트에 있어서 확실히 불량품으로서 제거하는 것이다.
또, 이상 나타낸 한 실시예에 있어서도 트랜지스터를 이용하여 테스트용 저항을 접속하고 있지만, 트랜지스터에 한정되는 것이 아니고, 테스트시에 테스트 저항을 접속하고, 통상시에 테스트 저항을 접속하지 않는 기능을 갖는 변환 회로이면 좋다.
이상 설명한 바와 같이, 본 발명에 의해 출하 테스트시에 퓨즈와 병렬로 저항을 접속하여 병렬 저항치를 내림으로써, 절단하여야 하는데 불완전하게 절단된 퓨즈를 절단되지 않았다고 판정하여 불량품으로서 제거할 수 있다.
또한, 본 발명에 의해 출하 테스트시에 풀업 저항 또는 풀다운 저항과 병렬로 저항을 부가함으로써 절단해서는 안되는데 불완전하게 절단된 퓨즈가 절단되었다고 판정하여 불량품으로서 제거할 수 있다.
따라서, 출하 테스트에 있어서 고객의 사용 환경에 대하여 문제 없는 것만을 합격품으로서 판정하여 출하하는 것이 가능해진다.

Claims (9)

  1. 전원전위와 접지간에 직렬접속된 퓨즈(1,4) 및 저항(2,5)과,
    입력 단자가 상기 퓨즈 및 저항의 접속점에 접속되어, 상기 퓨즈의 절단 유무를 판정하는 판정 회로(3,6)와,
    테스트용 저항(8,10)과,
    테스트시에는 상기 테스트용 저항을 상기 퓨즈와 병렬로 접속하고, 통상시에는 상기 테스트용 저항을 접속하지 않는 전환 회로(7,9)를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 전원전위와 접지간에 직렬접속된 퓨즈(1) 및 저항(2)과,
    입력 단자가 상기 퓨즈 및 저항의 접속점에 접속되어, 상기 퓨즈의 절단 유무를 판정하는 판정 회로(3)와,
    테스트용 저항(12)과,
    테스트시에는 상기 테스트용 저항을 상기 저항과 병렬로 접속하고, 통상시에는 상기 테스트용 저항을 접속하지 않는 전환 회로(11)를 구비하는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 퓨즈는 레이저에 의해 절단되는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 전환 회로는 트랜지스터로 이루어진 것을 특징으로 하는 반도체 장치.
  5. 제2항에 있어서, 상기 퓨즈는 레이저에 의해 절단되는 것을 특징으로 하는 반도체 장치.
  6. 제2항에 있어서, 상기 전환 회로는 트랜지스터로 이루어진 것을 특징으로 하는 반도체 장치.
  7. 전원전위와 접지간에 퓨즈 및 저항을 직렬로 접속하고, 상기 퓨즈 및 저항의 접속점의 전위에 의해 퓨즈의 절단 유무를 판정하는 퓨즈 검사 방법으로서,
    테스트시에 퓨즈의 절단 유무를 판정할 때, 통상 사용시 퓨즈의 절단 유무를 판정할 때보다도 넓은 범위의 퓨즈 저항치를 불량으로 판정하는 것을 특징으로 하는 퓨즈 검사 방법.
  8. 제7항에 있어서, 상기 퓨즈가 절단되어야 할 퓨즈인 경우, 상기 테스트시에는 상기 퓨즈와 병렬로 테스트용 저항을 접속하고, 상기 통상 사용시에는 상기 테스트용 저항을 접속하지 않는 것을 특징으로 하는 퓨즈 검사 방법.
  9. 제7항에 있어서, 상기 퓨즈가 절단되어서는 안되는 퓨즈인 경우, 상기 테스트시에는 상기 저항과 병렬로 테스트용 저항을 접속하고, 상기 통상 사용시에는 상기 테스트용 저항을 접속하지 않는 것을 특징으로 하는 퓨즈 검사 방법.
KR1019970038263A 1996-08-14 1997-08-12 반도체장치및퓨즈검사방법 KR100310755B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21474596A JP3274364B2 (ja) 1996-08-14 1996-08-14 半導体装置及びヒューズチェック方法
JP96-214745 1996-08-14

Publications (2)

Publication Number Publication Date
KR19980018587A true KR19980018587A (ko) 1998-06-05
KR100310755B1 KR100310755B1 (ko) 2001-11-15

Family

ID=16660892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038263A KR100310755B1 (ko) 1996-08-14 1997-08-12 반도체장치및퓨즈검사방법

Country Status (3)

Country Link
US (1) US6121820A (ko)
JP (1) JP3274364B2 (ko)
KR (1) KR100310755B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170062325A (ko) * 2015-11-27 2017-06-07 주식회사 엘지화학 고전압 이차전지의 퓨즈 진단 장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1118868B1 (de) * 2000-01-18 2005-04-20 Infineon Technologies AG Chipkartenschaltung mit überwachtem Zugang zum Testmodus
US6307423B1 (en) * 2000-05-01 2001-10-23 Xerox Corporation Programmable circuit with preview function
JP3636965B2 (ja) 2000-05-10 2005-04-06 エルピーダメモリ株式会社 半導体装置
JP4629192B2 (ja) * 2000-07-07 2011-02-09 富士通セミコンダクター株式会社 トリミング回路、調整回路及び半導体装置
DE10105457A1 (de) * 2001-02-07 2002-08-08 Daimler Chrysler Ag Vorrichtung zum Trennen und Schalten einer Last
JP2002369377A (ja) * 2001-06-08 2002-12-20 Pioneer Electronic Corp 電子機器
JP2003263900A (ja) 2002-03-12 2003-09-19 Mitsubishi Electric Corp 半導体記憶装置
US6882202B2 (en) * 2003-01-21 2005-04-19 Infineon Technologies Ag Multiple trip point fuse latch device and method
JP4360485B2 (ja) 2003-05-14 2009-11-11 Ｏｋｉセミコンダクタ株式会社 フューズ検出回路
US6879206B2 (en) * 2003-06-02 2005-04-12 Hewlett-Packard Development Company, L.P. Disabler circuit
KR100554982B1 (ko) * 2003-12-01 2006-03-03 주식회사 하이닉스반도체 반도체 기억 소자에서의 퓨즈 처리 회로 및 그 방법
DE102005009050B4 (de) * 2005-02-28 2007-01-11 Infineon Technologies Ag Differentielle Ausleseschaltung für Fuse-Speicherzellen
JP2007067340A (ja) 2005-09-02 2007-03-15 Nec Electronics Corp 半導体集積回路装置およびそのテスト方法
JP4972965B2 (ja) * 2006-03-14 2012-07-11 株式会社ジェイテクト パワーステアリング装置
TWI338309B (en) * 2006-07-17 2011-03-01 Realtek Semiconductor Corp Trimmer and related trimming method
US7742352B1 (en) 2007-10-30 2010-06-22 Silicon Laboratories Inc. Variable sense level for fuse-based non-volatile memory
US20090212850A1 (en) * 2008-02-26 2009-08-27 Anthony Gus Aipperspach Method and Circuit for Implementing Efuse Resistance Screening
JP2010210238A (ja) * 2009-03-06 2010-09-24 Renesas Electronics Corp プローブカード、それを備えた半導体検査装置及びプローブカードのヒューズチェック方法
US20130063154A1 (en) * 2010-05-28 2013-03-14 Sanyo Electric Co., Ltd. Power supply apparatus
CN104076271B (zh) * 2013-03-27 2018-05-01 上海宏测半导体科技有限公司 锂电池保护电路的测试方法和系统
JP6822027B2 (ja) * 2016-09-15 2021-01-27 富士電機株式会社 トリミング装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209449B1 (ko) * 1990-05-21 1999-07-15 가나이 쓰토무 반도체 집적회로 장치
FR2697673B1 (fr) * 1992-10-29 1994-12-16 Gemplus Card Int Circuit à fusible, pour circuit intégré.
US5731760A (en) * 1996-05-31 1998-03-24 Advanced Micro Devices Inc. Apparatus for preventing accidental or intentional fuse blowing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170062325A (ko) * 2015-11-27 2017-06-07 주식회사 엘지화학 고전압 이차전지의 퓨즈 진단 장치

Also Published As

Publication number Publication date
JPH1062477A (ja) 1998-03-06
US6121820A (en) 2000-09-19
JP3274364B2 (ja) 2002-04-15
KR100310755B1 (ko) 2001-11-15

Similar Documents

Publication Publication Date Title
KR100310755B1 (ko) 반도체장치및퓨즈검사방법
US7474106B2 (en) Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination
US7573273B2 (en) Fuse cutting test circuit, fuse cutting test method, and semiconductor circuit
CA1188426A (en) Identification of repaired integrated circuits
KR950008448B1 (ko) 3상태 이중 cmos 구동기회로내 출력 트랜지스터의 에미터 베이스 접합부의 역 바이어스 파괴를 최소화하기 위한 장치
JPH07122099A (ja) 半導体メモリ
KR100220555B1 (ko) 디코딩 어드레스 페일을 방지하기 위한 리던던시 디코딩 회로
JP3642555B2 (ja) 半導体装置及びそのテスト方法
US4942358A (en) Integrated circuit option identification circuit and method
EP0466482B1 (en) Code setting circuit
KR19990088553A (ko) 퓨즈래치회로
KR100293006B1 (ko) 테스트회로를구비하는반도체장치
CN1396658A (zh) 半导体集成电路
KR0157344B1 (ko) 반도체 메모리 장치의 퓨즈소자 회로
KR20010034296A (ko) 부분 단선 상태에 대해서 전력 도출이 없는 퓨즈 회로
EP0479515A2 (en) Fault detection circuit
KR100238963B1 (ko) 반도체 메모리 장치의 리페어 회로
KR100480906B1 (ko) 반도체 메모리 소자의 리페어 회로
KR20000021893A (ko) 반도체 장치의 퓨징 회로
KR100290887B1 (ko) 고전압보호회로
KR100200698B1 (ko) 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로
JPH08181181A (ja) 半導体集積回路装置
KR0176192B1 (ko) 반도체 메모리 장치의 오류검출정정회로의 디세이블회로
KR100397880B1 (ko) 디지털 회로
JPS63291298A (ja) プログラム回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080813

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee