JP2001013224A - 半導体装置及びそのテスト方法 - Google Patents
半導体装置及びそのテスト方法Info
- Publication number
- JP2001013224A JP2001013224A JP11182738A JP18273899A JP2001013224A JP 2001013224 A JP2001013224 A JP 2001013224A JP 11182738 A JP11182738 A JP 11182738A JP 18273899 A JP18273899 A JP 18273899A JP 2001013224 A JP2001013224 A JP 2001013224A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- power supply
- cut
- terminal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 レーザ等で切断されるヒューズの切断の有無
を判定する回路において、ヒューズが中途半端に切断さ
れたため判定結果が不安定である場合、出荷テスト時に
良品と判断され、顧客の使用時に不良品と判定されるこ
とがある。 【解決手段】 第１の電源と第２の電源との間にヒュー
ズ及び第１のスイッチとを直列に接続し、ヒューズと第
１のスイッチとの接続点の電位によりヒューズの切断の
有無を判定する半導体装置のテスト方法であって、電位
の状態により制御される判定回路の出力と制御信号とを
用いて、通常モードでは期待値の判定を行い、かつ、テ
ストモードでは電源間の電流量を測定することにより、
ヒューズの切断状態を判定する。
を判定する回路において、ヒューズが中途半端に切断さ
れたため判定結果が不安定である場合、出荷テスト時に
良品と判断され、顧客の使用時に不良品と判定されるこ
とがある。 【解決手段】 第１の電源と第２の電源との間にヒュー
ズ及び第１のスイッチとを直列に接続し、ヒューズと第
１のスイッチとの接続点の電位によりヒューズの切断の
有無を判定する半導体装置のテスト方法であって、電位
の状態により制御される判定回路の出力と制御信号とを
用いて、通常モードでは期待値の判定を行い、かつ、テ
ストモードでは電源間の電流量を測定することにより、
ヒューズの切断状態を判定する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
のテスト方法に係り、特にレーザ等で切断されるヒュー
ズを備えた半導体装置及びそのヒューズの切断の有無を
チェックする方法に関する。
のテスト方法に係り、特にレーザ等で切断されるヒュー
ズを備えた半導体装置及びそのヒューズの切断の有無を
チェックする方法に関する。
【０００２】
【従来の技術】従来、レーザ等で切断されるヒューズを
備えた半導体装置では、ヒューズと直列にプルアップ抵
抗またはプルダウン抵抗が接続されている。ヒューズと
プルアップ抵抗またはプルダウン抵抗との接続点の電位
は、ヒューズの抵抗とプルアップ抵抗またはプルダウン
抵抗との抵抗分割によって定まる。ヒューズが切断され
るとヒューズの抵抗は大きくなり、切断されていないと
小さいため、その接続点の電位によりヒューズが切断さ
れたか否かを判別することができる。図７は、ヒューズ
がプルアップ抵抗に接続された従来の半導体装置のテス
ト回路を示す。図７において、ヒューズ１の第１の端子
は接地され、第２の端子はプルアップ抵抗の第１の端子
に接続される。プルアップ抵抗２の第２の端子は電源に
接続される。ヒューズ１とプルアップ抵抗２の接続点ａ
は、例えばインバータ３の入力端子に接続される。一般
的に、プルアップ抵抗２の抵抗値は非切断時のヒューズ
１の抵抗値よりも大きく設定される。図７に示す回路に
おいて、ヒューズ１の切断の有無により、ヒューズ１と
プルアップ抵抗2の接続点ａの電位は大きく変動する。
よって、接続点ａの電位とインバータ３のしきい値との
関係を用い、インバータ３の出力信号からヒューズ１の
切断の有無を判断する。すなわち、ヒューズ１が切断さ
れていない場合には、ヒューズ１の抵抗値がプルアップ
抵抗２の抵抗値よりも小さいことから、接続点ａ電位は
グラウンドに近い値になる。したがって、インバータ３
は入力信号を“０”と判断する。また、ヒューズ１が切
断されている場合には、ヒューズ１の抵抗値がハイイン
ピーダンスとなっているので、接続点ａの電位は電源電
位に近い値になる。したがって、インバータ３は入力信
号“１”と判断する。
備えた半導体装置では、ヒューズと直列にプルアップ抵
抗またはプルダウン抵抗が接続されている。ヒューズと
プルアップ抵抗またはプルダウン抵抗との接続点の電位
は、ヒューズの抵抗とプルアップ抵抗またはプルダウン
抵抗との抵抗分割によって定まる。ヒューズが切断され
るとヒューズの抵抗は大きくなり、切断されていないと
小さいため、その接続点の電位によりヒューズが切断さ
れたか否かを判別することができる。図７は、ヒューズ
がプルアップ抵抗に接続された従来の半導体装置のテス
ト回路を示す。図７において、ヒューズ１の第１の端子
は接地され、第２の端子はプルアップ抵抗の第１の端子
に接続される。プルアップ抵抗２の第２の端子は電源に
接続される。ヒューズ１とプルアップ抵抗２の接続点ａ
は、例えばインバータ３の入力端子に接続される。一般
的に、プルアップ抵抗２の抵抗値は非切断時のヒューズ
１の抵抗値よりも大きく設定される。図７に示す回路に
おいて、ヒューズ１の切断の有無により、ヒューズ１と
プルアップ抵抗2の接続点ａの電位は大きく変動する。
よって、接続点ａの電位とインバータ３のしきい値との
関係を用い、インバータ３の出力信号からヒューズ１の
切断の有無を判断する。すなわち、ヒューズ１が切断さ
れていない場合には、ヒューズ１の抵抗値がプルアップ
抵抗２の抵抗値よりも小さいことから、接続点ａ電位は
グラウンドに近い値になる。したがって、インバータ３
は入力信号を“０”と判断する。また、ヒューズ１が切
断されている場合には、ヒューズ１の抵抗値がハイイン
ピーダンスとなっているので、接続点ａの電位は電源電
位に近い値になる。したがって、インバータ３は入力信
号“１”と判断する。
【０００３】図８は、ヒューズがプルダウン抵抗に接続
された従来のテスト回路を示す。図８において、ヒュー
ズ１１の第１の端子は電源に接続され、第２の端子はプ
ルダウン抵抗１２の第１の端子に接続される。プルダウ
ン抵抗１２の第２の端子は接地される。ヒューズ１１と
プルダウン抵抗１２の接続点ｂは、例えばインバータ１
３の入力端子に接続される。一般的に、プルダウン抵抗
１２の抵抗値は非切断時のヒューズ１１の抵抗値よりも
大きく設定される。図８に示す回路において、ヒューズ
１１の切断の有無により、ヒューズ１１とプルダウン抵
抗１２の接続点ｂの電位は大きく変動する。よって、接
続点ｂの電位とインバータ１３のしきい値との関係を用
い、インバータ１３の出力信号からヒューズ１１の切断
の有無を判断する。すなわち、ヒューズ１１が切断され
ていない場合には、ヒューズ１１の抵抗値がプルダウン
抵抗１２の抵抗値よりも小さいことから、接続点ｂ電位
は電源電位に近い値になる。したがって、インバータ１
３は入力信号を“１”と判断する。また、ヒューズ１１
が切断されている場合には、ヒューズ１１の抵抗値がハ
イインピーダンスとなっているので、接続点ｂの電位は
グラウンドに近い値になる。したがって、インバータ１
３は入力信号“０”と判断する。
された従来のテスト回路を示す。図８において、ヒュー
ズ１１の第１の端子は電源に接続され、第２の端子はプ
ルダウン抵抗１２の第１の端子に接続される。プルダウ
ン抵抗１２の第２の端子は接地される。ヒューズ１１と
プルダウン抵抗１２の接続点ｂは、例えばインバータ１
３の入力端子に接続される。一般的に、プルダウン抵抗
１２の抵抗値は非切断時のヒューズ１１の抵抗値よりも
大きく設定される。図８に示す回路において、ヒューズ
１１の切断の有無により、ヒューズ１１とプルダウン抵
抗１２の接続点ｂの電位は大きく変動する。よって、接
続点ｂの電位とインバータ１３のしきい値との関係を用
い、インバータ１３の出力信号からヒューズ１１の切断
の有無を判断する。すなわち、ヒューズ１１が切断され
ていない場合には、ヒューズ１１の抵抗値がプルダウン
抵抗１２の抵抗値よりも小さいことから、接続点ｂ電位
は電源電位に近い値になる。したがって、インバータ１
３は入力信号を“１”と判断する。また、ヒューズ１１
が切断されている場合には、ヒューズ１１の抵抗値がハ
イインピーダンスとなっているので、接続点ｂの電位は
グラウンドに近い値になる。したがって、インバータ１
３は入力信号“０”と判断する。
【０００４】
【発明が解決しようとする課題】レーザ等でヒューズを
切断した場合、完全にヒューズが切断されていれば問題
は生じない。しかし、完全には切断されていない場合、
切断されたか否かの判定が不安定になり、問題が生じ
る。すなわち、切断すべきヒューズが中途半端にしか切
断されなかった場合、完全には切断されていないヒュー
ズとプルアップ抵抗との抵抗分割により決まる電位が切
断されたと判断される電位を超えていると、その半導体
装置はヒューズが切断された良品として出荷される。し
かし、出荷後に顧客の電圧、温度、ノイズ等の使用環境
や素子特性の経時変化等により、例えば、ヒューズとプ
ルアップ抵抗との接続点の電位やインバータのしきい値
が変動し、顧客の使用時にヒューズが切断されていない
と判断される可能性がある。また、逆に切断されてはな
らないヒューズが何らかの原因により間違って切断され
た場合、完全に切断が行われれば出荷テストの際に誤切
断が行われたと判断され不良品として除去されるが、中
途半端に切断され、ヒューズとプルアップ抵抗の抵抗分
割によって決まる電位が切断されていないと判断される
電位を超えていると、その半導体装置はヒューズが切断
されていないと判断され出荷される。しかし、出荷後に
顧客の電圧、温度、ノイズ等の使用環境や素子特性の経
時変化等により、例えば、ヒューズとプルアップ抵抗と
の接続点の電位やインバータのしきい値が変動し、顧客
の使用時にヒューズが切断されていると判断される可能
性がある。
切断した場合、完全にヒューズが切断されていれば問題
は生じない。しかし、完全には切断されていない場合、
切断されたか否かの判定が不安定になり、問題が生じ
る。すなわち、切断すべきヒューズが中途半端にしか切
断されなかった場合、完全には切断されていないヒュー
ズとプルアップ抵抗との抵抗分割により決まる電位が切
断されたと判断される電位を超えていると、その半導体
装置はヒューズが切断された良品として出荷される。し
かし、出荷後に顧客の電圧、温度、ノイズ等の使用環境
や素子特性の経時変化等により、例えば、ヒューズとプ
ルアップ抵抗との接続点の電位やインバータのしきい値
が変動し、顧客の使用時にヒューズが切断されていない
と判断される可能性がある。また、逆に切断されてはな
らないヒューズが何らかの原因により間違って切断され
た場合、完全に切断が行われれば出荷テストの際に誤切
断が行われたと判断され不良品として除去されるが、中
途半端に切断され、ヒューズとプルアップ抵抗の抵抗分
割によって決まる電位が切断されていないと判断される
電位を超えていると、その半導体装置はヒューズが切断
されていないと判断され出荷される。しかし、出荷後に
顧客の電圧、温度、ノイズ等の使用環境や素子特性の経
時変化等により、例えば、ヒューズとプルアップ抵抗と
の接続点の電位やインバータのしきい値が変動し、顧客
の使用時にヒューズが切断されていると判断される可能
性がある。
【０００５】以上、プルアップ抵抗を用いた場合につい
て述べたが、プルダウン抵抗を用いた場合も同様の問題
が生じる。本発明は、上記課題を鑑みてなされたもの
で、切断すべきヒューズが中途半端に切断された場合や
切断してはならないヒューズが誤って切断されて中途半
端な切断となった場合、そのヒューズ回路を含む半導体
装置を確実に不良品として除去可能とすることを目的と
する。
て述べたが、プルダウン抵抗を用いた場合も同様の問題
が生じる。本発明は、上記課題を鑑みてなされたもの
で、切断すべきヒューズが中途半端に切断された場合や
切断してはならないヒューズが誤って切断されて中途半
端な切断となった場合、そのヒューズ回路を含む半導体
装置を確実に不良品として除去可能とすることを目的と
する。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、第１の電源と第２の電源と
の間に直列接続されたヒューズ及び第１のスイッチと、
入力端子が前記ヒューズと前記第１のスイッチとの接続
点に接続され、前記ヒューズの切断の有無を判定する判
定回路とを具備し、前記第１のスイッチ回路は、前記判
定回路の出力と制御信号とにより制御される。ここで、
前記第１の電源と第２の電源との間の電流量を測定する
測定手段を更に具備することが望ましい。また、第３の
電源と前記接続点との間に接続された第２のスイッチを
更に具備し、この第２のスイッチは、前記判定回路の出
力と前記制御信号とにより制御されてもよい。ここで、
前記第３の電源と第２の電源との間の電流量を測定する
測定手段を更に具備することが望ましい。また、本発明
の半導体装置は、第１の電源と第２の電源との間に直列
接続されたヒューズ及び第１のトランジスタと、入力端
子が前記ヒューズと前記第１のトランジスタとの接続点
に接続され、前記ヒューズの切断の有無を判定する判定
回路と、前記判定回路の出力端子に接続されるラッチ回
路と、このラッチ回路の出力端子に入力端子の一方が接
続されるＮＯＲゲートと、このＮＯＲゲートの出力端子
がゲート端子に接続される、前記接続点と第３の電源と
の間に設けられた第２のトランジスタと、テスト時に、
前記第１のトランジスタのゲート、前記ラッチ回路のラ
ッチ信号入力端子、及び、前記ＮＯＲゲートの他方の入
力端子にテスト信号が供給され、前記第３の電源と前記
第２の電源との間に設けられ、この間の電流量を測定す
る測定手段とを具備する。
に、本発明の半導体装置は、第１の電源と第２の電源と
の間に直列接続されたヒューズ及び第１のスイッチと、
入力端子が前記ヒューズと前記第１のスイッチとの接続
点に接続され、前記ヒューズの切断の有無を判定する判
定回路とを具備し、前記第１のスイッチ回路は、前記判
定回路の出力と制御信号とにより制御される。ここで、
前記第１の電源と第２の電源との間の電流量を測定する
測定手段を更に具備することが望ましい。また、第３の
電源と前記接続点との間に接続された第２のスイッチを
更に具備し、この第２のスイッチは、前記判定回路の出
力と前記制御信号とにより制御されてもよい。ここで、
前記第３の電源と第２の電源との間の電流量を測定する
測定手段を更に具備することが望ましい。また、本発明
の半導体装置は、第１の電源と第２の電源との間に直列
接続されたヒューズ及び第１のトランジスタと、入力端
子が前記ヒューズと前記第１のトランジスタとの接続点
に接続され、前記ヒューズの切断の有無を判定する判定
回路と、前記判定回路の出力端子に接続されるラッチ回
路と、このラッチ回路の出力端子に入力端子の一方が接
続されるＮＯＲゲートと、このＮＯＲゲートの出力端子
がゲート端子に接続される、前記接続点と第３の電源と
の間に設けられた第２のトランジスタと、テスト時に、
前記第１のトランジスタのゲート、前記ラッチ回路のラ
ッチ信号入力端子、及び、前記ＮＯＲゲートの他方の入
力端子にテスト信号が供給され、前記第３の電源と前記
第２の電源との間に設けられ、この間の電流量を測定す
る測定手段とを具備する。
【０００７】さらに、本発明の半導体装置のテスト方法
は、第１の電源と第２の電源との間にヒューズ及び第１
のスイッチとを直列に接続し、前記ヒューズと前記第１
のスイッチとの接続点の電位によりヒューズの切断の有
無を判定する半導体装置のテスト方法であって、前記電
位の状態により制御される判定回路の出力と制御信号と
を用いて、通常モードでは期待値の判定を行い、かつ、
テストモードでは電源間の電流量を測定することによ
り、前記ヒューズの切断状態を判定する。
は、第１の電源と第２の電源との間にヒューズ及び第１
のスイッチとを直列に接続し、前記ヒューズと前記第１
のスイッチとの接続点の電位によりヒューズの切断の有
無を判定する半導体装置のテスト方法であって、前記電
位の状態により制御される判定回路の出力と制御信号と
を用いて、通常モードでは期待値の判定を行い、かつ、
テストモードでは電源間の電流量を測定することによ
り、前記ヒューズの切断状態を判定する。
【０００８】
【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図１は、本発明の一実施例を
示す半導体装置の回路図である。本実施例では、図７に
示した従来回路と同一の構成要素には同一の符号を付
し、ここでの説明は省略する。図１において、ヒューズ
１の第1の端子は第２の電源電位に接続、例えば接地さ
れ、第２の端子はプルアップ抵抗２の第１の端子に接続
される。ヒューズ１は、例えばポリシリコンにより形成
され、レーザ等によって溶断することができる。プルア
ップ抵抗２の第２の端子は、第一のスイッチ、例えば、
トランジスタ６を介して電源電位Ｖddに接続される。
尚、トランジスタ６のゲートにはテスト時にテスト信号
が供給される。ヒューズ１とプルアップ抵抗２との接続
点ａは、判定回路、例えば、インバータ３の入力端子に
接続される。また、インバータ３の出力は、ラッチ回路
８の入力端子に接続される。また、ラッチ回路８のラッ
チ信号入力端子にはテスト時にテスト信号が供給され
る。ラッチ回路８の出力は、論理回路（ＮＯＲゲート）
９の一方の入力端子に接続される。また、ＮＯＲゲート
９の他方の入力端子にはテスト時にテスト信号が供給さ
れる。
照しつつ詳細に説明する。図１は、本発明の一実施例を
示す半導体装置の回路図である。本実施例では、図７に
示した従来回路と同一の構成要素には同一の符号を付
し、ここでの説明は省略する。図１において、ヒューズ
１の第1の端子は第２の電源電位に接続、例えば接地さ
れ、第２の端子はプルアップ抵抗２の第１の端子に接続
される。ヒューズ１は、例えばポリシリコンにより形成
され、レーザ等によって溶断することができる。プルア
ップ抵抗２の第２の端子は、第一のスイッチ、例えば、
トランジスタ６を介して電源電位Ｖddに接続される。
尚、トランジスタ６のゲートにはテスト時にテスト信号
が供給される。ヒューズ１とプルアップ抵抗２との接続
点ａは、判定回路、例えば、インバータ３の入力端子に
接続される。また、インバータ３の出力は、ラッチ回路
８の入力端子に接続される。また、ラッチ回路８のラッ
チ信号入力端子にはテスト時にテスト信号が供給され
る。ラッチ回路８の出力は、論理回路（ＮＯＲゲート）
９の一方の入力端子に接続される。また、ＮＯＲゲート
９の他方の入力端子にはテスト時にテスト信号が供給さ
れる。
【０００９】ＮＯＲゲート９の出力端子は接続点ａと電
源電位Ｖddとの間に設けられた第２のスイッチ、例え
ば、トランジスタ７のゲートに接続される。次に図２及
び３を用いて、図１に示す半導体装置の動作について説
明する。図２は、半導体装置のテスト方法の一実施例に
係り、ヒューズの切断状態と回路の状態との関係を通常
モードとテストモードについて示した図である。図３は
通常モードでヒューズ切断の有無の判定とヒューズの切
断状態との関係、及びテストモードでのそれぞれの状態
において、電源電流Ｉddが流れるか流れないかについて
示した図である。図１の回路において、テスト（出荷テ
スト）時以外の通常動作では、テストモード信号を
“０”とする。これによりトランジスタ７は非導通状態
となり、トランジスタ６は導通状態となる。また、ラッ
チ回路８の入力には、インバータ３の出力が接続されて
おり、ラッチ信号としてテストモードの信号が接続され
ている。このラッチ回路８は通常モードでのインバータ
３の出力信号を、テストモード信号の“０”から“１”
に切り換えるタイミングでラッチし、テストモード信号
が“１”の間、すなわちテストモードの間この値を保持
する。
源電位Ｖddとの間に設けられた第２のスイッチ、例え
ば、トランジスタ７のゲートに接続される。次に図２及
び３を用いて、図１に示す半導体装置の動作について説
明する。図２は、半導体装置のテスト方法の一実施例に
係り、ヒューズの切断状態と回路の状態との関係を通常
モードとテストモードについて示した図である。図３は
通常モードでヒューズ切断の有無の判定とヒューズの切
断状態との関係、及びテストモードでのそれぞれの状態
において、電源電流Ｉddが流れるか流れないかについて
示した図である。図１の回路において、テスト（出荷テ
スト）時以外の通常動作では、テストモード信号を
“０”とする。これによりトランジスタ７は非導通状態
となり、トランジスタ６は導通状態となる。また、ラッ
チ回路８の入力には、インバータ３の出力が接続されて
おり、ラッチ信号としてテストモードの信号が接続され
ている。このラッチ回路８は通常モードでのインバータ
３の出力信号を、テストモード信号の“０”から“１”
に切り換えるタイミングでラッチし、テストモード信号
が“１”の間、すなわちテストモードの間この値を保持
する。
【００１０】図２に示したように、通常モードにおい
て、ヒューズが全く切断されていない場合、インバータ
３の入力電位は、１／４×Ｖddであり、完全に切断され
た場合、Ｖddである（図2(a)）。また、テストもードに
おいて、ヒューズが全く切断されていない場合、トラン
ジスタ６とトランジスタ７はＯＦＦするため、電源電流
Ｉddは流れない（図2(b)）。一方、完全に切断された場
合、トランジスタ６はＯＮ、トランジスタ７はＯＦＦと
なるが、ヒューズ１が完全に切断されているために電源
電流Ｉddは流れない（図2(c)）。よって、図３に示すよ
うに、ヒューズが切断されていない場合あるいは正常に
切断された場合は、通常モードにおいてもテストモード
においても、期待通りに判定され、かつ電源電流Ｉddは
流れない。このように期待通りの結果が得られる。次
に、ヒューズの切断を実施したが完全に切断されず中途
半端に切断され、ヒューズの切り残しが少ない場合と多
い場合を想定する。ここで、例えば、切り残しが少ない
場合のヒューズの抵抗値を、プルアップ抵抗値（３Ｒ）
の４／３倍すなわち４Ｒ、切り残しが多い場合のヒュー
ズの抵抗値を、プルアップ抵抗値の２／３倍すなわち２
Ｒとする。
て、ヒューズが全く切断されていない場合、インバータ
３の入力電位は、１／４×Ｖddであり、完全に切断され
た場合、Ｖddである（図2(a)）。また、テストもードに
おいて、ヒューズが全く切断されていない場合、トラン
ジスタ６とトランジスタ７はＯＦＦするため、電源電流
Ｉddは流れない（図2(b)）。一方、完全に切断された場
合、トランジスタ６はＯＮ、トランジスタ７はＯＦＦと
なるが、ヒューズ１が完全に切断されているために電源
電流Ｉddは流れない（図2(c)）。よって、図３に示すよ
うに、ヒューズが切断されていない場合あるいは正常に
切断された場合は、通常モードにおいてもテストモード
においても、期待通りに判定され、かつ電源電流Ｉddは
流れない。このように期待通りの結果が得られる。次
に、ヒューズの切断を実施したが完全に切断されず中途
半端に切断され、ヒューズの切り残しが少ない場合と多
い場合を想定する。ここで、例えば、切り残しが少ない
場合のヒューズの抵抗値を、プルアップ抵抗値（３Ｒ）
の４／３倍すなわち４Ｒ、切り残しが多い場合のヒュー
ズの抵抗値を、プルアップ抵抗値の２／３倍すなわち２
Ｒとする。
【００１１】まず、ヒューズの切り残しが少ない場合を
考える。この場合、ヒューズ抵抗が中途半端に切断さ
れ、切り残しがあるにも関わらず、通常モードにおい
て、ａ点の電位は４／７×Ｖddとなり（図2(e)）、図３
で示すように通常モードの判定では、期待値通りに切断
されていると判断されてしまう。テストモードにおいて
は、切断と判断されているのでトランジスタ７はＯＮ状
態になり、トランジスタ７とヒューズ１の切り残しを経
て、電源電位と接地との間に電源電流Ｉddが流れる（図
2(f)）。ヒューズが完全に切断されていれば電源電流Ｉ
ddは流れないわけであり、Ｖddと接地との間に設けられ
る電流計等により、電源電流Ｉddを測定して、電源電流
Ｉddが流れていればヒューズが完全に切断されていない
ことがわかる。したがって、従来ではヒューズの切り残
しがあるにも関わらず、出荷テストでは良品と判断され
出荷されていた場合でも、また、通常モードでは期待値
通りに切断されていると判断されても、本実施例のよう
にテストモードにおいて、電源電流Ｉddを測定すること
により、切り残しがある、すなわちことを知ることが可
能となる。次に、ヒューズの切り残しが多い場合を考え
る。ヒューズが中途半端に切断され、切り残しはあるが
切り残しが多いために、ａ点の電位は２／５×Ｖddとな
り（図2(g)）、図３で示すように通常モードの判定にお
いて、期待値に対して反対の値と判定されるため、この
時点で不良品と判定することができる。
考える。この場合、ヒューズ抵抗が中途半端に切断さ
れ、切り残しがあるにも関わらず、通常モードにおい
て、ａ点の電位は４／７×Ｖddとなり（図2(e)）、図３
で示すように通常モードの判定では、期待値通りに切断
されていると判断されてしまう。テストモードにおいて
は、切断と判断されているのでトランジスタ７はＯＮ状
態になり、トランジスタ７とヒューズ１の切り残しを経
て、電源電位と接地との間に電源電流Ｉddが流れる（図
2(f)）。ヒューズが完全に切断されていれば電源電流Ｉ
ddは流れないわけであり、Ｖddと接地との間に設けられ
る電流計等により、電源電流Ｉddを測定して、電源電流
Ｉddが流れていればヒューズが完全に切断されていない
ことがわかる。したがって、従来ではヒューズの切り残
しがあるにも関わらず、出荷テストでは良品と判断され
出荷されていた場合でも、また、通常モードでは期待値
通りに切断されていると判断されても、本実施例のよう
にテストモードにおいて、電源電流Ｉddを測定すること
により、切り残しがある、すなわちことを知ることが可
能となる。次に、ヒューズの切り残しが多い場合を考え
る。ヒューズが中途半端に切断され、切り残しはあるが
切り残しが多いために、ａ点の電位は２／５×Ｖddとな
り（図2(g)）、図３で示すように通常モードの判定にお
いて、期待値に対して反対の値と判定されるため、この
時点で不良品と判定することができる。
【００１２】このように、切断されるべきヒューズが中
途半端に切断された場合、切り残しが多い場合には、通
常モードで期待値に対して反対の値と判定されるために
不良品と判定することができ、切り残しが少なく通常モ
ードでは良品と判定される場合にも、テストモードでは
電源電流が流れるために不良品と判定することができ
る。すなわち、通常モードでの期待値に対する判定とテ
ストモードでの電源電流による判定により、ヒューズが
正しく切断されているか判定することができ、正しく切
断されていない半導体装置を不良として除去することが
できる。なお、トランジスタ６のオン抵抗を利用して、
プルアップ抵抗２とトランジスタ６を兼用しても構わな
い。また、図４に示されるように、トランジスタ７とト
ランジスタ６を兼用させることもできる。なお、図５
は、図４の半導体装置のテスト回路の、ヒューズの切断
状態と回路の状態との関係を通常モードとテストモード
について示した図である。この時、トランジスタ７とト
ランジスタ６を兼用させたトランジスタとプルアップ抵
抗２を兼用しても構わない。図６は、本発明の他の実施
例を示す半導体装置の回路図である。本実施例では、図
８に示した従来回路と同一の構成要素には同一の符号を
付し、ここでの説明は省略する。
途半端に切断された場合、切り残しが多い場合には、通
常モードで期待値に対して反対の値と判定されるために
不良品と判定することができ、切り残しが少なく通常モ
ードでは良品と判定される場合にも、テストモードでは
電源電流が流れるために不良品と判定することができ
る。すなわち、通常モードでの期待値に対する判定とテ
ストモードでの電源電流による判定により、ヒューズが
正しく切断されているか判定することができ、正しく切
断されていない半導体装置を不良として除去することが
できる。なお、トランジスタ６のオン抵抗を利用して、
プルアップ抵抗２とトランジスタ６を兼用しても構わな
い。また、図４に示されるように、トランジスタ７とト
ランジスタ６を兼用させることもできる。なお、図５
は、図４の半導体装置のテスト回路の、ヒューズの切断
状態と回路の状態との関係を通常モードとテストモード
について示した図である。この時、トランジスタ７とト
ランジスタ６を兼用させたトランジスタとプルアップ抵
抗２を兼用しても構わない。図６は、本発明の他の実施
例を示す半導体装置の回路図である。本実施例では、図
８に示した従来回路と同一の構成要素には同一の符号を
付し、ここでの説明は省略する。
【００１３】図６において、ヒューズ１１の第1の端子
は電源電位Ｖddに接続され、第２の端子はプルダウン抵
抗１２の第１の端子に接続される。ヒューズ１１は、例
えばポリシリコンにより形成され、レーザ等によって溶
断することができる。プルダウン抵抗１２の第２の端子
は、トランジスタ１６を介して接地される。尚、トラン
ジスタ１６のゲートにはテスト時にテスト信号が供給さ
れる。ヒューズ１１とプルダウン抵抗１２との接続点１
ａは、インバータ１３の入力端子に接続される。また、
インバータ１３の出力は、ラッチ回路１８の入力端子に
接続される。また、ラッチ回路１８のラッチ信号入力端
子にはテスト時にテスト信号が供給される。ラッチ回路
１８の出力は、論理回路（ＮＯＲゲート）１９の一方の
入力端子に接続される。また、ＮＯＲゲート１９の他方
の入力端子にはテスト時にテスト信号が供給される。Ｎ
ＯＲゲート１９の出力端子は接続点１ａと接地との間に
設けられたトランジスタ１７のゲートに接続される。本
実施例は、図１に示される実施例と同様に、切断される
べきヒューズが中途半端に切断された場合、切り残しが
多い場合には、通常モードで期待値に対して反対の値と
判定されるために不良品と判定することができ、切り残
しが少なく通常モードでは良品と判定される場合にも、
テストモードでは電源電流が流れるために不良品と判定
することができる。
は電源電位Ｖddに接続され、第２の端子はプルダウン抵
抗１２の第１の端子に接続される。ヒューズ１１は、例
えばポリシリコンにより形成され、レーザ等によって溶
断することができる。プルダウン抵抗１２の第２の端子
は、トランジスタ１６を介して接地される。尚、トラン
ジスタ１６のゲートにはテスト時にテスト信号が供給さ
れる。ヒューズ１１とプルダウン抵抗１２との接続点１
ａは、インバータ１３の入力端子に接続される。また、
インバータ１３の出力は、ラッチ回路１８の入力端子に
接続される。また、ラッチ回路１８のラッチ信号入力端
子にはテスト時にテスト信号が供給される。ラッチ回路
１８の出力は、論理回路（ＮＯＲゲート）１９の一方の
入力端子に接続される。また、ＮＯＲゲート１９の他方
の入力端子にはテスト時にテスト信号が供給される。Ｎ
ＯＲゲート１９の出力端子は接続点１ａと接地との間に
設けられたトランジスタ１７のゲートに接続される。本
実施例は、図１に示される実施例と同様に、切断される
べきヒューズが中途半端に切断された場合、切り残しが
多い場合には、通常モードで期待値に対して反対の値と
判定されるために不良品と判定することができ、切り残
しが少なく通常モードでは良品と判定される場合にも、
テストモードでは電源電流が流れるために不良品と判定
することができる。
【００１４】すなわち、通常モードでの期待値に対する
判定とテストモードでの電源電流による判定により、ヒ
ューズが正しく切断されているか判定することができ、
正しく切断されていない半導体装置を不良として除去す
ることができる。なお、トランジスタ１６のオン抵抗を
利用して、プルダウン抵抗１２とトランジスタ１６を兼
用しても構わない。また、トランジスタ１７とトランジ
スタ１６を兼用させることもできる。この時、トランジ
スタ１７とトランジスタ１６を兼用させたトランジスタ
とプルダウン抵抗１２を兼用しても構わない。
判定とテストモードでの電源電流による判定により、ヒ
ューズが正しく切断されているか判定することができ、
正しく切断されていない半導体装置を不良として除去す
ることができる。なお、トランジスタ１６のオン抵抗を
利用して、プルダウン抵抗１２とトランジスタ１６を兼
用しても構わない。また、トランジスタ１７とトランジ
スタ１６を兼用させることもできる。この時、トランジ
スタ１７とトランジスタ１６を兼用させたトランジスタ
とプルダウン抵抗１２を兼用しても構わない。
【００１５】
【発明の効果】レーザ等で切断すべきヒューズが中途半
端に切断された場合や切断してはならないヒューズが誤
って切断されて中途半端な切断となった場合、そのヒュ
ーズ回路を含む半導体装置を確実に不良品として除去す
ることができる。
端に切断された場合や切断してはならないヒューズが誤
って切断されて中途半端な切断となった場合、そのヒュ
ーズ回路を含む半導体装置を確実に不良品として除去す
ることができる。
【図１】 本発明の一実施例を示す半導体装置の回路
図。
図。
【図２】 図１に示す半導体装置のヒューズの切断状態
と回路の状態との関係を通常モードとテストモードにつ
いて示した図。
と回路の状態との関係を通常モードとテストモードにつ
いて示した図。
【図３】 図２の判定結果を示す図。
【図４】 本発明の他の実施例を示す半導体装置の回路
図。
図。
【図５】 図４に示す半導体装置のヒューズの切断状態
と回路の状態との関係を通常モードとテストモードにつ
いて示した図。
と回路の状態との関係を通常モードとテストモードにつ
いて示した図。
【図６】 本発明の他の実施例を示す半導体装置の回路
図。
図。
【図７】 従来の半導体装置の一例を示す回路図。
【図８】 従来の半導体装置の他の例を示す回路図。
１…ヒューズ ２…プルアップ抵抗 ３…インバータ ６…トランジスタ ７…トランジスタ ８…ラッチ回路 ９…ＮＯＲゲート １１…ヒューズ １２…プルダウン抵抗 １３…インバータ １６…トランジスタ １７…トランジスタ １８…ラッチ回路 １９…ＮＯＲゲート
Claims (6)
- 【請求項１】 第１の電源と第２の電源との間に直列接
続されたヒューズ及び第１のスイッチと、入力端子が前
記ヒューズと前記第１のスイッチとの接続点に接続さ
れ、前記ヒューズの切断の有無を判定する判定回路とを
具備し、前記第１のスイッチ回路は、前記判定回路の出
力と制御信号とにより制御されることを特徴とする半導
体装置。 - 【請求項２】 前記第１の電源と前記第２の電源との間
の電流量を測定する測定手段を更に具備することを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 第３の電源と前記接続点との間に接続さ
れた第２のスイッチを更に具備し、この第２のスイッチ
は、前記判定回路の出力と前記制御信号とにより制御さ
れることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記第３の電源と前記第２の電源との間
の電流量を測定する測定手段を更に具備することを特徴
とする請求項３記載の半導体装置。 - 【請求項５】 第１の電源と第２の電源との間に直列接
続されたヒューズ及び第１のトランジスタと、入力端子
が前記ヒューズと前記第１のトランジスタとの接続点に
接続され、前記ヒューズの切断の有無を判定する判定回
路と、前記判定回路の出力端子に接続されるラッチ回路
と、このラッチ回路の出力端子に入力端子の一方が接続
されるＮＯＲゲートと、このＮＯＲゲートの出力端子が
ゲート端子に接続される、前記接続点と第３の電源との
間に設けられた第２のトランジスタと、テスト時に、前
記第１のトランジスタのゲート、前記ラッチ回路のラッ
チ信号入力端子、及び、前記ＮＯＲゲートの他方の入力
端子にテスト信号が供給され、前記第３の電源と前記第
２の電源との間に設けられ、この間の電流量を測定する
測定手段とを具備することを特徴とする半導体装置。 - 【請求項６】 第１の電源と第２の電源との間にヒュー
ズ及び第１のスイッチとを直列に接続し、前記ヒューズ
と前記第１のスイッチとの接続点の電位によりヒューズ
の切断の有無を判定する半導体装置のテスト方法であっ
て、前記電位の状態により制御される判定回路の出力と
制御信号とを用いて、第１のモードでは期待値の判定を
行い、第２のモードでは電源間の電流量を測定すること
により、前記ヒューズの切断状態を判定することを特徴
とする半導体装置のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18273899A JP3642555B2 (ja) | 1999-06-29 | 1999-06-29 | 半導体装置及びそのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18273899A JP3642555B2 (ja) | 1999-06-29 | 1999-06-29 | 半導体装置及びそのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001013224A true JP2001013224A (ja) | 2001-01-19 |
| JP3642555B2 JP3642555B2 (ja) | 2005-04-27 |
Family
ID=16123583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18273899A Expired - Fee Related JP3642555B2 (ja) | 1999-06-29 | 1999-06-29 | 半導体装置及びそのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3642555B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418726B1 (ko) * | 2000-05-10 | 2004-02-19 | 닛뽕덴끼 가부시끼가이샤 | 반도체 장치 |
| US6781900B2 (en) | 2002-03-12 | 2004-08-24 | Renesas Technology Corp. | Semiconductor memory device with enhanced reliability |
| JP2004265523A (ja) * | 2003-03-03 | 2004-09-24 | Renesas Technology Corp | 半導体装置 |
| JP2005141789A (ja) * | 2003-11-04 | 2005-06-02 | Matsushita Electric Ind Co Ltd | Ｐｒｏｍ回路 |
| US6919754B2 (en) | 2003-05-14 | 2005-07-19 | Oki Electric Industry Co., Ltd. | Fuse detection circuit |
| JP2006222205A (ja) * | 2005-02-09 | 2006-08-24 | Nec Electronics Corp | 半導体製品の製造方法 |
| US7365450B2 (en) | 2003-12-19 | 2008-04-29 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Current cutoff circuit and electric steering wheel lock |
| WO2015001731A1 (ja) * | 2013-07-02 | 2015-01-08 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
-
1999
- 1999-06-29 JP JP18273899A patent/JP3642555B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418726B1 (ko) * | 2000-05-10 | 2004-02-19 | 닛뽕덴끼 가부시끼가이샤 | 반도체 장치 |
| US6781900B2 (en) | 2002-03-12 | 2004-08-24 | Renesas Technology Corp. | Semiconductor memory device with enhanced reliability |
| JP2004265523A (ja) * | 2003-03-03 | 2004-09-24 | Renesas Technology Corp | 半導体装置 |
| US6919754B2 (en) | 2003-05-14 | 2005-07-19 | Oki Electric Industry Co., Ltd. | Fuse detection circuit |
| JP2005141789A (ja) * | 2003-11-04 | 2005-06-02 | Matsushita Electric Ind Co Ltd | Ｐｒｏｍ回路 |
| JP4545416B2 (ja) * | 2003-11-04 | 2010-09-15 | パナソニック株式会社 | Ｐｒｏｍ回路 |
| US7365450B2 (en) | 2003-12-19 | 2008-04-29 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Current cutoff circuit and electric steering wheel lock |
| JP2006222205A (ja) * | 2005-02-09 | 2006-08-24 | Nec Electronics Corp | 半導体製品の製造方法 |
| WO2015001731A1 (ja) * | 2013-07-02 | 2015-01-08 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3642555B2 (ja) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7629802B2 (en) | Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination | |
| US7573273B2 (en) | Fuse cutting test circuit, fuse cutting test method, and semiconductor circuit | |
| JP3274364B2 (ja) | 半導体装置及びヒューズチェック方法 | |
| US5880593A (en) | On-chip substrate regulator test mode | |
| JPH06295585A (ja) | 内部電源電圧発生回路 | |
| KR20010090149A (ko) | 퓨즈 회로 및 그것의 프로그램 상태 검출 방법 | |
| JPH07122099A (ja) | 半導体メモリ | |
| JP3642555B2 (ja) | 半導体装置及びそのテスト方法 | |
| JP2001296335A (ja) | 半導体装置の検査方法及び検査装置 | |
| KR100220555B1 (ko) | 디코딩 어드레스 페일을 방지하기 위한 리던던시 디코딩 회로 | |
| US6064233A (en) | Semiconductor integrated circuit measuring current to test damaged transistor | |
| US5343479A (en) | Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers | |
| KR100293006B1 (ko) | 테스트회로를구비하는반도체장치 | |
| JP2007141882A (ja) | 半導体装置、半導体装置の試験装置および試験方法 | |
| US5966335A (en) | Semiconductor memory device having circuit for changing electrical characteristics | |
| US6972612B2 (en) | Semiconductor device with malfunction control circuit and controlling method thereof | |
| US20010050576A1 (en) | On-chip substrate regulator test mode | |
| JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
| JP2001014886A (ja) | 半導体集積回路装置及びその制御方法 | |
| JP3170583B2 (ja) | 半導体集積回路試験方法及び装置 | |
| KR0176192B1 (ko) | 반도체 메모리 장치의 오류검출정정회로의 디세이블회로 | |
| US5990699A (en) | Method for detecting opens through time variant current measurement | |
| JPH0658981A (ja) | Ｃｍｏｓ集積回路の電流検出回路 | |
| JPH11133101A (ja) | 静止電源電流テスト回路 | |
| KR100243018B1 (ko) | 테스트 모드 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |