KR100243018B1 - 테스트 모드 회로 - Google Patents

Abstract

본 발명은 테스트 모드 회로에 관한 것으로, 종래의 테스트 모드 회로는 다수의 핀을 통해 입력되는 신호의 조합으로 집적회로를 테스트 모드로 동작하게 하여, 사용자가 소정의 조합을 통해 칩을 테스트 모드로 동작시키게 되어 오동작을 하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 하나의 핀을 통해 인가되는 테스트 신호를 상호 직렬접속된 퓨즈용저항과 저항을 통해 입력받아 반전하여 출력하는 제 1인버터와; 저전위 스탠바이신호와 상기 제 1인버터의 출력신호를 노아조합하여 출력하는 노아게이트와; 게이트에 제 2인버터를 통해 입력되는 스탠바이신호에 따라 도통제어되어 상기 인버터의 출력신호를 접지로 흐르게하는 엔모스 트랜지스터와; 상기 핀을 통해 입력되는 테스트 신호가 음의 값을 갖을 때, 저전위의 출력신호를 출력하고, 테스트 신호의 입력이 없거나, 테스트 신호가 양의 값을 갖을 때, 고전위의 출력신호를 출력하는 음전압 검출부와; 게이트에 상기 음전압 검출부의 출력신호를 지연부를 통해 인가받아 도통제어되어 상기 퓨즈용저항과 저항의 접속점에 전원전압을 인가제어하는 피모스 트랜지스터로 구성하여 하나의 핀을 통해 입력되는 신호에 따라 집적회로를 테스트 모드로 동작시켜 집적회로의 테스트 후, 퓨즈를 커팅함으로써 집적회로가 테스트 모드로 동작하는 것을 방지하여 사용자의 실수 등에 의한 집적회로의 오동작을 방지하는 효과가 있다.

Description

테스트 모드 회로{TEST MODE CIRCUIT}

본 발명은 테스트 모드 회로에 관한 것으로, 특히 핀의 수가 적은 집적회로에서 하나의 핀만을 사용하여 테스트 모드와 사용자 모드를 결정하는데 적당하도록 한 테스트 모드 회로에 관한 것이다.

일반적으로, 반도체 집적회로는 다수의 핀을 갖는 칩 형태의 외관을 갖게 되며, 칩을 제조한 후에 제조회사에서는 반도체 집적회로를 테스트 모드로 동작시켜 집적회로의 불량여부를 판단하고, 불량이 없는 경우 사용자에게 판매하게 된다. 이때, 판매되는 반도체 집적회로는 사용자 임의로 테스트 모드에 진입할 수 없도록 사용자 모드로 고정된다. 또한, 반도체 집적회로의 핀 수가 많은 경우 다수의 핀을 통해 입력되는 신호에 따라 테스트 모드 또는 사용자 모드로 동작하게 제조되며, 이와 같은 종래 테스트 모드 회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 반도체 칩의 구성도로서, 이에 도시한 바와 같이 다수의 핀(P1~Pn)을 구비하는 패키지의 내부에 특정 핀(P1,P4,P6,P8)을 통해 입력되는 신호를 조합하여 테스트 모드 신호를 출력하는 낸드게이트(NAND1)를 포함하는 테스트 모드 회로를 포함하여 구성된다. 상기 낸드게이트(NAND1)의 출력신호인 저전위의 테스트 모드 신호를 인가받은 집적회로부(1)는 테스트 모드로 동작하게 되며, 고전위의 테스트 모드 신호를 인가받은 집적회로부(1)는 사용자 모드로 동작하게 된다.

이하, 상기와 같이 구성된 종래 반도체 칩의 동작을 설명한다.

먼저, 칩의 제조가 완료되면, 제조회사는 제조된 칩의 불량유무를 판단하기 위해 테스트 모드로 동작시킨다. 즉, 다수의 핀(P1~Pn)중 특정 핀(P1,P4,P6,P8)를 통해 미리 규약된 신호를 입력시킨다.

즉, 테스트 모드 회로가 하나의 반전 입력단자를 갖는 낸드게이트(NAND1)로 구성되는 경우에는 핀(P4)을 통해 저전위신호를 인가하고, 나머지 핀(P1,P6,P8)을 통해 고전위신호를 인가한다.

상기와 같은 입력신호를 입력받는 상기 핀(P4)에 접속된 반전 입력단자를 갖는 낸드게이트(NAND1)는 입력신호를 낸드조합하여 저전위의 테스트 모드신호를 출력한다.

그 다음, 상기 저전위의 테스트 모드신호를 입력받은 집적회로부(1)는 테스트 모드로 동작하게 된다.

그 다음, 상기와 같이 테스트 모드에서 칩의 테스트를 완료한 후, 칩이 정상동작을 하는 것으로 판단된 경우 사용자에게 판매하게 된다.

그러나, 상기한 바와 같이 종래의 테스트 모드 회로는 다수의 핀을 통해 입력되는 신호의 조합으로 집적회로를 테스트 모드로 동작하게 하여, 사용자가 소정의 조합을 통해 칩을 테스트 모드로 동작시키게 되어 오동작을 하는 문제점과 아울러 핀의 수가 아주적은 아이씨 카드(IC CARD)등에서는 테스트 모드를 결정하는 여유분의 핀이 없기 때문에 이와 같은 테스트 모드 회로를 사용할 수 없는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 하나의 핀을 통해 입력되는 신호에 따라 테스 모드 신호를 결정하며, 사용자가 테스트 모드로 집적회로를 동작시킬수 없도록 하는 테스트 모드 회로의 제공에 그 목적이 있다.

도1은 종래 테스트 모드 회로도.

도2는 본 발명 테스트 모드 회로도.

도3은 도2에 있어서, 주요부분의 파형도.

***도면의 주요 부분에 대한 부호의 설명***

10:음전압 검출부 20:지연부

상기와 같은 목적은 핀을 통해 인가되는 테스트 신호를 상호 직렬접속된 퓨즈용저항과 저항을 통해 입력받아 반전하여 출력하는 제 1인버터와; 저전위인 스탠바이신호와 상기 인버터의 출력신호를 노아조합하여 출력하는 노아게이트와; 게이트에 인버터를 통해 상기 스탠바이신호를 인가받아 도통제어되어 상기 제 1인버터의 출력신호를 접지로 흐르게하는 엔모스 트랜지스터와; 상기 핀을 통해 입력되는 테스트 신호가 음의 값을 갖을 때, 저전위의 출력신호를 출력하고, 테스트 신호가 양의 값을 갖을 때, 고전위의 출력신호를 출력하는 음전압 검출부와; 게이트에 상기 음전압 검출부의 출력신호를 지연부를 통해 인가받아 도통제어되어 상기 퓨즈용저항과 저항의 접속점에 전원전압를 인가제어하는 피모스 트랜지스터로 구성하여, 상기 핀에 저전위 신호를 인가하여 상기 노아게이트의 출력신호인 테스트 모드신호를 저전위로 출력하게 하여 집적회로를 테스트 모드로 동작시켜, 집적회로를 테스트한 후에 음의 전압을 핀에 인가하여 상기 음전압 검출부의 출력신호를 저전위로 출력시키고, 그 저전위 출력신호를 인가받은 상기 피모스 트랜지스터가 도통되도록 하여 상기 퓨즈용저항을 커팅하여 이후에 집적회로가 테스트 모드로 동작하는 것을 방지함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2는 본 발명에 의한 테스트 모드 회로도로서, 이에 도시한 바와 같이 핀(P1)을 통해 인가되는 테스트 신호를 상호 직렬접속된 퓨즈용저항(FR1)과 저항(R1)을 통해 입력받아 반전하여 출력하는 인버터(INV1)와; 저전위인 스탠바이신호(STBY)와 상기 인버터(INV1)의 출력신호를 노아조합하여 출력하는 노아게이트(NOR1)와; 게이트에 인버터(INV2)를 통해 상기 스탠바이신호(STBY)를 인가받아 도통제어되어 상기 인버터(INV1)의 출력신호를 접지로 흐르게하는 엔모스 트랜지스터(NM1)와; 상기 핀(P1)을 통해 입력되는 테스트 신호가 음의 값을 갖을 때, 저전위의 출력신호(LDS)를 출력하고, 테스트 신호가 양의 값을 갖을 때, 고전위의 출력신호(LDS)를 출력하는 음전압 검출부(10)와; 게이트에 상기 음전압 검출부(10)의 출력신호(LDS)를 지연부(20)를 통해 인가받아 도통제어되어 상기 퓨즈용저항(FR1)과 저항(R1)의 접속점에 전원전압(VCC)를 인가제어하는 피모스 트랜지스터(PM1)으로 구성된다.

상기 음전압 검출부(10)는 각각의 게이트가 접지되고, 전원전압(VCC)과 핀(P1)의 사이에 직렬접속된 피모스 트랜지스터(PM2) 및 엔모스 트랜지스터(NM2)로 구성되며, 상기 지연부(20)은 짝수개의 직렬접속된 인버터를 포함하여 구성된다.

이하, 상기와 같이 구성된 본 발명 테스트 모드 회로의 동작을 첨부한 도면을 참조하여 설명한다.

도3은 본 발명 테스트 모드 회로 주요부분의 파형도로서, 이에 도시한 바와 같이 먼저, 집적회로의 전원공급부(도면미도시)의 저전위 출력신호인 스탠바이신호(STBY)가 노아게이트(NOR1)의 일측 입력단에 인가되어 타측 입력단에인가되는 신호에 따라 노아게이트(NOR1)의 출력신호가 결정되도록 한다.

그 다음, 테스트 신호를 저전위로 핀(P1)에 인가하면 그 저전위 테스트 신호는 퓨즈용저항(FR1)과 저항(R1)을 통해 인버터(INV1)에 입력되고, 반전되어 고전위신호로 출력된다.

이때, 음전압검출부(10)는 인가되는 저전위 테스트 신호가 음전압이 아니므로 구비된 피모스 트랜지스터(PM2)가 도통되고, 엔모스 트랜지스터(NM2)가 오프되어 전원전압(VCC)에 의한 고전위 출력신호(LDS)를 출력하며, 이와 같은 고전위 출력신호(LDS)를 지연부(20)를 통해 게이트에 인가받은 피모스 트랜지스터(PM1)는 오프되어 전체 회로에 영향을 주지않게 된다.

그 다음, 상기 인버터(INV1)의 고전위 출력신호를 타측 입력단에 인가받은 노아게이트(NOR1)는 저전위의 테스트 모드 신호(TMS)를 출력하게 되며, 이 저전위의 테스트 모드 신호(TMS)를 인가받은 롬, 디램 등의 집적회로는 테스트 모드로 동작하여 테스트 된다.

이때, 상기 스탠바이신호(STBY)를 인버터(INV2)를 통해 인가받은 엔모스 트랜지스터(NM1)은 도통되나, 그 채널의 길이를 긴 것을 사용하여 고전위 신호를 유지하도록 한다.

그 다음, 상기와 같은 동작을 통해 상기 집적회로가 테스트되어 그 결과가 양품으로 판정되면, 상기 핀(P1)에 -2V의 전압을 인가한다.

그 다음, 음전압 검출부(10)는 상기 핀(P1)을 통해 인가되는 음의 전압을 검출하여 저전위의 출력신호를 출력한다. 즉, 구비된 엔모스 트랜지스터(NM2)의 게이트 소스간 전압이 문턱전압 보다 크게되어 도통됨으로써, 엔모스 트랜지스터(NM2)와 피모스 트랜지스터(PM2)는 모두 도통되고, 그 접속점에서 저전위의 출력신호(LDS)를 출력하게 된다.

그 다음, 상기 음전압 검출부(10)의 저전위 출력신호(LDS)를 지연부(20)을 통해 게이트에 인가받은 피모스 트랜지스터(PM1)는 도통되어 상기 저항(R1)과 퓨즈용저항(FR1)의 접점에 전원전압(VCC)를 인가하게 된다. 이와 같은 동작으로 퓨즈용저항(FR1)의 양단에는 비교적 큰 전압인 전원전압(VCC)과 핀(P1)에 인가된 전압인 -2V의 차 만큼의 전압이 걸리게 되어 그 퓨즈용저항(FR1)이 커팅되게 된다.

이에 따라, 사용자가 핀(P1)을 통해 저전위신호를 입력하는 경우에도, 집적회로는 테스트 모드로 동작하지 않게 되며, 그 게이트에 인버터(INV2)를 통해 저전위 스탠바이신호(STBY)를 인가받은 엔모스 트랜지스터(NM1)은 항상 도통되어 노아게이트(NOR1)의 일측 입력단이 플로팅상태가 되는 것을 방지하여, 두 입력단에는 항상 저전위 신호가 입력되고, 노아게이트(NOR1)는 항상 사용자 모드인 고전위 출력신호를 출력하게 된다.

상기한 바와 같이 본 발명은 하나의 핀을 통해 입력되는 신호에 따라 집적회로를 테스트 모드로 동작시킴으로써, 적은 수의 핀을 구비하는 칩에 적용이 용이한 효과와 아울러 집적회로의 테스트 후, 퓨즈를 커팅함으로써 집적회로가 테스트 모드로 동작하는 것을 방지하여 사용자의 실수 등에 의한 오동작을 방지하는 효과가 있다.

Claims (3)

1. 하나의 핀을 통해 인가되는 테스트 신호를 상호 직렬접속된 퓨즈와 저항을 통해 입력받아 반전하여 출력하는 제 1인버터와; 저전위 스탠바이신호와 상기 제 1인버터의 출력신호를 노아조합하여 테스트모드신호를 출력하는 노아게이트와; 게이트에 제 2인버터를 통해 반전입력되는 스탠바이신호에 따라 도통제어되어 상기 제 1인버터의 출력신호를 접지로 흐르게함으로써, 상기 노아게이트의 일측입력단에 접지전위를 인가하는 풀다운 엔모스 트랜지스터와; 상기 핀을 통해 입력되는 테스트 신호가 음의 값을 가질 때 이를 검출하여 저전위 신호를 출력하는 음전압 검출부와; 게이트에 상기 음전압 검출부의 출력신호를 지연부를 통해 인가받아 도통제어되어 상기 퓨즈와 저항의 접속점에 전원전압을 인가하여 상기 퓨즈를 절연파괴함으로써 테스트가 완료되면 핀을 통해 인가되는 신호가 회로에 영향을 주지 않도록 하는 것을 특징으로 하는 피모스 트랜지스터로 구성하여 된 것을 특징으로 하는 테스트 모드 회로.
2. 제 1항에 있어서, 상기 음전압 검출부는 각각의 게이트가 접지되고, 전원전압과 핀의 사이에 직렬접속된 피모스 트랜지스터 및 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 테스트 모드 회로.
3. 제 1항에 있어서, 상기 지연부는 짝수개의 직렬접속된 인버터를 포함하여 구성된 것을 특징으로 하는 테스트 모드 회로.

Images