KR100244494B1 - 번인전압 제어회로 - Google Patents
번인전압 제어회로 Download PDFInfo
- Publication number
- KR100244494B1 KR100244494B1 KR1019970047657A KR19970047657A KR100244494B1 KR 100244494 B1 KR100244494 B1 KR 100244494B1 KR 1019970047657 A KR1019970047657 A KR 1019970047657A KR 19970047657 A KR19970047657 A KR 19970047657A KR 100244494 B1 KR100244494 B1 KR 100244494B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- burn
- normal
- generating
- unit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
Abstract
본 발명은 번인전압 제어회로에 관한 것으로, 종래에는 번인모드로의 진입이 외부전압에 의해 결정되므로, 노말모드에서도 외부 전원전압이 높아지면 번인모드로 오동작하는 문제점과 아울러 외부전압의 변화에 따라 내부전압이 변화되어 고전압특성 및 저전압특성이 변화되는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 노말전압을 발생하는 노말전압발생부 및 번인전압을 발생하는 번인전압발생부와; 벤도테스트모드구동부의 WCBR신호발생부, 고전압발생부 및 어드레스조합부로부터 입력되는 신호에 따라 상기 노말전압발생부의 노말전압 또는 번인전압발생부의 번인전압을 인가 또는 차단하는 스위치부와; 상기 스위치부로부터 입력되는 노말전압 또는 번인전압에 따른 기준전압을 발생하는 기준전압발생부로 구성하여 기준전압발생을 벤도테스트모드구동부에서 제어함으로써, 외부요인에 의한 오동작을 방지할 수 있는 효과와; 안정된 고전압특성을 구현할 수 있는 효과가 있다.
Description
본 발명은 번인전압 제어회로에 관한 것으로, 특히 노말모드에서 안정된 고전압특성을 구현하고, 번인(burn-in)모드에서는 번인전압을 독립적으로 인에이블(enable)시키기에 적당하도록 한 번인전압 제어회로에 관한 것이다.
일반적으로, 소자의 제조가 완료되면 그 소자의 특성을 테스트하기 위해 번인전압을 인가하여 번인테스트를 수행하게 된다. 이러한 번인전압으로는 높은 전압이 요구되며, 노말(normal)전압과 번인전압을 비교하여 노말모드 또는 번인모드로 동작된다. 이와같은 종래의 번인전압 제어회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 번인전압 제어회로의 일실시예를 보인 블록구성도로서, 이에 도시한 바와같이 노말모드의 동작을 위해 노말전압을 발생하는 노말전압발생부(1)와; 번인모드를 수행하기 위해 번인전압을 발생하는 번인전압발생부(2)와; 일측과 타측에 상기 노말전압발생부(1) 및 번인전압발생부(2)의 출력을 입력받아 노말모드 또는 번인모드에 해당하는 기준전압(Vr)을 출력하는 기준전압발생부(3)로 구성된다.
그리고, 상기 기준전압발생부(3)는 각 소스가 전원전압(VCC)에 접속됨과 아울러 게이트가 서로공통접속된 피모스트랜지스터(PM1),(PM2)와; 드레인이 그 피모스트랜지스터(PM1)의 드레인 및 게이트에 공통접속됨과 아울러 게이트에 상기 노말전압발생부(1)의 노말전압을 인가받는 엔모스트랜지스터(NM1) 및 드레인이 상기 피모스트랜지스터(PM1)의 드레인 및 게이트에 공통접속됨과 아울러 게이트에 상기 번인전압발생부(2)의 번인전압을 인가받는 엔모스트랜지스터(NM2)와; 드레인이 상기 피모스트랜지스터(PM2)의 드레인에 접속되고, 게이트가 드레인과 공통접속되어 그 게이트로부터 기준전압(Vr)을 출력하는 엔모스트랜지스터(NM3)와; 상기 엔모스트랜지스터(NM1∼NM3)의 각 소스가 공통접속된 노드(N1)와 접지전위(VSS)사이에 접속되어 전류패스를 형성하는 전류전원(I)으로 구성된다. 이하, 상기한 바와같은 종래 번인전압 제어회로 일시시예의 동작을 설명한다.
먼저, 노말전압이 번인전압보다 크게 인가될 경우는 전류미러(current mirror) 형태인 상기 기준전압발생부(3)의 엔모스트랜지스터(NM1)는 도통되고, 엔모스트랜지스터(NM2)는 차단되므로, 노말전압에 따른 전류가 상기 피모스트랜지스터(PM1), 엔모스트랜지스터(NM1) 및 전류전원(I)을 통한 전류패스로 흐르게 된다. 따라서, 피모스트랜지스터(PM2), 엔모스트랜지스터(NM3) 및 전류전원(I)을 통한 전류패스에도 동일하게 노말전압에 따른 전류가 흐르고, 이에따라 상기 엔모스트랜지스터(NM3)의 게이트로부터 노말전압에 따른 기준전압(Vr)이 출력된다.
그리고, 번인전압이 노말전압보다 크게 인가될 경우는 상기 기준전압발생부(3)의 엔모스트랜지스터(NM1)는 차단되고, 엔모스트랜지스터(NM2)는 도통되므로, 번인전압에 따른 전류가 상기 피모스트랜지스터(PM1), 엔모스트랜지스터(NM2) 및 전류전원(I)을 통한 전류패스로 흐르게 된다. 따라서, 피모스트랜지스터(PM2), 엔모스트랜지스터(NM3) 및 전류전원(I)을 통한 전류패스에도 동일하게 번인전압에 따른 전류가 흐르고, 이에따라 상기 엔모스트랜지스터(NM3)의 게이트로부터 번인전압에 따른 기준전압(Vr)이 출력된다.
그리고, 도2는 종래 번인전압 제어회로의 다른 실시예를 보인 블록구성도로서, 이에 도시한 바와같이 노말모드의 동작을 위해 노말전압을 발생하는 노말전압발생부(1)와; 번인모드를 수행하기 위해 번인전압을 발생하는 번인전압발생부(2)와; 일측과 타측에 상기 노말전압발생부(1) 및 번인전압발생부(2)의 출력을 입력받아 노말모드 또는 번인모드에 해당하는 기준전압(Vr)을 출력하는 기준전압발생부(3)로 구성되는 종래 번인전압 제어회로에 있어서, 외부 전원전압(VCC)이 일정한 레벨이상이 되면 상기 기준전압발생부(3)로 번인신호를 출력하는 번인신호발생부(4)를 더 포함하여 구성된다. 이하, 상기한 바와같은 종래 번인전압 제어회로 다른실시예의 동작을 설명한다.
먼저, 외부 전원전압(VCC)이 일정한 레벨이하로 번인신호발생부(4)에 입력되는 경우는 번인신호가 입력되지 않으므로, 기준전압발생부(3)는 노말전압발생부(1)의 노말전압에 따른 기준전압(Vr)을 출력한다.
그리고, 전원전압(VCC)이 일정한 레벨이상으로 번인신호발생부(4)에 입력되면, 번인신호발생부(4)는 번인신호를 상기 기준전압발생부(3)로 출력한다. 따라서, 기준전압발생부(3)는 번인전압발생부(1)의 번인전압에 따른 기준전압(Vr)을 출력한다.
그러나, 상기한 바와같은 종래의 번인전압 제어회로는 번인모드로의 진입이 외부전압에 의해 결정되므로, 노말모드에서도 외부 전원전압이 높아지면 번인모드로 오동작하는 문제점과 아울러 외부전압의 변화에 따라 내부전압이 변화되어 고전압특성 및 저전압특성이 변화되는 문제점이 있었다.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 노말모드에는 번인전압을 차단시키고, 아울러 벤도(vendor) 테스트모드에서 번인모드로의 진입을 허용함으로써, 소자의 고전압특성을 안정시키고 아울러 안정된 번인테스트를 수행할 수 있는 번인전압 제어회로를 제공하는데 있다.
도1은 종래 번인전압 제어회로의 일실시예를 보인 블록구성도.
도2는 종래 번인전압 제어회로의 다른 실시예를 보인 블록구성도.
도3은 본 발명에 의한 번인전압 제어회로의 일실시예를 보인 블록구성도.
***도면의 주요 부분에 대한 부호의 설명***
1:노말전압발생부 2:번인전압발생부
3:기준전압발생부 10:벤도테스트모드구동부
20:스위치부 11:WCBR신호발생부
12:고전압발생부 13:어드레스조합부
NA1:낸드게이트 INV1:인버터
PM1,PM2,PM21,PM22:피모스트랜지스터
NM1,NM2,NM3,NM21,NM22:엔모스트랜지스터
상기한 바와같은 본 발명의 목적은 노말모드의 동작을 위해 노말전압을 발생하는 노말전압발생부 및 번인모드를 수행하기 위해 번인전압을 발생하는 번인전압발생부와; 벤도테스트모드구동부로부터 입력되는 신호에 따라 상기 노말전압발생부의 노말전압 또는 번인전압발생부의 번인전압을 인가 또는 차단하는 스위치부와; 상기 스위치부로부터 입력되는 노말전압 또는 번인전압에 따른 기준전압을 발생하는 기준전압발생부로 구성함으로써 달성되는 것으로, 본 발명에 의한 번인전압 제어회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명에 의한 번인전압 제어회로의 일실시예를 보인 블록구성도로서, 이에 도시한 바와같이 노말모드의 동작을 위해 노말전압을 발생하는 노말전압발생부(1) 및 번인모드를 수행하기 위해 번인전압을 발생하는 번인전압발생부(2)와; 벤도 테스트모드구동부(10)로부터 입력되는 신호에 따라 상기 노말전압발생부(1)의 노말전압 또는 번인전압발생부(2)의 번인전압을 인가 또는 차단하는 스위치부(20)와; 상기 스위치부(20)로부터 입력되는 노말전압 또는 번인전압에 따른 기준전압(Vr)을 발생하는 기준전압발생부(3)로 구성된다.
여기서, 상기 벤도테스트모드구동부(10)는 쓰기신호를 CBR(CAS before RAS)신호 이전에 출력하여 벤도테스트모드를 구동시키는 WCBR(write CAS before RAS)신호발생부(11)와; 벤도테스트를 수행하기 위하여 고전압을 발생시키는 고전압발생부(12)와; 어드레스를 조합하여 테스트하고자 하는 장치를 지정하는 어드레스조합부(13)로 구성된다.
그리고, 상기 스위치부(20)는 벤도테스트모드구동부(10)의 WCBR신호발생부(11), 고전압발생부(12) 및 어드레스조합부(13)로부터 출력되는 각각의 신호를 입력받아 낸드조합하는 낸드게이트(NA1)와; 소스에 상기 노말전압발생부(1)의 노말전압을 입력받음과 아울러 게이트에 상기 낸드게이트(NA1)의 출력을 인버터(INV1)를 통해 입력받는 피모스트랜지스터(PM21)와; 드레인이 그 피모스트랜지스터(PM21)의 드레인에 접속되고, 게이트에 상기 인버터(INV1)의 출력을 입력받고, 소스가 접지전위(VSS)에 접속된 엔모스트랜지스터(NM21)와; 소스에 상기 번인전압발생부(1)의 번인전압을 입력받음과 아울러 게이트에 상기 낸드게이트(NA1)의 출력을 입력받는 피모스트랜지스터(PM22)와; 드레인이 그 피모스트랜지스터(PM22)의 드레인에 접속되고, 게이트에 상기 낸드게이트(NA1)의 출력을 입력받고, 소스가 접지전위(VSS)에 접속된 엔모스트랜지스터(NM22)로 구성된다.
그리고, 상기 기준전압발생부(3)는 종래와 동일하게 구성되며, 단지 엔모스트랜지스터(NM1)의 게이트는 스위치부(20)의 피모스트랜지스터(PM21) 및 엔모스트랜지스터(NM21)의 드레인에 공통접속하고, 엔모스트랜지스터(NM2)는 상기 스위치부(20)의 피모스트랜지스터(PM21) 및 엔모스트랜지스터(NM22)의 드레인에 공통접속한다.
이하, 상기한 바와같은 본 발명에 의한 번인전압 제어회로의 동작을 설명한다.
먼저, 노말모드일 경우 번인모드로 동작되는 것을 방지하기 위해 상기 벤도테스트모드구동부(10)의 출력은 스위치부(20)의 낸드게이트(NA1)를 통해 낸드조합되어 고전위로 출력되므로, 인버터(INV1)를 통해 그 낸드게이트(NA1)의 출력을 게이트에 입력받는 피모스트랜지스터(PM21)는 도통되고, 엔모스트랜지스터(NM21)는 차단되며, 낸드게이트(NA1)의 출력을 게이트에 입력받는 피모스트랜지스터(PM22)는 차단되고, 엔모스트랜지스터(NM22)는 도통된다.
따라서, 노말전압발생부(1)의 노말전압은 피모스트랜지스터(PM21)를 통해 엔모스트랜지스터(NM1)의 게이트에 인가되어 엔모스트랜지스터(NM1)를 도통시킨다. 이때, 번인전압발생부(2)의 번인전압은 피모스트랜지스터(PM22)가 차단상태이므로 인가되지 않는다. 그리고, 엔모스트랜지스터(NM22)가 도통상태이므로 엔모스트랜지스터(NM2)의 게이트에는 접지전위(VSS)에 따른 저전위가 입력되어 엔모스트랜지스터(NM2)는 차단된다.
결과적으로, 노말전압에 따른 전류가 피모스트랜지스터(PM1), 엔모스트랜지스터(NM1) 및 전류전원(I)을 통한 전류패스로 흐르게 된다. 따라서, 피모스트랜지스터(PM2), 엔모스트랜지스터(NM3) 및 전류전원(I)을 통한 전류패스에도 동일하게 노말전압에 따른 전류가 흐르고, 이에따라 상기 엔모스트랜지스터(NM3)의 게이트로부터 노말전압에 따른 기준전압(Vr)이 출력된다.
그리고, 번인모드일 경우는 상기 벤도테스트모드구동부(10)의 WCBR신호발생부(11), 고전압발생부(12) 및 어드레스조합부(13)의 출력신호가 모두 고전위로 출력되어 상기 낸드게이트(NA1)를 통해 낸드조합되어 저전위로 출력되므로, 인버터(INV1)를 통해 낸드게이트(NA1)의 출력을 게이트에 입력받는 피모스트랜지스터(PM21)는 차단되고, 엔모스트랜지스터(NM21)는 도통되며, 낸드게이트(NA1)의 출력을 게이트에 입력받는 피모스트랜지스터(PM22)는 도통되고, 엔모스트랜지스터(NM22)는 차단된다.
따라서, 노말전압발생부(1)의 노말전압은 피모스트랜지스터(PM21)가 차단상태이므로 인가되지 않는다. 그리고, 엔모스트랜지스터(NM21)는 도통상태이므로 엔모스트랜지스터(NM1)의 게이트에는 접지전위(VSS)에 따른 저전위가 입력되어 엔모스트랜지스터(NM1)는 차단된다. 이때, 번인전압발생부(2)의 번인전압은 피모스트랜지스터(PM22)를 통해 엔모스트랜지스터(NM2)의 게이트에 인가되어 엔모스트랜지스터(NM2)를 도통시킨다.
결과적으로, 번인전압에 따른 전류가 피모스트랜지스터(PM1), 엔모스트랜지스터(NM2) 및 전류전원(I)을 통한 전류패스로 흐르게 된다. 따라서, 피모스트랜지스터(PM2), 엔모스트랜지스터(NM3) 및 전류전원(I)을 통한 전류패스에도 동일하게 번인전압에 따른 전류가 흐르고, 이에따라 상기 엔모스트랜지스터(NM3)의 게이트로부터 번인전압에 따른 기준전압(Vr)이 출력된다.
상기한 바와같은 본 발명에 의한 번인전압 제어회로는 기준전압발생을 벤도테스트모드구동부에서 제어함으로써, 외부요인에 의한 오동작을 방지할 수 있는 효과와; 안정된 고전압특성을 구현할 수 있는 효과가 있다.
Claims (2)
- 노말전압을 발생하는 노말전압발생부 및 번인전압을 발생하는 번인전압발생부와; 벤도테스트모드구동부의 WCBR신호발생부, 고전압발생부 및 어드레스조합부로부터 입력되는 신호에 따라 상기 노말전압발생부의 노말전압 또는 번인전압발생부의 번인전압을 인가 또는 차단하는 스위치부와; 상기 스위치부로부터 입력되는 노말전압 또는 번인전압에 따른 기준전압을 발생하는 기준전압발생부로 구성된 것을 특징으로 하는 번인전압 제어회로.
- 제 1항에 있어서, 상기 스위치부는 벤도테스트모드구동부의 WCBR신호발생부, 고전압발생부 및 어드레스조합부로부터 출력되는 각각의 신호를 입력받아 낸드조합하는 낸드게이트와; 소스에 상기 노말전압발생부의 노말전압을 입력받음과 아울러 게이트에 상기 낸드게이트의 출력을 인버터를 통해 입력받는 제1피모스트랜지스터와; 드레인이 제1피모스트랜지스터의 드레인에 접속되고, 게이트에 상기 인버터의 출력을 입력받고, 소스가 접지전위에 접속된 제1엔모스트랜지스터와; 소스에 상기 번인전압발생부의 번인전압을 입력받음과 아울러 게이트에 상기 낸드게이트의 출력을 입력받는 제2피모스트랜지스터와; 드레인이 제2피모스트랜지스터의 드레인에 접속되고, 게이트에 상기 낸드게이트의 출력을 입력받고, 소스가 접지전위에 접속된 제2엔모스트랜지스터로 구성된 것을 특징으로 하는 번인전압 제어회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970047657A KR100244494B1 (ko) | 1997-09-19 | 1997-09-19 | 번인전압 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970047657A KR100244494B1 (ko) | 1997-09-19 | 1997-09-19 | 번인전압 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990025849A KR19990025849A (ko) | 1999-04-06 |
| KR100244494B1 true KR100244494B1 (ko) | 2000-02-01 |
Family
ID=19521396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970047657A KR100244494B1 (ko) | 1997-09-19 | 1997-09-19 | 번인전압 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100244494B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100462101B1 (ko) * | 1997-10-25 | 2005-04-06 | 삼성전자주식회사 | 번인 전압 제어 방법 |
| JP2003107135A (ja) * | 2001-09-28 | 2003-04-09 | Mitsubishi Electric Corp | バーンイン装置 |
-
1997
- 1997-09-19 KR KR1019970047657A patent/KR100244494B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990025849A (ko) | 1999-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2300984A (en) | Power-up reset in semiconductor devices with back bias voltage | |
| US6867641B2 (en) | Internal voltage generator for semiconductor device | |
| KR100569585B1 (ko) | 내부 전원 드라이버 제어 회로 | |
| KR20030088863A (ko) | 두개의 내부 전원 기준 전압 발생 회로를 구비한 내부전원 전압 제어 장치 | |
| KR100361658B1 (ko) | 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법 | |
| KR100244494B1 (ko) | 번인전압 제어회로 | |
| KR100248350B1 (ko) | 메모리 장치용 휴즈 옵션 회로 | |
| KR100324811B1 (ko) | 퓨즈 래치 회로 | |
| KR100904468B1 (ko) | 안티퓨즈 리페어 전압 제어 회로 | |
| KR100273218B1 (ko) | 어드레스천이검출회로 | |
| KR100311972B1 (ko) | 반도체 메모리 장치의 모드신호 발생장치 | |
| JPH04259995A (ja) | 書き込み電圧発生回路 | |
| JP2920512B2 (ja) | 半導体メモリのセンスアンプ回路 | |
| KR0147469B1 (ko) | 출력 노이즈 감소회로 | |
| KR100271625B1 (ko) | 어드레스 천이 합성회로 | |
| JP2002245795A (ja) | 半導体装置 | |
| KR100439104B1 (ko) | 안티퓨즈 제어 회로 | |
| KR100243018B1 (ko) | 테스트 모드 회로 | |
| KR100245274B1 (ko) | Sram 장치의 리던던트 프리디코더 회로 | |
| KR100253319B1 (ko) | 메모리 소자의 로우 액세스 제어 회로 | |
| KR100314646B1 (ko) | 부트스트랩회로 | |
| KR100246348B1 (ko) | 입력버퍼회로 | |
| KR100583119B1 (ko) | 내부전압 발생장치 | |
| KR100313938B1 (ko) | 이프롬셀의전원전압공급회로 | |
| KR970004347B1 (ko) | 신호지연회로 및 이를 사용한 스태틱램(sram)의 어드레스 천이 검출(atd) 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |