KR100253319B1 - 메모리 소자의 로우 액세스 제어 회로 - Google Patents

메모리 소자의 로우 액세스 제어 회로 Download PDF

Info

Publication number
KR100253319B1
KR100253319B1 KR1019970048160A KR19970048160A KR100253319B1 KR 100253319 B1 KR100253319 B1 KR 100253319B1 KR 1019970048160 A KR1019970048160 A KR 1019970048160A KR 19970048160 A KR19970048160 A KR 19970048160A KR 100253319 B1 KR100253319 B1 KR 100253319B1
Authority
KR
South Korea
Prior art keywords
signal
output signal
nand gate
inverter
output
Prior art date
Application number
KR1019970048160A
Other languages
English (en)
Other versions
KR19990026162A (ko
Inventor
박경남
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970048160A priority Critical patent/KR100253319B1/ko
Publication of KR19990026162A publication Critical patent/KR19990026162A/ko
Application granted granted Critical
Publication of KR100253319B1 publication Critical patent/KR100253319B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 메모리 소자의 로우 액세스 제어 회로에 관한 것으로 특히, 디램(DRAM)에 있어서 워드라인을 액티브시키기 위한 명령이 입력되면 노말 디코더를 바로 인에이블시키도록 바이패스 회로를 부가함으로써 불필요한 리던던트 경로에서의 소비 시간을 줄여 메모리의 성능을 향상시키도록 창안한 것이다. 본 발명은 워드라인 액티브 명령(ACT)에 의해 인에이블 신호(XREDb)(DEN)를 출력하는 제1 신호 발생 블럭(201)과, 이 제1 신호 발생 블럭(201)의 출력신호(XREDb)에 의해 어드레스 비교 동작을 수행하는 어드레스 비교 블럭(202)과, 상기 제1 신호 발생 블럭(201)의 출력신호(DEN)의 인에이블 상태에서 상기 어드레스 비교 블럭(202)의 출력신호(XRDENb)에 따라 인에이블신호(XRDEN 또는 XDEN)를 출력하는 제2 신호 발생 블럭(203)과, 칩이 리페어되지 않은 경우 워드라인 액티브 명령(ACT)이 액티브되면 상기 제2 신호 발생 블럭(203)가 출력신호(XDEN)를 인에이블시키도록 노말신호(NORMALb)를 저전위로 액티브시키는 바이패스부(204)로 구성함을 특징으로 한다.

Description

메모리 소자의 로우 액세스 제어 회로
본 발명은 메모리에 관한 것으로 특히, 디램(DRAM)에 있어서 로우 액세스 시간을 줄이기 위한 반도체 메모리 소자의 로우 액세스 제어 회로에 관한 것이다.
종래 메모리 소자의 로우 액세스 회로는 도1 의 블럭도에 도시된 바와 같이, 워드라인 액티브 명령(ACT)에 의해 인에이블 신호(XREDb)(DEN)를 출력하는 제1 신호 발생 블럭(101)과, 이 제1 신호 발생 블럭(101)의 출력신호(XREDb)가 고전위가 되면 어드레스 비교 동작을 수행하는 어드레스 비교 블럭(102)과, 상기 제1 신호 발생 블럭(101)의 인에이블신호(DEN)가 고전위로 인에이블된 상태에서 상기 어드레스 비교 블럭(102)의 출력신호(XRDENb)가 저전위이면 리던던트 디코더를 인에이블시키기 위한 인에이블 신호(XDEN)를 출력하고 상기 출력신호(XRDENb)가 고전위이면 노말 디코더를 인에이블시키기 위한 인에이블 신호(XRDEN)를 출력하는 제2 신호 발생 블럭(103)으로 구성된다.
상기 제2 신호 발생 블럭(103)은 도2 의 회로도에 도시된 바와 같이, 파워온신호(PWROK)와 인에이블신호(XRDENb)를 낸딩하는 낸드게이트(NA1)와, 인에이블신호(DEN)와 상기 낸드게이트(NA1)의 출력신호를 낸딩하는 낸드게이트(NA2)와, 이 낸드게이트(NA2)의 출력신호를 반전하여 인에이블신호(XRDEN)를 출력하는 인버터(IN2)와, 상기 낸드게이트(NA1)의 출력신호를 반전시키는 인버터(IN1)와, 인에이블신호(DEN)와 상기 인버터(IN1)의 출력신호를 낸딩하는 낸드게이트(NA3)와, 이 낸드게이트(NA3)의 출력신호를 반전하여 인에이블신호(XDEN)를 출력하는 인버터(IN3)로 구성된다.
이와같이 구성된 메모리 소자의 로우 액세스 회로의 동작 과정을 설명하면 다음과 같다.
워드라인을 띄우기 위한 액티브 명령(ACT)이 제1 신호 발생 블럭(101)에 입력되면 인에이블신호(XREDb)가 고전위로 바뀌면서 어드레스 비교 블럭(102)에서의 어드레스 비교 동작을 수행시키게 되고 인에이블신호(DEN)도 고전위로 액티브된다.
이때, 어드레스 비교 블럭(102)은 로우(ROW) 어드레스(A0∼An)의 버퍼링된 신호(AX0∼AXn)를 비교하는데, 롬(ROM)에 프로그램된 어드레스와 상기 신호(AX0∼AXn)가 일치하면 비교신호(XRDENb)를 저전위로 액티브시키게 되고 일치하지 않으면 상기 비교신호(XRDENb)를 고전위로 인액티브시키게 된다.
따라서, 제1 신호 발생 블럭(101)에서의 인에이블신호(DEN)가 고전위로 인에이블된 상태에서 어드레스 비교 블럭(102)의 출력신호(XRDENb)가 저전위로 출력되면 제2 신호 생성 블럭(103)은 낸드게이트(NA1)의 출력신호가 고전위가 되고 이 고전위신호와 상기 고전위신호(DEN)를 입력받은 낸드게이트(NA2)의 출력신호가 저전위가 되어 인버터(IN2)는 인에이블신호(XRDEN)를 고전위로 액티브시킴에 의해 리던던트 디코더를 인에이블시키게 되며 상기 낸드게이트(NA1)의 고전위출력신호를 입력받은 인버터(IN1)의 출력신호가 저전위가 되어 낸드게이트(NA3)의 출력신호가 고전위가 됨으로 인버터(IN3)의 출력신호(XDEN)는 저전위가 되어 노말 디코더는 디스에이블 상태를 유지하게 된다.
만일, 제1 신호 발생 블럭(101)에서의 인에이블신호(DEN)가 고전위로 인에이블된 상태에서 어드레스 비교 블럭(102)의 출력신호(XRDENb)가 고전위로 출력되면 고전위인 파워온신호(PWROK)를 입력받는 낸드게이트(NA1)의 출력신호가 저전위가 되고 이 저전위신호를 입력받은 인버터(IN1)의 출력신호가 고전위가 되어 낸드게이트(NA2)의 출력신호가 저전위가 됨으로 인버터(IN3)의 출력신호(XDEN)가 고전위로 액티브되어 노말 디코더를 인에이블시키게 되며 상기 낸드게이트(NA1)의 저전위출력신호를 입력받은 낸드게이트(NA2)의 출력신호가 고전위가 되어 인버터(IN2)의 출력신호(XRDEN)가 저전위가 됨으로 리던던트 디코더는 디스에이블 상태를 유지하게 된다.
그러나, 이러한 종래의 기술은 칩 테스트를 통해 페일된 워드라인이 있는 경우거나 또는 반대로 없는 경우거나 무조건 로우 어드레스가 리던던트 경로를 거치게 되어 있는데, 후자의 경우에는 리던던트 경로를 거칠 필요가 없으므로 저전위 액세스 시간을 줄임에 있어서 손실이 발생하는 문제점이 있다.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 워드라인을 액티브시키기 위한 명령이 입력되면 노말 디코더를 바로 인에이블시키도록 바이패스 회로를 부가함으로써 불필요한 리던던트 경로에서의 소비 시간을 줄여 메모리의 성능을 향상시키도록 창안한 메모리 소자의 로우 액세스 제어 회로를 제공함에 목적이 있다.
도 1은 종래의 로우 액세스 제어 회로의 블럭도.
도 2는 도 1에서 제2 신호 발생 블럭의 회로도.
도 3은 본 발명의 실시예를 보인 블럭도.
도 4는 도 3에서 제2 신호 발생 블럭의 회로도.
도 5는 도 3에서 바이패스부의 회로도.
* 도면의 주요부분에 대한 부호 설명 *
201,203 : 신호 발생 블럭 202 : 어드레스 비교 블럭
204 : 바이패스부 NA11∼NA14 : 낸드게이트
IN11∼IN14 : 인버터 PM1,NM1,NM2 : 모스트랜지스터
FUSE : 퓨즈
본 발명은 상기의 목적을 달성하기 위하여 리페어 여부에 따라 리던던트 디코더 또는 노말 디코더를 액티브시키기 위하여 어드레스 비교 블럭 및 신호 발생 블럭을 구비한 디램에 있어서, 리페어되지 않은 경우 워드라인 액티브 명령이 액티브되면 상기 신호 발생 블럭에서 노말 디코더를 액티브시키기 위한 신호를 출력하도록 노말신호를 액티브시키는 바이패스부를 포함하여 구성함을 특징으로 한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
도3 은 본 발명의 실시예를 보인 블록도로서 이에 도시한 바와 같이, 워드라인 액티브 명령(ACT)에 의해 인에이블 신호(XREDb)(DEN)를 출력하는 제1 신호 발생 블럭(201)과, 이 제1 신호 발생 블럭(201)의 출력신호(XREDb)가 고전위가 되면 어드레스 비교 동작을 수행하는 어드레스 비교 블럭(202)과, 칩이 리페어된 경우 노말신호(NORMALb)를 고전위 상태로 유지하고 칩이 리페어되지 않은 경우 워드라인 액티브 명령(ACT)이 액티브되면 노말신호(NORMALb)를 저전위로 액티브시키는 바이패스부(204)와, 칩이 리페어된 경우 상기 제1 신호 발생 블럭(201)의 인에이블신호(DEN)가 고전위로 인에이블된 상태에서 상기 어드레스 비교 블럭(202)의 출력신호(XRDENb)가 저전위이면 리던던트 디코더를 인에이블시키기 위한 인에이블 신호(XRDEN)를 출력하고 상기 출력신호(XRDENb)가 고전위이면 노말 디코더를 인에이블시키기 위한 인에이블 신호(XDEN)를 출력하며 칩이 리페어된 경우 상기 바이패스부(204)의 저전위인 노말신호(NORMALb)에 의해 노말디코더를 인에이블시키기 위한 인에이블신호(XDEN)를 출력하는 제2 신호 발생 블럭(203)으로 구성한다.
상기 제2 신호 블럭(203)은 도4 의 회로도에 도시한 바와 같이, 파워온신호(PWROK)와 인에이블신호(XRDENb)를 낸딩하는 낸드게이트(NA11)와, 인에이블신호(DEN)와 상기 낸드게이트(NA1)의 출력신호를 낸딩하는 낸드게이트(NA12)와, 이 낸드게이트(NA12)의 출력신호를 반전하여 인에이블신호(XRDEN)를 출력하는 인버터(IN12)와, 상기 낸드게이트(NA11)의 출력신호를 반전시키는 인버터(IN11)와, 인에이블신호(DEN)와 상기 인버터(IN11)의 출력신호를 낸딩하는 낸드게이트(NA13)와, 이 낸드게이트(NA13)의 출력신호가 저전위이거나 바이패스부(204)의 출력신호(XDEN)가 저전위인 경우 노말 디코더를 인에이블시키기 위한 신호(XDEN)를 출력하는 낸드게이트(NA14)로 구성한다.
상기 바이패스부(204)는 도5 의 회로도에 도시한 바와 같이, 액티브명령(ACT)이 인가된 인버터(IN13)의 출력단자를 소스에 전압(Vcc)이 인가된 피모스트랜지스터(PM1)의 게이트와 소스가 접지된 엔모스트랜지스터(NM1)의 게이트에 공통 접속하고 게이트에 전압(Vcc)이 인가됨과 아울러 소스가 접지된 엔모스트랜지스터(NM2)의 드레인을 퓨즈(FUSE)를 통해 상기 모스트랜지스터(PM1)(NM1)의 드레인에 공통 접속하여 그 공통접속점을 노말신호(NORMALb)를 출력하는 인버터(IN14)의 입력단자에 접속하여 구성한다.
상기에서 엔모스트랜지스터(NM2)의 턴온량는 피모스트랜지스터(PM1)의 턴온량보다 크게 구성한다.
상기에서 칩이 리페어된 경우 퓨즈(FUSE)를 단락시키며 칩이 리페어되지 않은 경우에는 퓨즈(FUSE)의 연결 상태를 유지시킨다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.
칩이 리페어된 경우 바이패스부(204)의 퓨즈(FUSE)는 연결 상태를 유지시키게 된다.
이때, 워드라인 액티브 명령(ACT)이 액티브되면 바이패스부(204)는 인버터(IN13)의 출력신호가 저전위가 되어 피모스트랜지스터(PM1)가 턴온되어도 전압(Vcc)이 게이트에 인가된 엔모스트랜지스터(NM2)가 턴온 상태로서 상기 엔모스트랜지스터(NM2)의 턴온량이 상기 피모스트랜지스터(PM1)의 턴온량보다 크므로 인버터(IN14)의 입력단자는 저전위상태를 유지하게 된다.
이에 따라, 바이패스부(204)는 노말신호(NORMALb)를 고전위 상태로 출력되어진다.
그리고, 워드라인 액티브 명령(ACT)이 액티브되면 제1 신호 발생 블럭(201), 어드레스 비교 블럭(202) 및 제2 신호 발생 블럭(203)은 도1 의 종래 기술과 동일한 과정을 수행하여 인에이블신호(XRDEN 또는 XDEN)를 고전위로 출력함으로써 리던던트 디코더 또는 노말 디코더를 액티브시키게 된다.
단, 상기에서 노말 디코더를 액티브시키는 경우 제2 신호 발생 블럭(203)은 일측입력단자에 바이패스부(204)의 고전위신호(NORMALb)가 입력된 낸드게이트(NA4)가 낸드게이트(NA3)에서 저전위신호가 출력될 때 인에이블신호(XDEN)를 고전위로 인에이블시키게 된다.
한편, 칩이 리페어되지 않은 경우 바이패스부(204)의 퓨즈(FUSE)를 단락시키게 된다.
따라서, 바이패스부(204)는 워드라인 액티브명령(ACT)가 저전위로 디스에이블 상태인 경우 인버터(IN13)의 출력신호가 고전위로 출력되어 엔모스트랜지스터(NM1)가 턴온되어 인버터(IN14)의 입력단자가 저전위 상태임으로 상기 인버터(IN14)는 노말신호(NORMALb)를 고전위로 출력하게 된다.
이 후, 워드라인 액티브 명령(ACT)이 고전위로 인에이블되면 인버터(IN13)의 출력신호가 저전위가 되어 피모스트랜지스터(PM1)가 턴온됨으로 입력단자에 고전위신호가 인가된 인버터(IN14)는 노말신호(NORMALb)를 저전위로 출력하게 된다.
이에 따라, 제2 신호 발생 블럭(203)은 낸드게이트(204)가 바이패스부(204)로부터 저전위인 노말신호(NORMALb)를 입력받아 인에이블신호(XDEN)를 고전위로 출력함으로 노말 디코더가 액티브되어진다.
즉, 칩이 리페어되지 않은 경우 워드라인 액티브 명령(ACT)이 고전위로 인에이블되자마자 바이패스부(204)가 노말신호(NORMALb)를 저전위로 인에이블시킴에 의해 제2 신호 발생 블럭(203)에서 인에이블신호(XDEN)를 고전위로 인에이블시켜 노말 디코더를 빨리 액티브시키게 된다.
상기에서 상세히 설명한 바와 같이 본 발명은 리페어되지 않은 칩인 경우 불필요한 리던던트 경로에서 소비되는 시간을 줄여 워드라인을 빨리 인에이블시킴으로써 로우 명령이 입력된 후 칼럼 명령이 입력될 때까지의 시간 및 전체 동작 싸이클 시간을 줄일 수 있어 메모리의 성능을 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 워드라인 액티브 명령(ACT)이 인에이블되면 신호(XREDb)(DEN)를 인에이블시키는 제1 신호 발생 블럭(201)과, 이 제1 신호 발생 블럭(201)의 출력신호(XREDb)가 인에이블되면 어드레스 비교 동작을 수행하여 비교신호(XRDENb)를 출력하는 어드레스 비교 블럭(202)과, 상기 제1 신호 발생 블럭(201)의 출력신호(DEN)가 인에이블된 상태에서 상기 어드레스 비교 블럭(202)의 출력신호(XRDENb)에 따라 인에이블신호(XRDEN 또는 XDEN)를 출력하는 제2 신호 발생 블럭(203)과, 칩이 리페어되지 않은 경우 워드라인 액티브 명령(ACT)이 인에이블되면 상기 제2 신호 발생 블럭(203)에서 신호(XDEN)를 인에이블시키도록 노말신호(NORMALb)를 액티브시키는 바이패스부(204)로 구성함을 특징으로 하는 메모리 소자의 로우 액세스 제어 회로.
  2. 제1항에 있어서, 제2 신호 블럭(203)은 파워온신호(PWROK)와 인에이블신호(XRDENb)를 낸딩하는 낸드게이트(NA11)와, 인에이블신호(DEN)와 상기 낸드게이트(NA1)의 출력신호를 낸딩하는 낸드게이트(NA12)와, 이 낸드게이트(NA12)의 출력신호를 반전하여 인에이블신호(XRDEN)를 출력하는 인버터(IN12)와, 상기 낸드게이트(NA11)의 출력신호를 반전시키는 인버터(IN11)와, 인에이블신호(DEN)와 상기 인버터(IN11)의 출력신호를 낸딩하는 낸드게이트(NA13)와, 이 낸드게이트(NA13)의 출력신호가 로우이거나 바이패스부(204)의 출력신호(XDEN)가 로우인 경우 노말 디코더를 인에이블시키기 위한 신호(XDEN)를 출력하는 낸드게이트(NA14)로 구성함을 특징으로 하는 메모리 소자의 로우 액세스 제어 회로.
  3. 제1항에 있어서, 바이패스부(204)는 액티브명령(ACT)이 인가된 인버터(IN13)의 출력단자를 소스에 전압(Vcc)이 인가된 피모스트랜지스터(PM1)의 게이트와 소스가 접지된 엔모스트랜지스터(NM1)의 게이트에 공통 접속하고 게이트에 전압(Vcc)이 인가됨과 아울러 소스가 접지된 엔모스트랜지스터(NM2)의 드레인을 퓨즈(FUSE)를 통해 상기 모스트랜지스터(PM1)(NM1)의 드레인에 공통 접속하여 그 공통접속점을 노말신호(NORMALb)를 출력하는 인버터(IN14)의 입력단자에 접속하여 구성함을 특징으로 하는 메모리 소자의 로우 액세스 제어 회로.
  4. 제3항에 있어서, 엔모스트랜지스터(NM2)의 턴온량은 피모스트랜지스터(PM1)의 턴온량보다 크게 구성함을 특징으로 하는 메모리 소자의 로우 액세스 제어 회로.
  5. 제3항에 있어서, 퓨즈(FUSE)는 칩이 리페어된 경우 단락시키는 것을 특징으로 하는 메모리 소자의 로우 액세스 제어 회로.
KR1019970048160A 1997-09-23 1997-09-23 메모리 소자의 로우 액세스 제어 회로 KR100253319B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970048160A KR100253319B1 (ko) 1997-09-23 1997-09-23 메모리 소자의 로우 액세스 제어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970048160A KR100253319B1 (ko) 1997-09-23 1997-09-23 메모리 소자의 로우 액세스 제어 회로

Publications (2)

Publication Number Publication Date
KR19990026162A KR19990026162A (ko) 1999-04-15
KR100253319B1 true KR100253319B1 (ko) 2000-05-01

Family

ID=19521516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048160A KR100253319B1 (ko) 1997-09-23 1997-09-23 메모리 소자의 로우 액세스 제어 회로

Country Status (1)

Country Link
KR (1) KR100253319B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323199B1 (ko) * 1999-12-27 2002-02-19 박종섭 반도체 메모리

Also Published As

Publication number Publication date
KR19990026162A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
JP3401522B2 (ja) ヒューズ回路及び冗長デコーダ回路
KR20000067346A (ko) 리던던트 로우 대체 구조를 가지는 반도체 메모리 장치 및 그것의 로우 구동 방법
KR100253319B1 (ko) 메모리 소자의 로우 액세스 제어 회로
JP3084759B2 (ja) ダイナミックランダムアクセスメモリ装置
KR100253395B1 (ko) 로우/컬럼 선택 회로
KR950009739A (ko) 반도체 메모리 소자의 로오 리던던시 회로
JPH05243386A (ja) 半導体記憶装置
KR100244494B1 (ko) 번인전압 제어회로
KR100207532B1 (ko) 반도체 메모리장치의 로우 어드레스 체인회로
KR100334868B1 (ko) 리프레쉬커맨드의제어를받는고전압발생장치
JP2002245795A (ja) 半導体装置
KR100197988B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR0184145B1 (ko) 리던던시 회로
KR20000032852A (ko) 반도체 메모리 장치의 리던던시 테스트 회로
KR100340113B1 (ko) 반도체메모리장치
KR100266672B1 (ko) 디램의 리페어 회로
KR100323199B1 (ko) 반도체 메모리
KR100532394B1 (ko) 반도체 메모리를 위한 결함 복구 제어장치 및 방법
KR100224773B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR100197668B1 (ko) 반도체 소자의 리던던시 회로
KR100505406B1 (ko) 리페어 퓨즈 회로
KR100356803B1 (ko) 컬럼 리페어 회로
KR100290294B1 (ko) 리페어워드라인구동회로
KR970051271A (ko) 부 로오 디코더 회로
JPH03283197A (ja) 半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee