KR100290294B1 - 리페어워드라인구동회로 - Google Patents

리페어워드라인구동회로 Download PDF

Info

Publication number
KR100290294B1
KR100290294B1 KR1019970062085A KR19970062085A KR100290294B1 KR 100290294 B1 KR100290294 B1 KR 100290294B1 KR 1019970062085 A KR1019970062085 A KR 1019970062085A KR 19970062085 A KR19970062085 A KR 19970062085A KR 100290294 B1 KR100290294 B1 KR 100290294B1
Authority
KR
South Korea
Prior art keywords
word line
repair word
high potential
repair
signal
Prior art date
Application number
KR1019970062085A
Other languages
English (en)
Other versions
KR19990041491A (ko
Inventor
천기창
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019970062085A priority Critical patent/KR100290294B1/ko
Publication of KR19990041491A publication Critical patent/KR19990041491A/ko
Application granted granted Critical
Publication of KR100290294B1 publication Critical patent/KR100290294B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치의 리페어 워드라인에 관한 것으로; 어드레스 신호에 의해 선택된 리페어 워드라인에만 고전위를 인가시키고, 선택되지 않은 리페어 워드라인에는 고전위가 인가되지 않도록 하여 셀에서의 누설전류를 방지하고 리페어 워드라인을 안정화시키기 위한 리페어 워드라인 구동회로에 관한 것으로, 종래에는 각 리페어 워드라인이 고전위를 공유하므로서 선택되지 않는 리페어 워드라인에도 고전위가 인가되어 셀에서의 누설전류가 발생하고 리페어 워드라인이 안정화되지 못하는 문제점이 있었다. 본 발명은 이러한 종래의 제 문제점들을 해소시키기 위한 것으로 리페어 워드라인 구동부 내부에서 만들어지는 내부신호를 동시에 수신하는 고전위 발생부에 의해 리페어 워드라인을 구동하는 리페어 워드라인 구동부에만 선택적으로 고전위를 인가할 수 있도록 구성하므로서 리페어 워드라인을 안정화시키고 고 효율의 리페어 워드라인을 구동시킨 것이다.

Description

리페어 워드라인 구동회로
본 발명은 반도체 메모리 장치의 리페어 워드라인에 관한 것으로, 특히 선택된 리페어 워드라인에만 고전위를 인가시키고, 선택되지 않은 리페어 워드라인에는 고전위가 인가되지 않도록 하므로써 리페어 워드라인을 안정화시키기 위한 리페어 워드라인 구동회로에 관한 것이다.
일반적으로 종래의 리페어 워드라인 인에이블 장치는 도 1에 도시된 바와 같이, 리페어 워드라인 인에이블 신호에 의해 리페어 워드라인 구동신호를 출력하는 다수개의 리페어 워드라인 구동부와, 상기 리페어 워드라인 구동부로 동시에 고전위를 인가할 수 있도록 하나의 고전위 발생부에서 출력되는 고전위를 각 리페어 워드라인 구동부가 공유할 수 있도록 구성되어 있다.
도 1은 4개의 리페어 워드라인 구동부만을 제시한 것으로, 리페어 워드라인 인에이블 신호(/nrd0)를 수신하여 리페어 워드라인 0을 선택하는 리페어 워드라인 구동신호(rwl0)를 출력하는 리페어 워드라인 구동부(20)와, 리페어 워드라인 인에이블 신호(/nrd1)를 수신하여 리페어 워드라인 1을 선택하는 리페어 워드라인 구동신호((rwl1)를 출력하는 리페어 워드라인 구동부(22)와, 리페어 워드라인 인에이블 신호(/nrd2)를 수신하여 리페어 워드라인 2을 선택하는 리페어 워드라인 구동신호(rwl2)를 출력하는 리페어 워드라인 구동부(24)와, 리페어 워드라인 인에이블 신호(/nrd3)를 수신하여 리페어 워드라인 3을 선택하는 리페어 워드라인 구동신호(rwl3)를 출력하는 리페어 워드라인 구동부(26)와, 상기 4개의 리페어 워드라인 구동부(20, 22, 24, 26)로 동시에 고전위를 인가시키는 고전위 발생부(10)로 구성된다.
도 2는 상기 도 1에 도시된 리페어 워드라인 구동부(20, 22, 24, 26)에 대한 상세회로도를 나타낸 것으로, 리페어 워드라인 인에이블 신호와 리페어 워드라인 구동신호를 일반화시켜 각각 /nrd, rwl로 표기한 것 외에는 각 리페어 워드라인 구동부는 상기 도 2와 같이 동일한 회로이다.
그 구성을 살펴보면, 수신되는 리페어 워드라인 인에이블 신호(/nrd)를 반전시키는 제1 인버터(IV1)와, 게이트가 전원전압 단자(Vcc)에 연결되고 상기 제1 인버터(IV1) 출력단에 일측 단자가 연결된 제1 엔모스형 트랜지스터(MN1)와, 게이트가 상기 제1 엔모스형 트랜지스터(MN1) 타측 단자에 연결되고 고전위(xr) 입력단자와 리페어 워드라인 구동신호(rwl) 출력단 사이에 연결된 제2 엔모스형 트랜지스터(MN2)와, 입력단자가 상기 제1 인버터(IV1) 출력단에 연결된 제2 인버터(IV2)와, 게이트가 상기 제2 인버터(IV2) 출력단에 연결되고 상기 리페어 워드라인 구동신호(rwl) 출력단과 접지전압(Vss) 단자 사이에 연결된 제3 엔모스형 트랜지스터(MN3)로 구성된다.
도 3은 상기 도 1에 도시된 고전위 구동부(10)에 대한 상세회로도를 나타낸 것으로, 전원전압(Vcc)과 노멀 워드라인 디스에이블 신호(nrd)를 수신하는 제1 낸드 게이트(ND1)와, 상기 제1 낸드 게이트(ND1) 출력신호와 고전위 디스에이블 신호(/phibse)를 수신하는 제1 노아 게이트(NR1)와, 상기 제1 노아 게이트(NR1) 출력신호를 반전하는 제3 인버터(IV3)와, 상기 제3 인버터(IV3) 출력신호를 반전하는 제4 인버터(IV4)와, 게이트가 전원전압(Vcc) 단자에 연결되고 일측 단자가 상기 제4 인버터(IV4) 출력단에 연결되는 제4 엔모스형 트랜지스터(MN4)와, 게이트가 상기 제4 엔모스형 트랜지스터(MN4) 타측단자에 연결되고 고전위 입력단자(phibs)와 고전위(xr) 출력단자 사이에 연결되는 제5 엔모스형 트랜지스터(MN5)와, 게이트가 상기 제3 인버터(IV3) 출력단에 연결되고 상기 고전위(xr) 출력단과 접지전압(Vss) 단자 사이에 연결되는 제6 엔모스형 트랜지스터(MN6)로 구성된다.
이하에서는 이러한 구성으로 이루어진 종래의 리페어 워드라인 구동회로에 대한 동작관계 및 이러한 구성으로 인하여 발생되는 문제점을 상기 도 1의 전체 개념도를 통해 살펴보기로 한다.
노멀 워드라인 0에 어떤 결함이 발생되어 리페어 워드라인 0을 인에이블시키는 경우를 예로들기로 한다.
이때 도 1의 각 리페어 워드라인 구동부는 상기 도 2의 회로가 들어가며, 입출력신호는 각각 해당 신호가 입출력된다.
도 1의 고전위 발생부는 상기 도 3의 회로가 들어간다.
리페어 워드라인 0을 인에이블시키는 경우에는 리페어 워드라인 인에이블 신호 /nrd0은 ″로우″, 나머지 리페어 워드라인 인에이블 신호들(/nrd1, /nrd2, /nrd3)은 ″하이″ 레벨을 갖으며, 이때 노멀 워드라인 디스에이블 신호(nrd)는 ″하이″가 되어 정상 워드라인을 디스에이블 시키고, 고전위 디스에이블 신호(/phibse)는 ″로우″가 되어 고전위를 발생할 수 있는 상태로 전환된다.
상기와 같은 조건에서, 각 리페어 워드라인 구동부로 해당 리페어 워드라인 인에이블 신호가 입력되고 고전위 발생부로 노멀 워드라인 디스에이블 신호와 고전위 디스에이블 신호가 인가되면, 리페어 워드라인 0을 구동하는 리페어 워드라인 구동부(20)의 제2 엔모스형 트랜지스터는 턴온되어 리페어 워드라인 0을 구동하는 리페어 워드라인 구동신호 rwl0을 ″하이″ 레벨로 만든다.
반면에, 리페어 워드라인 1 내지 리페어 워드라인 3을 구동하는 리페어 워드라인 구동부들(22, 24, 26)의 제3 엔모스형 트랜지스터가 각각 턴온되어 리페어 워드라인 1 내지 리페어 워드라인 3을 선택하는 리페어 워드라인 구동신호 rwl1 내지 rwl3을 ″로우″ 레벨로 만든다.
한편, 상기와 같은 동작을 하는 리페어 워드라인 구동부로 고전위를 인가시키는 고전위 발생부에서 일어나는 동작을 살펴보면, ″하이″의 노멀 워드라인 디스에이블 신호와 ″로우″의 고전위 디스에이블 신호에 의해 제3 인버터 출력단에는 ″로우″ 레벨의 전위가 출력되고, 따라서 제5 엔모스형 트랜지스터가 턴온되어 고전위 xr를 출력하게 된다.
따라서, 고전위 발생부에서 출력되는 고전위(xr)는 4개의 리페어 워드라인 구동부 고전위 입력단자로 동시에 인가된다.
이는 리페어 워드라인을 구동시키지 않는 나머지 3개의 리페어 워드라인 구동부의 턴오프되어 있는 제2 엔모스형 트랜지스터 드레인 단자로 인가되어 스트레스를 가하게 된다.
이와같이 선택되지 않는 리페어 워드라인 구동부에 고전위가 인가되는 경우, 외부로부터 노이즈 또는 제어신호의 타이밍 미스매칭(Timing Mismatching)에 의해 제2 엔모스형 트랜지스터 게이트 단자가 낮은 전위로 인에이블 되면 턴온된 제2 엔모스형 트랜지스터를 통해 고전위가 선택되지 않는 리페어 워드라인으로 전달되고 이는 결국 셀에서의 누설전류를 발생시키며 이로 인해 리페어 워드라인은 전체적으로 불안정하게 되는 문제점이 발생된다.
이에 본 발명은 상기한 바와 같은 종래의 제 문제점들을 해소시키기 위하여 창안된 것으로 다수개의 리페어 워드라인중 선택된 리페어 워드라인을 구동시키는 리페어 워드라인 구동부에만 고전위를 인가시켜 셀에서의 누설전류를 방지하고 리페어 워드라인을 안정화시키기 위한 리페어 워드라인 구동회로를 제공함에 그 목적이 있다.
도 1은 종래기술에 따른 일반적인 리페어 워드라인 구동 개념도.
도 2는 상기 도 1의 리페어 워드라인 구동부에 대한 한 예를 나타낸 회로도.
도 3은 종래기술에 따른 고전위 발생부에 대한 한 예를 나타낸 회로도.
도 4는 본 발명의 일 실시예에 따른 리페어 워드라인 구동 개념도.
도 5는 상기 도 4의 리페어 워드라인 구동부에 대한 상세회로도.
도 6은 본 발명의 일 실시예에 따른 고전위 발생부에 대한 상세회로도.
〈도면의주요부분에대한부호의설명〉
10, 100 : 고전위 발생부
20, 22, 24, 26, 200, 220, 240, 260 : 리페어 워드라인 구동부
120 : 고전위 제어부
140 : 제0 고전위 구동부
160 : 제1 고전위 구동부
180 : 제2 고전위 구동부
190 : 제3 고전위 구동부
/nrd, /nrd0∼/nrd3 : 리페어 워드라인 인에이블 신호
rwl, rwl0∼rwl3 : 리페어 워드라인 구동신호
nrd : 노멀 워드라인 디스에이블 신호
/phibse : 고전위 디스에이블 신호
A∼D : 리페어 워드라인 인에이블 신호에 의해 만들어지는 내부신호
phibs, xr : 고전위
ND1, ND2 : 낸드 게이트
NR1, NR2 : 노아 게이트
상기한 바와 같은 목적을 달성하기 위한 본 발명의 리페어 워드라인 구동회로는 리페어 워드라인 인에이블 신호를 수신하는 다수개의 리페어 워드라인 구동부에 고전위를 인가하는 고전위 발생부를 포함하는 리페어 워드라인 구동회로에 있어서,
상기 리페어 워드라인 인에이블 신호에 의해 만들어지는 소정노드의 내부신호를 각각 상기 고전위 발생부로 동시에 송신하는 리페어 워드라인 구동부와,
상기 소정노드의 내부신호를 동시에 수신하여 상기 리페어 워드라인 인에이블 신호에 의해 인에이블된 리페어 워드라인 구동부에만 선택적으로 고전위를 인가시키는 고전위 발생부를 포함하여 구성함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명의 일 실시예를 상세히 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 리페어 워드라인 구동회로에 대한 개념도를 나타낸 것으로, 리페어 워드라인 인에이블 신호에 의해 리페어 워드라인 구동신호를 출력하는 다수개의 리페어 워드라인 구동부와, 상기 각 리페어 워드라인 구동부에서 동시에 송신하는 내부신호들을 수신하여 선택적으로 상기 각 리페어 워드라인 구동부로 고전위를 출력하는 고전위 발생부로 이루어진다.
상기 도 4에서는 4개의 리페어 워드라인 구동부만을 예로든 것으로 이를 좀더 구체적으로 살펴보면, 리페어 워드라인 인에이블 신호(/nrd0)를 수신하여 리페어 워드라인 0을 선택하는 리페어 워드라인 구동신호(rwl0)를 출력하는 리페어 워드라인 구동부(200)와, 리페어 워드라인 인에이블 신호(/nrd1)를 수신하여 리페어 워드라인 1을 선택하는 리페어 워드라인 구동신호((rwl1)를 출력하는 리페어 워드라인 구동부(220)와, 리페어 워드라인 인에이블 신호(/nrd2)를 수신하여 리페어 워드라인 2을 선택하는 리페어 워드라인 구동신호(rwl2)를 출력하는 리페어 워드라인 구동부(240)와, 리페어 워드라인 인에이블 신호(/nrd3)를 수신하여 리페어 워드라인 3을 선택하는 리페어 워드라인 구동신호(rwl3)를 출력하는 리페어 워드라인 구동부(260)와, 상기 4개의 리페어 워드라인 구동부(200, 220, 240, 260)로부터 각각 송신되는 내부신호(A, B, C, D)들을 동시에 수신하여 리페어 워드라인을 구동하는 리페어 워드라인 구동부에만 선택적으로 고전위를 인가시키는 고전위 발생부(100)를 포함하여 구성한다.
도 5는 상기 도 4에 도시된 리페어 워드라인 구동부(200, 220, 240, 260)에 대한 상세회로도를 나타낸 것으로, 리페어 워드라인 인에이블 신호와 리페어 워드라인 구동신호를 일반화시켜 각각 /nrd, rwl로 표기한 것 외에는 각 리페어 워드라인 구동부는 상기 도 5와 같이 동일한 회로이다.
그 구성을 살펴보면, 수신되는 리페어 워드라인 인에이블 신호(/nrd)를 반전시키는 제5 인버터(IV5)와, 게이트가 전원전압 단자(Vcc)에 연결되고 상기 제5 인버터(IV5) 출력단에 일측 단자가 연결된 제7 엔모스형 트랜지스터(MN7)와, 게이트가 상기 제7 엔모스형 트랜지스터(MN7) 타측 단자에 연결되고 고전위(xr) 입력단자와 리페어 워드라인 구동신호(rwl) 출력단 사이에 연결된 제8 엔모스형 트랜지스터(MN8)와, 입력단자가 상기 제5 인버터(IV5) 출력단에 연결된 제6 인버터(IV6)와, 게이트가 상기 제6 인버터(IV6) 출력단에 연결되고 상기 리페어 워드라인 구동신호(rwl) 출력단과 접지전압(Vss) 단자 사이에 연결된 제9 엔모스형 트랜지스터(MN9)로 구성된다.
여기서, 상기 제5 인버터(IV5) 출력단에 표기된 A∼D는 상기 고전위 발생부로 송신되는 내부신호를 나타낸 것으로, 상기 제5 인버터(IV5) 출력단은 후술하는 고전위 발생부의 해당 모스 트랜지스터 게이트 단자에 연결된다.
도 6은 상기 도 4의 고전위 발생부에 대한 상세회로도를 나타낸 것으로, 그 구성을 살펴보면, 전원전압과 노멀 워드라인 디스에이블 신호 및 고전위 디스에이블 신호를 수신하여 고전위 구동부의 구동여부를 결정하는 신호를 출력하는 고전위 제어부(120)와, 상기 고전위 제어부(120)의 출력신호를 수신하고 상기 리페어 워드라인 구동부(200)에서 송신되는 내부신호(A)에 의해 턴온되어 고전위 xr0을 출력하는 제0 고전위 구동부(140)와,
상기 고전위 제어부(120)의 출력신호를 수신하고 상기 리페어 워드라인 구동부(220)에서 송신되는 내부신호(B)에 의해 턴온되어 고전위 xr1을 출력하는 제1 고전위 구동부(160)와,
상기 고전위 제어부(120)의 출력신호를 수신하고 상기 리페어 워드라인 구동부(240)에서 송신되는 내부신호(C)에 의해 턴온되어 고전위 xr2을 출력하는 제2 고전위 구동부(180)와,
상기 고전위 제어부(120)의 출력신호를 수신하고 상기 리페어 워드라인 구동부(260)에서 송신되는 내부신호(D)에 의해 턴온되어 고전위 xr3을 출력하는 제3 고전위 구동부(190)로 구성된다.
상기 고전위 제어부(120)는 전원전압(Vcc)과 노멀 워드라인 디스에이블 신호(nrd)를 수신하는 제2 낸드 게이트(ND2)와, 상기 제2 낸드 게이트(ND2) 출력신호와 고전위 디스에이블 신호(/phibse)를 수신하는 제2 노아 게이트(NR2)와, 입력단자가 상기 제2 노아 게이트(NR2) 출력단에 연결된 제7 인버터(IV7)로 구성된다.
상기 제0 고전위 구동부(140)는 입력단자가 상기 제7 인버터(IV7) 출력단에 연결된 제8 인버터(IV8)와, 게이트로 상기 내부신호 A가 인가되고 일측 단자가 상기 제8 인버터(IV8) 출력단에 연결된 제10 엔모스형 트랜지스터(MN10)와, 게이트가 상기 제10 엔모스형 트랜지스터(MN10) 타측 단자에 연결되고 고전위 입력단자(phibs)와 고전위 xr0 출력단자 사이에 연결된 제11 엔모스형 트랜지스터(MN11)와, 게이트가 상기 제7 인버터(IV7) 출력단에 연결되고 상기 고전위 xr0 출력단과 접지전압(Vss) 단자 사이에 연결된 제12 엔모스형 트랜지스터(MN12)로 구성된다.
상기 제1 고전위 구동부(160)는 입력단자가 상기 제7 인버터(IV7) 출력단에 연결된 제9 인버터(IV9)와, 게이트로 상기 내부신호 B가 인가되고 일측 단자가 상기 제9 인버터(IV9) 출력단에 연결된 제13 엔모스형 트랜지스터(MN13)와, 게이트가 상기 제13 엔모스형 트랜지스터(MN13) 타측 단자에 연결되고 고전위 입력단자(phibs)와 고전위 xr1 출력단자 사이에 연결된 제14 엔모스형 트랜지스터(MN14)와, 게이트가 상기 제7 인버터(IV7) 출력단에 연결되고 상기 고전위 xr0 출력단과 접지전압(Vss) 단자 사이에 연결된 제15 엔모스형 트랜지스터(MN15)로 구성된다.
상기 제2 고전위 구동부(180)는 입력단자가 상기 제7 인버터(IV7) 출력단에 연결된 제10 인버터(IV10)와, 게이트로 상기 내부신호 C가 인가되고 일측 단자가 상기 제10 인버터(IV10) 출력단에 연결된 제16 엔모스형 트랜지스터(MN16)와, 게이트가 상기 제16 엔모스형 트랜지스터(MN16) 타측 단자에 연결되고 고전위 입력단자(phibs)와 고전위 xr2 출력단자 사이에 연결된 제17 엔모스형 트랜지스터(MN17)와, 게이트가 상기 제7 인버터(IV7) 출력단에 연결되고 상기 고전위 xr2 출력단과 접지전압(Vss) 단자 사이에 연결된 제18 엔모스형 트랜지스터(MN18)로 구성된다.
상기 제3 고전위 구동부(190)는 입력단자가 상기 제7 인버터(IV7) 출력단에 연결된 제11 인버터(IV11)와, 게이트로 상기 내부신호 D가 인가되고 일측 단자가 상기 제11 인버터(IV11) 출력단에 연결된 제19 엔모스형 트랜지스터(MN19)와, 게이트가 상기 제19 엔모스형 트랜지스터(MN19) 타측 단자에 연결되고 고전위 입력단자(phibs)와 고전위 xr3 출력단자 사이에 연결된 제20 엔모스형 트랜지스터(MN20)와, 게이트가 상기 제7 인버터(IV7) 출력단에 연결되고 상기 고전위 xr3 출력단과 접지전압(Vss) 단자 사이에 연결된 제21 엔모스형 트랜지스터(MN21)로 구성된다.
이하에서는 이러한 구성으로 이루어진 본 발명의 일 실시예에 따른 리페어 워드라인 구동회로에 대한 동작관계를 상기 도 4를 통해 종래의 구동회로와 비교하여 어떻게 셀에서의 누설전류를 제거하고 리페어 워드라인을 안정화시키는지를 제시하기로 한다.
노멀 워드라인 0에 어떤 결함이 발생되어 리페어 워드라인 0을 인에이블시키는 경우를 예로들기로 한다.
이때 도 4의 각 리페어 워드라인 구동부는 상기 도 5의 회로가 들어가며, 입출력신호는 각각 해당 신호가 입출력된다.
도 4의 고전위 발생부는 상기 도 6의 회로가 들어간다.
리페어 워드라인 0을 인에이블시키는 경우에는 리페어 워드라인 인에이블 신호 /nrd0은 ″로우″, 나머지 리페어 워드라인 인에이블 신호들(/nrd1, /nrd2, /nrd3)은 ″하이″ 레벨을 갖으며, 이때 노멀 워드라인 디스에이블 신호(nrd)는 ″하이″가 되어 정상 워드라인을 디스에이블 시키고, 고전위 디스에이블 신호(/phibse)는 ″로우″가 되어 고전위를 발생할 수 있는 상태로 전환된다.
상기와 같은 조건에서, 각 리페어 워드라인 구동부로 해당 리페어 워드라인 인에이블 신호가 입력되고 고전위 발생부로 노멀 워드라인 디스에이블 신호와 고전위 디스에이블 신호가 인가되면, 리페어 워드라인 0을 구동하는 리페어 워드라인 구동부(200)의 제8 엔모스형 트랜지스터는 턴온되어 리페어 워드라인 0을 구동하는 리페어 워드라인 구동신호 rwl0을 ″하이″ 레벨로 만든다.
반면에, 리페어 워드라인 1 내지 리페어 워드라인 3을 구동하는 리페어 워드라인 구동부들(220, 240, 260)의 제9 엔모스형 트랜지스터가 각각 턴온되어 리페어 워드라인 1 내지 리페어 워드라인 3을 선택하는 리페어 워드라인 구동신호 rwl1 내지 rwl3을 ″로우″ 레벨로 만든다.
한편, 상기와 같은 동작을 하는 리페어 워드라인 구동부로 고전위를 인가시키는 고전위 발생부(100)에서 일어나는 동작을 살펴보면, ″하이″의 노멀 워드라인 디스에이블 신호(nrd)와 ″로우″의 고전위 디스에이블 신호(/phibse)에 의해 고전위 제어부(120)의 출력단인 제7 인버터(IV7) 출력단에는 ″로우″ 레벨의 전위가 출력되고, 이 ″로우″ 신호는 제0, 제1, 제2, 제3 고전위 구동부(140, 160, 180, 190)로 입력된다.
한편, /nrd0이 ″로우″, /nrd1 내지 /nrd3이 ″하이″이므로 내부신호 A는 ″하이″, 내부신호 B 내지 D는 ″로우″ 레벨 상태에 있으므로 제0 고전위 구동부(140)의 제10 엔모스형 트랜지스터(MN10)는 턴온되고, 제1 고전위 구동부(160) 내지 제3 고전위 구동부(190)내의 제13, 제16, 제19 엔모스형 트랜지스터(MN13, MN16, MN19)는 턴오프된다.
따라서, 상기 고전위 제어부(120)의 출력단인 제7 인버터(IV7) 출력단의 ″로우″ 신호에 의해 제11 엔모스형 트랜지스터(MN11)는 턴온되고 고전위 xro를 리페어 워드라인 구동부(200)로 인가시킨다.
반면에, 제1 고전위 구동부(160) 내지 제3 고전위 구동부(190)내의 제14, 제17, 20 엔모스형 트랜지스터(MN14, MN17, MN20)는 턴오프되므로 고전위 xr1 내지 xr3은 출력되지 않고 제1 내지 제3 고전위 구동부는 ″하이 임피던스″ 상태로 들어가게 된다.
결국, 고전위 발생부에서 출력되는 고전위는 선택된 1개의 리페어 워드라인 구동부 고전위 입력단자로 인가되고 나머지 3개의 리페어 워드라인 구동부 고전위 입력단자에는 해당 고전위가 인가되지 않는다.
이는 리페어 워드라인을 구동시키지 않는 나머지 3개의 리페어 워드라인 구동부의 턴오프되어 있는 제8 엔모스형 트랜지스터(MN8) 드레인 단자에 스트레스(Stress)를 가하지 않게 된다.
이와같이 선택되지 않는 리페어 워드라인 구동부에 고전위가 인가되는 것을 방지하므로 외부로부터 노이즈 또는 제어신호의 타이밍 미스매칭(Timing Mismatching)에 의해 게이트 단자가 낮은 전위로 인에이블되어 턴온되더라도 모스 트랜지스터를 통해 고전위가 선택되지 않는 리페어 워드라인으로 전달되지 않으므로 결국 셀에서의 누설전류를 방지하고, 리페어 워드라인을 전체적으로 안정화시킨다.
이상에서 설명한 바와 같이, 본 발명은 선택된 리페어 워드라인을 구동하는 리페어 워드라인 구동부에만 고전위를 인가시켜 전체적인 리페어 워드라인이 안정화되며 셀에서의 누설전류를 방지하는 효과가 있다.
본 발명은 모든 반도체 메모리 소자에 적용가능하다.
아울러, 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (3)

  1. 각각에 할당된 리페어 워드 라인 인에이블 신호를 입력받아, 각각에 연결된 리페어 워드 라인을 구동하는 다수 개의 리페어 워드라인 구동부와, 노멀 워드라인 디스에이블 신호 및 고전위 디스에이블 신호를 수신하여, 고전위 구동부 제어 신호를 출력하는 고전위 제어부와, 그 각각이 상기 다수 개의 리페어 워드라인 구동부 각각에 할당된, 다수 개의 고전위 구동부를 포함하되,
    상기 다수 개의 리페어 워드라인 구동부 각각이, 상기 다수 개의 고전위 구동부 중, 각각에 할당된 고전위 구동부로, 각각에 입력되는 상기 리페어 워드 라인 인에이블 신호에 따른 고전위 인가 제어 신호를 전송하면, 상기 다수 개의 고전위 구동부 각각은 상기 고전위 구동부 제어 신호 및 각각에 입력되는 상기 고전위 인가 제어 신호에 응답하여, 고전위 및 접지전읍을 선택적으로 스위칭하여 출력하며, 상기 다수 개의 리페어 워드 라인 구동부 각각은 상기 다수 개의 고전위 구동부 중, 각각에 할당된 고전위 구동부의 출력을 인가 받아, 각각에 연결된 리페어 워드라인을 구동하는 것을 특징으로 하는 리페어 워드 라인 구동 회로.
    상기 소정노드의 내부신호를 동시에 수신하여 상기 리페어 워드라인 인에이블 신호에 의해 인에이블된 리페어 워드라인 구동부에만 선택적으로 고전위를 인가시키는 고전위 발생부를 포함하여 구성하여 안정적으로 리페어 워드라인을 구동시키는 것을 특징으로 하는 리페어 워드라인 구동회로.
  2. 제 1 항에 있어서,
    상기 고전위 제어부는 다수개의 논리 게이트를 사용하여 구성함을 특징으로 하는 리페어 워드라인 구동회로.
  3. 제 1 항에 있어서,
    상기 다수 개의 고전위 구동부 각각은 인버터와 모스 트랜지스터를 사용하여 구성되며, 상기 고전위 인가 제어 신호를 입력받아, 이에 따라, 고전위를 발생할 수 있도록 구성함을 특징으로 하는 리페어 워드라인 구동회로.
KR1019970062085A 1997-11-21 1997-11-21 리페어워드라인구동회로 KR100290294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970062085A KR100290294B1 (ko) 1997-11-21 1997-11-21 리페어워드라인구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970062085A KR100290294B1 (ko) 1997-11-21 1997-11-21 리페어워드라인구동회로

Publications (2)

Publication Number Publication Date
KR19990041491A KR19990041491A (ko) 1999-06-15
KR100290294B1 true KR100290294B1 (ko) 2001-05-15

Family

ID=37517860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062085A KR100290294B1 (ko) 1997-11-21 1997-11-21 리페어워드라인구동회로

Country Status (1)

Country Link
KR (1) KR100290294B1 (ko)

Also Published As

Publication number Publication date
KR19990041491A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US5933382A (en) Semiconductor memory device including a redundant memory cell circuit which can reduce a peak current generated in a redundant fuse box
US5940343A (en) Memory sub-word line driver operated by unboosted voltage
JP3978591B2 (ja) 半導体メモリ装置のカラムリペア回路及びカラムリペア方法
KR100290294B1 (ko) 리페어워드라인구동회로
KR100320683B1 (ko) 스탠바이 전류불량 구제기능을 가지는 반도체 메모리 장치
KR100460073B1 (ko) 반도체메모리의번-인모드제어회로
KR100253395B1 (ko) 로우/컬럼 선택 회로
KR0173933B1 (ko) 반도체 메모리 장치의 로우 리던던시 회로
KR20000026318A (ko) 리페어 장치
US5926421A (en) Semiconductor memory devices with spare column decoder
KR100254473B1 (ko) 로오 디코더 회로
KR100546175B1 (ko) 로오 리페어장치
KR100235945B1 (ko) 반도체 메모리 장치의 컬럼 리던던트 회로
KR100224773B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR950000428B1 (ko) 메모리 소자의 리던던시 회로
KR970051271A (ko) 부 로오 디코더 회로
KR100526455B1 (ko) 리던던시 인에이블 회로를 포함하는 반도체장치
KR100245086B1 (ko) 반도체 메모리 소자의 리던던시 장치 및 그 제어 방법
KR20000032852A (ko) 반도체 메모리 장치의 리던던시 테스트 회로
KR100454632B1 (ko) 반도체소자의워드라인리페어장치
KR100197988B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR100499624B1 (ko) 반도체 메모리 소자의 볼티지 제너레이터(voltage generator)테스트 장치
JPH05166394A (ja) 半導体集積回路
KR19980015637A (ko) 반도체 메모리 장치
KR100616491B1 (ko) 반도체메모리소자의 컬럼리던던시회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee