KR100253395B1

KR100253395B1 - 로우/컬럼 선택 회로

Info

Publication number: KR100253395B1
Application number: KR1019970076821A
Authority: KR
Inventors: 정웅식
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-12-29
Filing date: 1997-12-29
Publication date: 2000-05-01
Also published as: KR19990056803A

Abstract

본 발명은 로우/컬럼 선택 회로에 관한 것으로 특히, 하나의 퓨즈를 이용하여 로우 또는 컬럼 페일시 리던던트 워드라인 또는 리던던트 컬럼라인을 선택할 수 있도록 함으로써 어느 한 쪽의 집중적인 페일 발생시에도 다른 한쪽의퓨즈를 이용할 수 있도록 하여 전체적인 리페어 양품율(yield)을 향상시키도록 함을 목적으로 한다. 이러한 목적의 본 발명은 리페어 여부를 선택하는 리던던시 선택부(210)와, 이 리던던시 선택부(210)의 출력 신호를 입력으로 퓨즈 커팅 여부에 따른 신호와 입력 어드레스(ADD0∼ADD6)를 비교하는 퓨즈 롬(221∼227)과, 리페어시 로우 또는 컬럼 선택 여부를 결정하는 로우/컬럼 선택부(240)와, 이 로우/컬럼 선택부(240)의 퓨즈 커팅에 따라 로우 또는 컬럼중 하나는 노말 모드로 동작시키기 위한 신호를 출력하고 로우 또는 컬럼중 다른 하나는 상기 퓨즈 롬(221∼227)의 출력 신호(FUSEAX0∼FUSEAX6)를 논리 연산함에 의해 노말 모드 또는 리던던시 모드로 동작시키기 위한 신호를 출력하는 경로 선택부(230)로 구성함을 특징으로 한다.

Description

로우/컬럼 선택 회로

본 발명은 반도체 메모리 소자에 관한 것으로 특히, 리페어 회로에 있어서 로우/컬럼 선택 회로에 관한 것이다.

도1 은 종래의 로우/컬럼 선택 회로도로서 이에 도시된 바와 같이, 리페어(repair) 여부에 따라 퓨즈(114)의 커팅 여부가 결정되며 신호(PWRUPb)(FUSE)를 출력하는 리던던시 선택부(110)와, 내부의 퓨즈의 커팅 여부가 결정되며 상기 신호(PWRUPb)에 의한 신호와 어드레스(ADD0∼ADD6)를 각기 비교하는 퓨즈 롬(121∼126)과, 이 퓨즈 롬(121∼126)의 출력 신호(FUSEAX0∼FUSEAX6)와 상기 리던던시 선택부(110)의 출력신호(FUSE)를 논리 조합하여 로우 선택을 위한 신호(RDEN)를 출력하는 경로 선택부(130)으로 구성된다.

상기 리던던시 선택부(110)는 파워업신호(PWRUP)가 인가된 인버터(111)의 출력단자를 소스에 전원 전압이 인가된 피모스 트랜지스터(112)의 게이트에 접속하고 그 피모스 트랜지스터(112)와 병렬 접속된 피모스 트랜지스터(113)의 게이트에 출력 단자가 접속된 인버터(115)의 입력 단자를 상기 피모스 트랜지스터(112)(113)의 드레인에 공통 접속하여 그 공통 접속점을 퓨즈(114)를 통해 접지함과 동시에 퓨즈 신호(FUSE)를 발생시키고 상기 인버터(111)(115)의 출력 단자에 입력단자에 접속된 노아 게이트(116)의 출력 단자를 인버터(117)을 통해 퓨즈 롬(121∼117)의 입력 단자(PWRUPb)에 공통 접속하여 리페어 여부에 따라 상기 퓨즈(114)의 커팅 여부가 결정되도록 구성된다.

상기 퓨즈 롬(121∼126)은 리페어시 내부 퓨즈의 커팅 여부가 결정되며 리던던시 선택부(110)의 출력 신호(PWRUPb)에 의한 퓨즈 커팅 여부에 따른 신호와 어드레스(ADD0∼ADD6)를 각기 비교하는 동작을 수행하도록 구성된다.

상기 경로 선택부(130)는 퓨즈 롬(125∼127)의 출력 신호(FUSEAX4∼FUSEAX6)를 낸딩하는 낸드 게이트(131)와, 퓨즈 롬(122∼124)의 출력 신호(FUSEAX1∼FUSEAX4)를 낸딩하는 낸드 게이트(132)와, 상기 낸드 게이트(132)의 출력 신호를 노아링하는 노아 게이트(133)와, 리던던시 선택부(110)의 출력신호(FUSE)와 퓨즈 롬(121)의 출력 신호(FUSEAX0)를 낸딩하는 낸드 게이트(134)와, 이 낸드 게이트(134)의 출력 신호를 반전하는 인버터(135)와, 이 인버터(135)의 출력 신호와 상기 노아 게이트(133)의 출력 신호를 낸딩하여 로우 선택을 위한 신호(RDEN)를 출력하는 낸드 게이트(136)로 구성된다.

이와같은 종래 회로의 동작 과정을 설명하면 다음과 같다.

먼저, 로우 라인에 대해 설명하면, 칩 리페어를 하지 않는 경우 리던던시 선택부(110)에서 퓨즈(114)를 커팅하지 않는다.

이때, 리던던시 선택부(110)는 파워 업 신호(PWRUP)의 상관없이 퓨즈 신호(FUSE)가 로우 상태를 유지한다.

따라서, 경로 선택부(130)는 낸드 게이트(134)의 출력 신호가 하이가 되어 인버터(135)에서 로우로 반전됨으로 낸드 게이트(136)의 출력 신호(RDEN)가 하이 상태를 유지하여 항상 노말 경로로 동작한다.

만일, 칩 리페어가 필요한 경우 리던던시 선택부(110)에서 퓨즈(114)를 커팅하며 파워업 신호(PWRUP)가 액티브되어 인버터(111)에서 로우로 반전되면 피모스 트랜지스터(112)가 턴온되어 퓨즈 신호(FUSE)는 하이가 되고 그 하이인 퓨즈 신호(FUSE)가 인버터(115)에서 로우로 반전되어 피모스 트랜지스터(113)의 게이트에 인가된다.

이때, 피모스 트랜지스터(112)(113)의 턴온에 의해 퓨즈 신호(FUSE)가 하이 상태를 유지하여 인버터(115)의 출력 신호가 로우 상태를 유지함으로 인버터(111)(115)의 로우인 출력 신호를 입력받은 노아 게이트(116)의 출력 신호가 하이가 되고 그 하이 신호는 인버터(117)에서 로우로 반전되어 퓨즈 롬(121∼127)의 입력 단자(PWRUPb)로 인가된다.

그리고, 퓨즈 롬(121∼127)은 내부 퓨즈의 커팅 여부가 결정되는데, 그 내부 퓨즈의 커팅 상태에 따른 신호신호와 어드레스(ADD0∼ADD6)를 비교하여 그 비교 결과를 경로 선택부(130)에 출력한다.

이때, 경로 선택부(130)는 퓨즈 롬(121∼127)의 출력 신호(FUSEAX0∼FUSEAX6)와 리던던시 선택부(110)의 하이인 출력 신호(FUSE)를 낸드 게이트(131)(132)(134) (136), 노아 게이트(133) 및 인버터(135)에서 논리 연산하여 로우 선택 신호(RDEN)를 출력한다.

따라서, 경로 선택부(130)는 퓨즈 롬(121∼127)에 입력되는 어드레스(ADD0∼ADD6)가 퓨즈 커팅에 따른 신호와 서로 다른 경우 로우 디코더 인에이블을 위한 출력 신호(RDEN)를 하이로 출력 하여 노말 경로로 동작시킨다.

반대로, 퓨즈 롬(121∼127)에 입력되는 어드레스(ADD0∼ADD6)와 퓨즈 커팅에 따른 신호가 동일한 경우 경로 선택부(130)의 출력 신호(RDEN)가 로우되어 노말 경로를 막고 리던던트 워드라인 드라이버 인에이블 신호(RWLDEN)가 하이가 되면서 리던던트 워드 라인이 선택된다.

한편, 컬럼 라인도 로우 라인과 동일한 동작을 수행하며 퓨즈 커팅에 따른 신호와 입력 어드레스가 서로 다른 경우에는 컬럼 선택 신호(YSELEN)가 하이가 되어 노말 경로로 동작시키며 만일, 퓨즈 커팅과 동일한 어드레스가 입력되면 리던던트 컬럼 선택 인에이블 신호(RTSELEN)가 하이가 되면서 리던던트 컬럼 라인이 선택된다.

그러나, 종래에는 로우 퓨즈는 로우 라인쪽만을 담당하고 컬럼 퓨즈는 컬럼 라인쪽만을 담당함으로 로우 라인과 컬럼 라인은 각기 할당된 퓨즈 이상의 리페어가 불가능하여 불량 처리하여야 하는 문제점이 있다.

따라서, 본 발명은 종래의 문제점을 개선하기 위하여 하나의 퓨즈를 이용하여 로우 또는 컬럼 페일시 리던던트 워드라인 또는 리던던트 컬럼라인을 선택할 수 있도록 함으로써 어느 한 쪽의 집중적인 페일 발생시에도 다른 한쪽의퓨즈를 이용할 수 있도록 하여 전체적인 리페어 양품율(yield)을 향상시키도록 창안한 로우/컬럼 선택 회로를 제공함에 목적이 있다.

도 1은 종래 기술을 보인 회로도.

도 2는 본 발명의 실시예를 보인 회로도.

* 도면의 주요부분에 대한 부호 설명 *

210 : 리던던시 선택부 221∼227 : 퓨즈 롬

230 : 경로 선택부 240 : 로우/컬럼 선택부

본 발명은 상기의 목적을 달성하기 위하여 리던던시 선택부, 복수개의 퓨즈 롬를 구비한 리페어 회로에 있어서, 리페어시 로우 또는 컬럼 선택 여부를 결정하는 로우/컬럼 선택부와, 이 로우/컬럼 선택부의 퓨즈 커팅에 따라 로우 또는 컬럼중 하나는 노말 모드로 동작시키기 위한 신호를 출력하고 로우 또는 컬럼중 다른 하나는 상기 복수개의 퓨즈 롬의 출력 신호를 논리 연산에 의해 노말 모드 또는 리던던시 모드로 동작시키기 위한 신호를 출력하는 경로 선택부를 포함하여 구성함을 특징으로 한다.

이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.

도2 는 본 발명의 실시예를 보인 블록도로서 이에 도시한 바와 같이, 종래의 도1 에 도시된 바와 동일하게 리던던시 선택부(210), 퓨즈 롬(221∼227) 및 경로 선택부(230)를 구비하고 리페어시 로우 또는 컬럼 선택 여부에 따라 퓨즈의 커팅 여부가 결정되며 파워업 신호(PWRUP)의 반전 신호가 액티브되면 상기 경로 선택부(230)의 출력 신호(YSELEN)의 레벨을 결정하는 로우/컬럼 선택부(240)를 포함하여 구성한다.

상기 경로 선택부(230)는 퓨즈 롬(225∼227)의 출력 신호(FUSEAX4∼FUSEAX6)를 낸딩하는 낸드 게이트(231)와, 퓨즈 롬(222∼224)의 출력 신호(FUSEAX1∼FUSEAX4)를 낸딩하는 낸드 게이트(232)와, 상기 낸드 게이트(232)의 출력 신호를 노아링하는 노아 게이트(233)와, 리던던시 선택부(210)의 출력신호(FUSE)와 퓨즈 롬(221)의 출력 신호(FUSEAX0)를 낸딩하는 낸드 게이트(234)와, 이 낸드 게이트(234)의 출력 신호를 반전하는 인버터(235)와, 이 인버터(235)의 출력 신호와 상기 노아 게이트(233)의 출력 신호 및 로우/컬럼 선택 신호(RCSF)를 낸딩하여 로우 선택을 위한 신호(RDEN)를 출력하는 낸드 게이트(236)와, 상기 노아 게이트(233)의 출력 신호와 로우/컬럼 선택부(240)의 출력 신호(RCSF)를 낸딩하여 컬럼 선택을 위한 신호(YSELEN)를 출력하는 낸드 게이트(237)로 구성한다.

상기 로우/컬럼 선택부(240)는 소스에 전원 전압이 인가된 피모스 트랜지스터(241)의 게이트에 리던던시 선택부(210)에서 출력된 파워업신호(PWRUP)의 반전 신호를 접속하고 그 피모스 트랜지스터(241)와 병렬 접속된 피모스 트랜지스터(242)의 게이트 및 경로 선택부(230)의 낸드 게이트(236)의 입력단자에 출력 단자가 접속된 인버터(244)의 입력 단자를 상기 피모스 트랜지스터(241)(242)의 드레인에 공통 접속하여 그 공통 접속점을 퓨즈(243)를 통해 접지함과 동시에 로우/컬럼 선택 신호(RCSF)를 발생시키도록 구성하여 리페어시 로우/컬럼 선택 여부에 따라 상기 퓨즈(243)의 커팅 여부를 결정한다.

상기에서 로우 선택시 퓨즈(243)를 커팅하지 않고 컬럼 선택시 상기 퓨즈(243)를 커팅한다.

이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.

칩에 페일(fail)이 발생하여 리페어를 하는 경우 로우 퓨즈로 사용할 것인지 또는 컬럼 퓨즈로 사용할 것인지를 로우/컬럼 선택부(240)에 구비된 퓨즈(243)의 커팅 여부에 의해 결정한다.

먼저, 로우 퓨즈로 사용하는 경우 퓨즈(243)를 커팅하지 않으므로 로우/컬럼 선택부(240)는 로우/컬럼 선택 신호(RCSF)를 로우로 출력하여 경로 선택부(230)는 낸드 게이트(237)의 출력 신호(YSELEN)가 하이 상태가 된다.

이에 따라, 컬럼 라인쪽은 노말 모드로 동작하게 된다.

이때, 리던던시 선택부(210)에서 퓨즈(214)를 커팅하며 파워업 신호(PWRUP)가 액티브되어 인버터(211)에서 로우로 반전되면 피모스 트랜지스터(212)가 턴온되어 퓨즈 신호(FUSE)는 하이가 되고 그 하이인 퓨즈 신호(FUSE)가 인버터(215)에서 로우로 반전되어 피모스 트랜지스터(213)의 게이트에 인가된다.

이에 따라, 피모스 트랜지스터(212)(213)의 턴온에 의해 퓨즈 신호(FUSE)가 하이 상태를 유지하여 인버터(215)의 출력 신호가 로우 상태를 유지함으로 인버터(211) (215)의 로우인 출력 신호를 입력받은 노아 게이트(216)의 출력 신호가 하이가 되고 그 하이 신호는 인버터(217)에서 로우로 반전되어 퓨즈 롬(221∼227)의 입력 단자(PWRUPb)로 인가된다.

그리고, 퓨즈 롬(221∼227)은 내부 퓨즈의 커팅 여부가 결정되는데, 그 퓨즈의 커팅 상태에 따른 신호신호와 어드레스(ADD0∼ADD6)를 비교하여 그 비교 결과를 경로 선택부(230)에 출력한다.

이때, 경로 선택부(230)는 퓨즈 롬(221∼227)의 출력 신호(FUSEAX0∼FUSEAX6)와 리던던시 선택부(210)의 하이인 출력 신호(FUSE)를 낸드 게이트(231)(232)(234) (236), 노아 게이트(233) 및 인버터(235)에서 논리 연산하여 로우 선택 신호(RDEN)를 출력한다.

따라서, 경로 선택부(230)는 퓨즈 롬(221∼227)에 입력되는 어드레스(ADD0∼ADD6)가 퓨즈 커팅에 따른 신호와 서로 다른 경우 낸드 게이트(236)가 로우 디코더 인에이블을 위한 출력 신호(RDEN)를 하이로 출력 하여 노말 경로로 동작시킨다.

반대로, 퓨즈 롬(221∼227)에 입력되는 어드레스(ADD0∼ADD6)와 퓨즈 커팅에 따른 신호가 동일한 경우 경로 선택부(230)의 출력 신호(RDEN)가 로우되어 노말 경로를 막고 리던던트 워드라인 드라이버 인에이블 신호(RWLDEN)가 하이가 되면서 리던던트 워드 라인이 선택된다.

만일, 컬럼 퓨즈로 사용하는 경우 퓨즈(243)를 커팅한다.

이 후, 파워업 신호(PWRUP)가 액티브되면 로우/컬럼 선택부(240)은 피모스 트랜지스터(241)가 턴온되어 하이 신호(RCSF)에 의해 인버터(244)의 출력 신호(/RCSF)가 로우가 되고 이 로우 출력 신호(/RCSF)에 의해 피모스 트랜지스터(242)가 턴온되어 상기 인버터(244)의 출력 신호(/RCSF)는 계속 로우 상태를 유지한다.

따라서, 경로 선택부(230)는 인버터(244)의 로우 출력 신호(/RCSF)가 인가된 낸드 게이트(236)가 로우 선택을 위한 신호(RDEN)를 하이 상태로 유지하여 로우측은 노말 경로로 계속 동작한다.

그리고, 파워업 신호(PWRUP)가 액티브되어 리던던시 선택부(210)의 인버터(211)에서 로우로 반전될 때 로우/컬럼 선택부(240)는 피모스 트랜지스터(241)가 턴온되어 로우/컬럼 선택 신호(RCSF)는 하이가 되고 그 하이인 로우/컬럼 선택 신호(RCSF)가 인버터(244)에서 로우로 반전되어 그 로우 신호(/RCSF)를 게이트에 인가받은 피모스 트랜지스터(242)가 턴온된다.

따라서, 로우/컬럼 선택 신호(RCSF)가 하이 상태를 유지하여 경로 선택부(230)는 낸드 게이트(237)가 인에이블 상태로 된다.

그리고, 리던던시 선택부(210)는 퓨즈(214)가 커팅되어 있어 파워업 신호(PWRUP)가 액티브되면 퓨즈 롬(221∼227)의 입력 단자(PWRUPb)로 로우 신호를 입력시킨다.

이때, 어드레스(ADD0∼ADD6)가 입력되면 퓨즈 롬(221∼227)은 로우 라인 선택시와 동일한 과정으로 퓨즈 커팅에 따른 신호와 비교하는 동작을 수행한다.

따라서, 경로 선택부(230)는 퓨즈 롬(221∼227)에 입력되는 어드레스(ADD0∼ADD6)가 퓨즈 커팅에 따른 신호와 서로 다른 경우 낸드 게이트(237)가 컬럼 디코더 인에이블을 위한 출력 신호(YSELEN)를 하이로 출력 하여 노말 경로로 동작시킨다.

반대로, 퓨즈 롬(221∼227)에 입력되는 어드레스(ADD0∼ADD6)와 퓨즈 커팅에 따른 신호가 동일한 경우 경로 선택부(230)의 출력 신호(YSELEN)가 로우되어 노말 경로를 막고 리던던트 컬럼라인 인에이블 신호(RYSELEN)가 하이가 되면서 리던던트 컬럼 라인이 선택된다.

상기에서 상세히 설명한 바와 같이 본 발명은 로우/컬럼 선택을 위한 퓨즈를 더 부가함으로써 전체 퓨즈의 갯수내에서 로우 또는 컬럼쪽을 선택적으로 리페어할 수 있으므로 전체적인 리페어 효율을 향상시킬 수 있는 효과가 있다.

Claims

리페어 여부를 선택하는 리던던시 선택부와, 이 리던던시 선택부의 출력 신호를 입력으로 퓨즈 커팅 여부에 따른 신호와 입력 어드레스를 비교하는 복수개의 퓨즈 롬과, 리페어시 로우 또는 컬럼 선택 여부를 결정하는 로우/컬럼 선택부와, 이 로우/컬럼 선택부의 퓨즈 커팅에 따라 로우 또는 컬럼중 하나는 노말 모드로 동작시키기 위한 신호를 출력하고 로우 또는 컬럼중 다른 하나는 상기 복수개의 퓨즈 롬의 출력 신호를 논리 연산에 의해 노말 모드 또는 리던던시 모드로 동작시키기 위한 신호를 출력하는 경로 선택부를 포함하여 구성함을 특징으로 하는 로우/컬럼 선택 회로.
제1항에 있어서, 로우/컬럼 선택부는 퓨즈의 커팅 여부에 따라 로우/컬럼 선택 신호(RCSF)(/RCSF)를 경로 선택부로 출력하도록 구성함을 특징으로 하는 로우/컬럼 선택 회로.
제1항 또는 제2항에 있어서, 로우/컬럼 선택부는 소스에 전원 전압이 인가된 제1 피모스 트랜지스터의 게이트에 파워업신호(PWRUP)의 반전 신호를 접속하고 상기 제1 피모스 트랜지스터에 병렬 접속된 제2 피모스 트랜지스터의 게이트 및 경로 선택부에 출력 단자가 공통 접속된 인버터의 입력 단자를 상기 제1,제2 피모스 트랜지스터의 드레인에 공통 접속하여 그 공통 접속점을 퓨즈를 통해 접지함과 동시에 로우/컬럼 선택 신호(RCSF)를 발생시키도록 구성한 것을 특징으로 하는 로우/컬럼 선택 회로.
제1항에 있어서, 경로 선택부는 복수개의 퓨즈 롬의 출력 신호(FUSEAX4∼FUSEAX6)를 낸딩하는 제1 낸드 게이트와, 복수개의 퓨즈 롬의 출력 신호(FUSEAX1∼FUSEAX4)를 낸딩하는 제2 낸드 게이트와, 상기 제1,제2 낸드 게이트의 출력 신호를 노아링하는 노아 게이트와, 리던던시 선택부의 출력신호(FUSE)와 퓨즈 롬의 출력 신호(FUSEAX0)를 낸딩하는 제3 낸드 게이트와, 이 제3 낸드 게이트의 출력 신호를 반전하는 인버터와, 이 인버터의 출력 신호와 상기 노아 게이트의 출력 신호 및 로우/컬럼 선택부의 출력 신호(/RCSF)를 낸딩하여 로우 선택을 위한 신호(RDEN)를 출력하는 제4 낸드 게이트와, 상기 노아 게이트의 출력 신호와 로우/컬럼 선택부의 출력 신호(RCSF)를 낸딩하여 컬럼 선택을 위한 신호(YSELEN)를 출력하는 제5 낸드 게이트로 구성함을 특징으로 하는 로우/컬럼 선택 회로.