KR20120067504A - 페일 어드레스 저장회로 및 이를 포함하는 리던던시 제어회로 - Google Patents

페일 어드레스 저장회로 및 이를 포함하는 리던던시 제어회로 Download PDF

Info

Publication number
KR20120067504A
KR20120067504A KR1020100128929A KR20100128929A KR20120067504A KR 20120067504 A KR20120067504 A KR 20120067504A KR 1020100128929 A KR1020100128929 A KR 1020100128929A KR 20100128929 A KR20100128929 A KR 20100128929A KR 20120067504 A KR20120067504 A KR 20120067504A
Authority
KR
South Korea
Prior art keywords
address
storage unit
fail
fail address
fuse
Prior art date
Application number
KR1020100128929A
Other languages
English (en)
Inventor
공용호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100128929A priority Critical patent/KR20120067504A/ko
Priority to US13/191,935 priority patent/US8654597B2/en
Publication of KR20120067504A publication Critical patent/KR20120067504A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명에 따른 페일 어드레스 저장회로는, 페일 어드레스를 저장하는 페일 어드레스 저장부; 및 상기 페일 어드레스 저장부에 저장된 값이 로우 어드레스인지 컬럼 어드레스인지를 저장하는 구별 저장부를 포함한다.

Description

페일 어드레스 저장회로 및 이를 포함하는 리던던시 제어회로{FAIL ADDRESS STORAGE CIRCUIT AND REDUNDANCY CONTROL CIRCUIT INCLUDING THE SAME}
본 발명은 페일 어드레스 저장회로 및 이를 포함하는 리던던시 제어회로에 관한 것이다.
일반적으로, 반도체 메모리 소자가 몇 개의 결함 메모리 셀(cell)들, 혹은 한 개의 결함 메모리 셀이라도 있으면, 그 메모리 소자는 제품으로서 출하 될 수 없고 불량품으로 처리 된다. 따라서, 미리 반도체 메모리 소자 내에 설치해둔 예비 메모리 셀을 이용하는 리던던시(redundancy) 기술이 이용된다.
웨이퍼 제조 공정이 종료되어 테스트를 통해서 결함 메모리 셀을 검출하여, 퓨즈 컷팅함으로써 프로그램한다. 이러한 결함 메모리 셀의 위치 정보 즉, 퓨즈 컷팅된 어드레스를 저장하여 결함 메모리 셀 대신 치환될 리던던시 메모리 셀로 대체할 준비를 한다.
도 1은 종래 리던던시 제어회로의 구성도이다.
도 1에 도시된 바와 같이, 리던던시 제어회로는, 로우 어드레스 저장부(110), 컬럼 어드레스 저장부(120), 로우 어드레스 비교부(130), 컬럼 어드레스 비교부(140) 및 리던던시 제어부(150)를 포함한다.
이하 도 1을 참조하여 리던던시 제어회로의 동작에 대해 설명한다.
로우 어드레스 저장부(110) 및 컬럼 어드레스 저장부(120)는 다수의 퓨즈를 포함한다. 다수의 퓨즈 중 하나의 퓨즈(이하 '인에이블 퓨즈')에 실제로 페일 어드레스가 저장되었는지 여부를 기록한다. 예를 들어 '인에이블 퓨즈'가 컷팅된 경우 나머지 퓨즈에는 페일 어드레스의 값이 저장된 것이고, '인에이블 퓨즈'가 컷팅되지 않는 경우 나머지 퓨즈에는 페일 어드레스의 값이 저장되지 않은 것이다. 나머지 퓨즈에는 페일 어드레스의 각 코드값을 저장한다.
이하 로우 리던던시 동작에 대해 설명한다.
로우 어드레스 저장부(110)에는 리던던시 해야할 메모리 셀에 대응되는 로우 어드레스가 저장된다. 페일 어드레스가 저장되었으므로 '인에이블 퓨즈'는 컷팅된다. 이하 로우 어드레스 저장부(110)에 저장된 값을 로우 페일 어드레스(FRA<0:N>)라 한다.
로우 어드레스 저장부(110)는 자신에게 저장된 로우 페일 어드레스(FRA<0:N>)를 출력한다. 또한 '인에이블 퓨즈'가 컷팅되었으므로 로우 인에이블 신호(REN)는 활성화된다.
로우 어드레스 비교부(130)는 외부에서 입력된 어드레스(RA<0:N>)와 로우 페일 어드레스(FRA<0:N>)가 동일한지 비교하여 비교정보(RCMP<0:N>)를 생성한다. 비교정보(RCMP<0:N>)의 각 코드는 서로 대응되는 입력된 어드레스(RA<0:N>)와 로우 페일 어드레스(FRA<0:N>)의 코드가 동일하면 활성화된다. 예를 들어 입력된 어드레스의 제1코드(RA<0>)와 로우 페일 어드레스의 제1코드(FRA<0>)가 동일하면 비교정보의 제1코드(RCMP<0>)가 활성화된다. 따라서 입력된 어드레스(RA<0:N>)와 로우 페일 어드레스(FRA<0:N>)가 이 완전히 동일한 경우 비교정보(RCMP<0:N>)의 모든 코드가 활성화된다.
리던던시 제어부(150)는 로우 인에이블 신호(REN)와 비교정보(RCMP<0:N>)에 응답하여 로우 리던던시 동작을 제어한다. 이를 위해 로우 인에이블 신호(REN)와 비교정보(RCMP<0:N>)가 모두 활성화된 경우(즉 로우 인에이블 신호(REN)가 활성화되고 입력된 어드레스(RA<0:N>)와 로우 페일 어드레스(FRA<0:N>)가 동일한 경우) 로우 리던던시 제어신호(RCON)를 활성화한다. 로우 리던던시 제어신호(RCON)가 활성화되면 입력된 어드레스(RA<0:N>)에 대응되는 원래의 워드라인 대신에 대체된 리던던시 워드라인이 활성화된다.
컬럼 리던던시 동작도 외부에서 입력받는 어드레스가 컬럼 어드레스(CA<0:M>)라는 점을 제외하고 로우 리던던시 동작과 동일하게 수행되며, 컬럼 리던던시 제어신호(CCON)가 활성화되면 컬럼 리던던시 동작이 수행된다.
리던던시 회로는 페일된 다수의 로우/컬럼 어드레스를 저장하기 위해 다수의 로우/컬럼 어드레스 저장부(110, 130)를 포함한다. 그런데 상술한 바와 같이 로우 어드레스 저장부(110)와 컬럼 어드레스 저장부(130)는 독립적으로 제어되므로 서로 호환이 불가능하다. 예를 들어 다수의 로우 어드레스 저장부(110) 모두에 페일 어드레스가 저장되었다고 하자. 그러면 여분의 컬럼 어드레스 저장부(130)가 남아있어도 로우 리던던시 동작을 위한 페일 어드레스를 컬럼 어드레스 저장부(130)에 저장할 수 없다. 따라서 리던던시 동작의 유연성(flexibility)이 저하된다는 문제점이 있다.
본 발명은 페일 어드레스 저장부에 로우 어드레스 또는 컬럼 어드레스를 저장할 수 있도록 하여 리던던시 동작의 유연성을 높인 리던던시 제어회로를 제공한다.
본 발명에 따른 페일 어드레스 저장회로는, 페일 어드레스를 저장하는 페일 어드레스 저장부; 및 상기 페일 어드레스 저장부에 저장된 값이 로우 어드레스인지 컬럼 어드레스인지를 저장하는 구별 저장부를 포함할 수 있다.
또한 본 발명에 따른 리던던시 제어회로는, 페일 어드레스를 저장하는 페일 어드레스 저장부; 상기 페일 어드레스 저장부에 저장된 값이 로우 어드레스인지 컬럼 어드레스인지 여부를 판단하는 어드레스 판단부; 상기 페일 어드레스에 저장된 값과 입력 어드레스를 비교하는 어드레스 비교부; 및 상기 어드레스 판단부의 판단결과 및 상기 비교정보에 응답하여 리던던시 동작을 제어하는 리던던시 제어부를 포함할 수 있다.
상기 어드레스 판단부는, 상기 페일 어드레스 저장부에 저장된 값이 상기 로우 어드레스인지 상기 컬럼 어드레스인지를 저장하는 구별 저장부; 및 상기 구별 저장부에 저장된 값에 따라 상기 페일 어드레스 저장부에 저장된 값이 상기 로우 어드레스인 경우 로우 인에이블 신호를 생성하고, 상기 페일 어드레스 저장부에 저장된 값이 상기 컬럼 어드레스인 경우 컬럼 인에이블 신호를 생성하는 인에이블 신호 생성부를 포함할 수 있다.
본 발명에 따른 리던던시 제어회로는, 페일 어드레스 저장부에 저장된 값이 로우 어드레스인지 컬럼 어드레스인지 구별할 수 있어 페일 어드레스 저장부에 로우 어드레스 또는 컬럼 어드레스를 모두 저장할 수 있어서 리던던시 동작의 유연성이 증가한다는 장점이 있다.
도 1은 종래의 리던던시 제어회로의 구성도,
도 2는 본 발명의 일실시예에 따른 리던던시 제어회로의 구성도,
도 3은 본 발명의 일실시예에 따른 퓨즈를 포함하는 리던던시 제어회로의 구성도.
도 4는 인에이블 신호 생성부(313)의 구성도 및 동작을 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 리던던시 제어회로의 구성도이다.
도 2에 도시된 바와 같이, 리던던시 제어회로는, 페일 어드레스 저장부(220), 어드레스 판단부(210), 어드레스 비교부(230) 및 리던던시 제어부(240)를 포함한다. 어드레스 판단부(210)는 구별 저장부(211) 및 인에이블 신호 생성부(212)를 포함한다.
이하 도 2을 참조하여 리던던시 제어회로의 동작에 대해 설명한다.
메모리 장치를 테스트할 때 불량이 있는 워드라인(word line)에 대응되는 로우 어드레스(row address) 또는 불량이 있는 비트라인(bit line)에 대응되는 컬럼 어드레스(column address)(이하 '페일 어드레스'(FA<0:K>))를 페일 어드레스 저장부(220)에 저장한다. 이때 페일 어드레스 저장부(220)는 저장된 데이터가 전원이 공급되지 않아도 유지되는 저장장치를 이용한다. 예를 들어 퓨즈(fuse), 안티퓨즈(anti-fuse), 롬(Read Only Memory; ROM) 등을 이용할 수 있다.
참고로 워드라인/비트라인에 불량이 있다는 것은 워드라인/비트라인에 연결된 메모리 셀에 불량이 있거나 워드라인/비트라인 자체에 불량이 있다는 것을 의미한다.
테스트시 페일 어드레스 저장부(220)에 '페일 어드레스'(FA<0:K>)를 저장할 때, 구별 저장부(211)에 '페일 어드레스'(FA<0:K>)가 로우 어드레스인지 컬럼 어드레스인지를 나타내는 정보(이하 '구별정보'(DIS<0:1>))를 함께 저장하게 된다. '구별정보'(DIS<0:1>)에는 페일 어드레스 저장부(220)에 '페일 어드레스'(FA<0:K>)가 저장되어 있는지 여부에 대한 정보도 담겨있다. 구별 저장부(211)도 페일 어드레스 저장부(220)와 마찬가지로 전원이 공급되지 않아도 저장된 데이터가 유지되는 저장 장치로 구성될 수 있다.
외부에서 리드 혹은 라이트 동작을 위해 커맨드(command)와 함께 어드레스(address)가 입력되면 어드레스 판단부(210)에서는 구별 저장부(211)에 저장된 '구별정보'(DIS<0:1>)에 응답하여 페일 어드레스 저장부(220)에 '페일 어드레스'(FA<0:K>)가 저장되었는지 여부 및 저장된 '페일 어드레스'(FA<0:K>)가 로우 어드레스인지 컬럼 어드레스인지 판단한다.
판단결과에 따라 페일 어드레스 저장부(220)에 '페일 어드레스'(FA<0:K>)가 저장되지 않았다면 로우 인에이블 신호(REN)와 컬럼 인에이블 신호(CEN)를 모두 비활성화한다. 또한 페일 어드레스 저장부(220)에 저장된 '페일 어드레스'(FA<0:K>)가 로우 어드레스이면 로우 인에이블 신호(REN)를, 컬럼 어드레스이면 컬럼 인에이블 신호(CEN)를 활성화(하이)한다.
어드레스 비교부(230)는 페일 어드레스 저장부(220)에 저장된 '페일 어드레스'(FA<0:K>)와 외부에서 입력된 어드레스(A<0:L>)를 비교하여 양자가 동일한지 여부를 나타내는 비교정보(CMP<0:K>)를 생성한다. 'L'값은 입력되는 어드레스가 로우 어드레스인지 컬럼 어드레스인지에 따라 달라질 수 있다. 이하에서 입력 어드레스(A<0:L>)가 로우 어드레스인 경우 'L' = 'K'이고, 입력 어드레스(A<0:L>)가 어드레스인 경우 'L' = 'K-N'이라고 하자.
비교정보(CMP<0:K>)의 각 코드는 서로 대응되는 입력 어드레스(A<0:L>)의 코드 값과 '페일 어드레스'(FA<0:K>)의 코드값이 같으면 활성화되고, 다르면 비활성화된다. 예를 들어 FA<0>와 A<0>가 같으면 CMP<0>가 활성화되고, FA<0>와 A<0>가 CMP<0>가 다르면 비활성화된다.
리던던시 제어부(240)는 리던던시 동작을 할지 여부를 결정하는 부분이다.
페일 어드레스 저장부(212)에 저장된 '페일 어드레스'(FA<0:K>)가 로우 어드레스이면 로우 인에이블 신호(REN)가 활성화된다. 이러한 경우 리던던시 제어부(240)는 CMP<0> 내지 CMP<K>이 활성화되면 로우 리던던시 동작이 수행되도록 로우 리던던시 신호(RCON)를 활성화(로우)한다.
페일 어드레스 저장부(212)에 저장된 '페일 어드레스'(FA<0:K>)가 컬럼 어드레스이면 컬럼 인에이블 신호(CEN)가 활성화된다. 이러한 경우 리던던시 제어부(240)는 CMP<0> 내지 CMP<K-N>이 활성화되면(CMP<K-N+1> 내지 CMP<K>에 관계없이) 컬럼 리던던시 동작이 수행되도록 컬럼 리던던시 신호(CCON)를 활성화(로우)한다.
즉 리던던시 제어부(240)는 로우 인에이블 신호(REN)가 활성화된 경우에는 CMP<0> 내지 CMP<K>에 응답하여 로우 리던던시 신호(REN)를 활성화하고, 컬럼 인에이블 신호(CEN)가 활성화된 경우에는 CMP<0> 내지 CMP<K-N>에 응답하여 컬럼 리던던시 신호(CCON)를 활성화한다.
참고로 리던던시 동작이란 입력된 로우/컬럼 어드레스에 대응되는 워드라인/비트라인이 불량이라서 이를 리던던시 워드라인/비트라인으로 대체하는 경우 당해 어드레스가 입력되었을 때 원래의 워드라인/비트라인이 아닌 리던던시 워드라인/비트라인을 활성화하는 동작을 말한다.
본 발명은 종래와 달리 '페일 어드레스'(FA<0:K>)가 로우 어드레스인지 컬럼 어드레스인지 여부에 관계없이 동일한 페일 어드레스 저장부(220)에 저장하되, 구별 저장부(211)에 '페일 어드레스'(FA<0:K>)가 로우 어드레스인지 컬럼 어드레스 인지를 판단하기 위한 '구별 정보'(DIS<0:1>)를 저장한다. 이는 페일 어드레스 저장회로(A)에 저장된 '페일 어드레스'(FA<0:K>)의 종류를 파악하기 위한 구별 저장부(211)를 추가하였기 때문에 가능하다.
이를 이용해 종래의 경우 페일 어드레스 저장부(220)에는 메모리 장치를 처음 만들 때 지정했던 하나의 종류의 어드레스만 저장 가능하던 것을 로우 어드레스 또는 컬럼 어드레스 중 어떤 어드레스도 저장할 수 있게 된다. 따라서 메모리 장치에서 그 수가 한정된 페일 어드레스 저장부(211)의 활용성을 높였다는 장점이 있다.
예를 들어 로우 어드레스를 저장하기 위한 로우 어드레스 저장부(110)가 5개이고 컬럼 어드레스를 저장하기 위한 컬럼 어드레스 저장부(120)가 3개라고 하자. 이때 리던던시 워드라인으로 대체해야 할 워드라인에 대응되는 로우 어드레스가 4개이고 리던던시 비트라인으로 대체해야 할 비트라인에 대응되는 컬럼 어드레스가 4개라고 하면 종래의 경우 컬럼 어드레스 저장부(120)가 1개 모자라므로 메모리 장치 전체를 사용할 수 없게 된다.
그러나 본 발명의 경우 페일 어드레스 저장부(220)를 8개 구비하면 구별 저장부(211)에 저장될 '페일 어드레스'가 로우 어드레스인지 컬럼 어드레스인지를 저장하면 되므로 위와 동일한 상황에서 리던던시 워드라인으로 대체될 워드라인에 대응되는 로우 어드레스와 리던던시 비트라인으로 대체될 비트라인에 대응되는 컬럼 어드레스를 모두 저장할 수 있다.
도 3은 본 발명의 일실시예에 따른 퓨즈를 포함하는 리던던시 제어회로의 구성도이다. 도 4는 인에이블 신호 생성부(313)의 구성도 및 동작을 설명하기 위한 도면이다.
도 3에 도시된 바와 같이, 리던던시 제어회로는, 도 3에 도시된 바와 같이, 리던던시 제어회로는, 페일 어드레스 저장부(320), 어드레스 판단부(310), 어드레스 비교부(330) 및 리던던시 제어부(340)를 포함한다. 어드레스 판단부(310)는 구별 저장부(311) 및 인에이블 신호 생성부(312)를 포함한다.
이하 도 3 및 도 4를 참조하여 리던던시 제어회로의 동작에 대해 설명한다.
구별 저장부(311)는 하나 이상의 퓨즈를 포함할 수 있다. 하나 이상의 퓨즈에는 페일 어드레스 저장부(320)에 '페일 어드레스'가 저장되었는지 여부, 저장되었다면 저장된 값이 로우 어드레스 인지 컬럼 어드레스 인지 여부를 판단하기 위한 정보가 저장(기록)되어 있다.
페일 어드레스 저장부(320)는 다수의 퓨즈(321 내지 324)를 포함한다. 다수의 퓨즈에는 '페일 어드레스'의 각 코드값이 저장된다.
이하에서는 구별 저장부(311)가 제1퓨즈(311)와 제2퓨즈(312)를 포함하고, 페일 어드레스 저장부(320)가 제3 내지 제6퓨즈(321 내지 324)를 포함하는 경우에 대해 설명한다. 로우 어드레스의 코드의 개수는 5개이고, 컬럼 어드레스의 코드의 개수는 3개인 경우에 대해 설명한다.
도 4의 표(401)에 의하면 구별 저장부(311)의 제1퓨즈(311)가 컷팅된 경우 제2 내지 제6퓨즈(312, 321 내지 324)에 저장된 값은 로우 어드레스가 된다. 따라서 인에이블 신호 생성부(313)는 로우 인에이블 신호(REN)을 활성화한다.
테스트시 '페일 어드레스'가 로우 어드레스인 경우 제1퓨즈(311)에 '페일 어드레스'가 로우 어드레스라는 것을 저장할 수 있으므로 남는 제2퓨즈(312)에 '페일 어드레스'의 코드 중 하나를 저장한다.
제1 내지 제5비교부(331 내지 335)는 '페일 어드레스'의 각 코드(A<1>, B<0> 내지 B<3>)을 입력된 어드레스의 각 코드(RA<0> 내지 RA<4>)와 비교하여 다수의 비교신호(CMP1 내지 CMP5)를 생성한다. 이때 '페일 어드레스'(A<1>, B<0:3>)와 입력 어드레스(RA<0:4>)가 동일하면 다수의 비교신호(CMP1 내지 CMP5) 전부가 활성화된다.
리던던시 제어부(340)는 로우 인에이블 신호(REN)가 활성화되고, '페일 어드레스'(A<1>, B<0:3>)와 입력 어드레스(RA<0:4>)가 동일하면(CMP1 내지 CMP5가 활성화됨) 해당 어드레스에 대해 로우 리던던시 동작을 수행한다. 로우 리던던시 동작이란 입력된 어드레스(RA<0:4>)에 대응되는 워드라인이 불량이 있어 리던던시 워드라인으로 대체된 경우 당해 어드레스(RA<0:4>)가 입력되면 원래의 워드라인이 대신 리던던시 워드라인을 활성화하는 동작을 말한다.
도 4의 표(401)에 의하면 구별 저장부(311)의 제1퓨즈(311)가 컷팅되지 않고, 제2퓨즈(312)가 컷팅된 경우 제3 내지 제5퓨즈(321, 322, 323)에 저장된 값은 컬럼 어드레스가 된다. 따라서 인이에블 신호 생성부(313)는 컬럼 인에이블 신호(CEN)을 활성화한다.
테스트시 '페일 어드레스'가 컬럼 어드레스인 경우 제1 및 제2퓨즈(311, 312)에 '페일 어드레스'가 컬럼 어드레스라는 것을 저장해야하므로 제3퓨즈(321)부터 '페일 어드레스'(B<0:2>)를 저장한다.
제2 내지 제4비교부(332, 333, 334)는 '페일 어드레스'의 각 코 드(B<0> 내지 B<2>)을 입력된 어드레스의 각 코드(CA<0> 내지 CA<2>)와 비교하여 다수의 비교신호(CMP2 내지 CMP4)를 생성한다. 이때 '페일 어드레스'(A<1>, B<0:3>)와 입력 어드레스(RA<0:4>)가 동일하면 제2 내지 제4비교신호(CMP2 내지 CMP4)가 활성화된다.
리던던시 제어부(340)는 컬럼 인에이블 신호(CEN)가 활성화되고, '페일 어드레스'(B<0:2>)와 입력 어드레스(CA<0:2>)가 동일하면(CMP2 내지 CMP4가 활성화됨) 해당 어드레스에 대해 컬럼 리던던시 동작을 수행한다. 컬럼 리던던시 동작이란 입력된 어드레스(RA<0:2>)에 대응되는 비트라인이 불량이 있어 리던던시 비트라인으로 대체된 경우 당해 어드레스(CA<0:2>)가 입력되면 원래의 비트라인 대신 리던던시 비트라인을 활성화하는 동작을 말한다.
즉 리던던시 제어부(340)는 로우 인에이블 신호(REN)가 활성화된 경우에는 제1 내지 제5비교신호(CMP1 내지 CMP5)에 응답하여 로우 리던던시 신호(REN)를 활성화하고, 컬럼 인에이블 신호(CEN)가 활성화된 경우에는 제2 내지 제4비교신호(CMP2 내지 CMP4)에 응답하여 컬럼 리던던시 신호(CCON)를 활성화한다.
제1 및 제2퓨즈(311, 312)가 모두 컷팅되지 않은 경우 '페일 어드레스'가 저장되지 않았음을 나타내므로 인에이블 신호(REN, CEN)가 모두 비활성화되고, 리던던시 동작은 이루어지지 않는다.
인에이블 신호 생성부(313)는 도 4에 도시된 논리 게이트들을 이용하여 제1퓨즈(311)에 저장된 값(A<0>)과 제2퓨즈(312)에 저장된 값(A<1>)을 이용하여 로우 인에이블 신호(REN) 또는 컬럼 인에이블 신호(CEN)를 중 하나를 활성화하거나 또는 모두를 비활성화한다.
퓨즈(311, 312)가 컷팅된 경우 A<0>, A<1>은 활성화되고, 퓨즈(311, 312)가 컷팅되지 않은 경우 A<0>, A<1>은 비활성화된다. 따라서 표를 보면 제1퓨즈(311)와 제2퓨즈(312)가 모두 컷팅되지 않은 경우 A<0>와 A<1>은 모두 비활성화되어 인에이블 신호(REN, CEN)도 모두 비활성화된다. 제1퓨즈(311)가 컷팅되지 않고, 제2퓨즈(312)가 컷팅된 경우에는 A<0>는 비활성화되고, A<1>은 활성화되어 로우 인에이블 신호(REN)는 비활성화되고, 컬럼 인에이블 신호(CEN)는 활성화된다. 제1퓨즈(311)가 컷팅되고, 제2퓨즈(312)가 컷팅되지 않은 경우에는 A<0>는 활성화되고, A<1>은 비활성화되어 로우 인에이블 신호(REN)는 활성화되고, 컬럼 인에이블 신호(CEN)는 비활성화된다. 제1퓨즈(311)가 컷팅되고, 제2퓨즈(312)가 컷팅된 경우에는 A<0>는 활성화되고, A<1>은 활성화되어 로우 인에이블 신호(REN)는 활성화되고, 컬럼 인에이블 신호(CEN)는 비활성화된다.
도 3에 도시된 것과 같이 로우 어드레스의 코드의 개수가 컬럼 어드레스의 코드의 개수보다 많은 것은 하나의 예시이며 반대의 경우도 가능하다. 이 경우에는 '페일 어드레스'가 컬럼 어드레스라는 정보를 제1퓨즈(311)에 저장하고, 제2 내지 제6퓨즈(312, 321 내지 324)에 '페일 어드레스'를 저장할 수 있다. 또한 퓨즈의 개수는 어드레스의 코드의 개수에 따라 조절이 가능하다. 이때 '페일 어드레스'가 로우 어드레스라는 정보는 제1퓨즈(311)와 제2퓨즈(312)에 저장되고, '페일 어드레스'는 제3 내지 6퓨즈(321, 322, 323, 324)에 저장된다.
이러한 방법을 사용하는 경우 로우 어드레스 또는 컬럼 어드레스를 저장할 때 퓨즈를 하나 더 사용할 수 있다는 장점이 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (12)

  1. 페일 어드레스를 저장하는 페일 어드레스 저장부; 및
    상기 페일 어드레스 저장부에 저장된 값이 로우 어드레스인지 컬럼 어드레스인지를 저장하는 구별 저장부
    를 포함하는 페일 어드레스 저장회로.
  2. 제 1항에 있어서,
    상기 구별 저장부는,
    상기 페일 어드레스 저장부에 상기 페일 어드레스가 저장되지 않았는지 여부도 저장하는 페일 어드레스 저장회로.
  3. 제 1항에 있어서,
    상기 구별 저장부는,
    하나 이상의 퓨즈를 포함하는 페일 어드레스 저장회로.
  4. 제 1항에 있어서,
    상기 페일 어드레스 저장부는,
    다수의 퓨즈를 포함하는 페일 어드레스 저장회로.
  5. 제 3항에 있어서,
    상기 구별 저장부는,
    제1퓨즈와 제2퓨즈를 포함하고,
    상기 제1퓨즈가 컷팅된 경우 상기 페일 어드레스 저장부에 저장된 값은 상기 로우 어드레스이고, 상기 제2퓨즈에는 상기 로우 어드레스의 코드를 저장하고,
    상기 제1퓨즈가 컷팅 되지 않고 상기 제2퓨즈가 컷팅된 경우 상기 페일 어드레스 저장부에 저장된 값은 상기 컬럼 어드레스인 페일 어드레스 저장회로.
  6. 페일 어드레스를 저장하는 페일 어드레스 저장부;
    상기 페일 어드레스 저장부에 저장된 값이 로우 어드레스인지 컬럼 어드레스인지 여부를 판단하는 어드레스 판단부;
    상기 페일 어드레스에 저장된 값과 입력 어드레스를 비교하는 어드레스 비교부; 및
    상기 어드레스 판단부의 판단결과 및 상기 비교정보에 응답하여 리던던시 동작을 제어하는 리던던시 제어부
    를 포함하는 리던던시 제어회로.
  7. 제 6항에 있어서,
    상기 어드레스 판단부는,
    상기 페일 어드레스 저장부에 상기 페일 어드레스가 저장되지 않았는지 여부도 판단하는 리던던시 제어회로.
  8. 제 6항에 있어서,
    상기 어드레스 판단부는,
    상기 페일 어드레스 저장부에 저장된 값이 상기 로우 어드레스인지 상기 컬럼 어드레스인지를 저장하는 구별 저장부; 및
    상기 구별 저장부에 저장된 값에 따라 상기 페일 어드레스 저장부에 저장된 값이 상기 로우 어드레스인 경우 로우 인에이블 신호를 생성하고, 상기 페일 어드레스 저장부에 저장된 값이 상기 컬럼 어드레스인 경우 컬럼 인에이블 신호를 생성하는 인에이블 신호 생성부
    를 포함하는 리던던시 제어회로.
  9. 제 6항에 있어서,
    상기 리던던시 제어부는,
    상기 로우 인에이블 신호가 활성화되고, 상기 어드레스 비교부의 비교결과 상기 페일 어드레스 저장부에 저장된 값과 상기 입력 어드레스의 값이 같은 경우 로우 리던던시 동작을 제어하고,
    상기 컬럼 인에이블 신호가 활성화되고, 상기 어드레스 비교부의 비교결과 상기 페일 어드레스 저장부에 저장된 값과 상기 입력 어드레스의 값이 같은 경우 컬럼 리던던시 동작을 제어하는 리던던시 제어회로.
  10. 제 8항에 있어서,
    상기 구별 저장부는,
    하나 이상의 퓨즈를 포함하는 리던던시 제어회로.
  11. 제 6항에 있어서,
    상기 페일 어드레스 저장부는,
    다수의 퓨즈를 포함하는 리던던시 제어회로.
  12. 제 10항에 있어서,
    상기 구별 저장부는,
    제1퓨즈와 제2퓨즈를 포함하고,
    상기 제1퓨즈가 컷팅된 경우 상기 페일 어드레스 저장부에 저장된 값은 상기 로우 어드레스이고, 상기 제2퓨즈에는 상기 로우 어드레스의 코드를 저장하고,
    상기 제1퓨즈가 컷팅 되지 않고 상기 제2퓨즈가 컷팅된 경우 상기 페일 어드레스 저장부에 저장된 값은 상기 컬럼 어드레스인 리던던시 제어회로.
KR1020100128929A 2010-12-16 2010-12-16 페일 어드레스 저장회로 및 이를 포함하는 리던던시 제어회로 KR20120067504A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100128929A KR20120067504A (ko) 2010-12-16 2010-12-16 페일 어드레스 저장회로 및 이를 포함하는 리던던시 제어회로
US13/191,935 US8654597B2 (en) 2010-12-16 2011-07-27 Defective memory cell address storage circuit and redundancy control circuit including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100128929A KR20120067504A (ko) 2010-12-16 2010-12-16 페일 어드레스 저장회로 및 이를 포함하는 리던던시 제어회로

Publications (1)

Publication Number Publication Date
KR20120067504A true KR20120067504A (ko) 2012-06-26

Family

ID=46234234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100128929A KR20120067504A (ko) 2010-12-16 2010-12-16 페일 어드레스 저장회로 및 이를 포함하는 리던던시 제어회로

Country Status (2)

Country Link
US (1) US8654597B2 (ko)
KR (1) KR20120067504A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140078292A (ko) * 2012-12-17 2014-06-25 에스케이하이닉스 주식회사 퓨즈 리페어 장치 및 그 방법
KR102117633B1 (ko) * 2013-09-12 2020-06-02 에스케이하이닉스 주식회사 셀프 리페어 장치
KR20170008553A (ko) * 2015-07-14 2017-01-24 에스케이하이닉스 주식회사 반도체 장치 및 그 리페어 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253395B1 (ko) 1997-12-29 2000-05-01 김영환 로우/컬럼 선택 회로
US6757852B1 (en) * 2000-07-05 2004-06-29 Freescale Semiconductor, Inc. Self resetting high speed redundancy circuit and method thereof
JP3644381B2 (ja) 2000-12-18 2005-04-27 村田機械株式会社 Ｓｄｒａｍのランダムアクセス方法
JP2002259208A (ja) 2000-12-28 2002-09-13 Canon Inc メモリ制御装置及び方法
KR20030078347A (ko) 2002-03-29 2003-10-08 주식회사 하이닉스반도체 리페어 퓨즈 장치
KR100558056B1 (ko) * 2004-11-03 2006-03-07 주식회사 하이닉스반도체 리던던시 퓨즈 제어 회로 및 이를 포함한 반도체 메모리소자 및 이를 이용한 리던던시 수행 방법
KR100920838B1 (ko) * 2007-12-27 2009-10-08 주식회사 하이닉스반도체 리던던시 회로
KR101062757B1 (ko) * 2009-07-31 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치의 리던던시 회로

Also Published As

Publication number Publication date
US8654597B2 (en) 2014-02-18
US20120155202A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
CN111833952B (zh) 用于熔丝锁存器冗余的设备和方法
US8913451B2 (en) Memory device and test method thereof
US10861577B2 (en) Module controllers for memory devices and memory modules including the module controllers
KR20190107861A (ko) 리던던시 영역을 리페어 하는 반도체 장치
US9287007B2 (en) Fail address storage circuit, redundancy control circuit, method for storing fail address and method for controlling redundancy
KR20190017424A (ko) 리페어 장치 및 이를 포함하는 반도체 메모리 장치
US8867288B2 (en) Memory device and test method thereof
KR102597291B1 (ko) 리페어 제어 장치 및 이를 포함하는 반도체 장치
US20140169059A1 (en) Fuse repair device
KR20160042221A (ko) 리페어 회로 및 이를 이용한 반도체 장치
KR102675818B1 (ko) 퓨즈 회로, 리페어 제어 회로 및 이를 포함하는 반도체 장치
KR20120067504A (ko) 페일 어드레스 저장회로 및 이를 포함하는 리던던시 제어회로
KR20070082815A (ko) 포스트 패키지 리페어 회로를 구비하는 반도체 메모리 장치및 포스트 패키지 리페어 방법
JP2005317173A (ja) メモリ装置
KR101208954B1 (ko) 리페어 회로 및 그 제어 방법
US9064605B2 (en) Semiconductor system and method for reparing the same
US20240086319A1 (en) Virtual and physical extended memory array
KR101075495B1 (ko) 반도체 모듈에 포함된 다수의 반도체 장치를 선택하는 회로 및 그 동작방법
US20160351277A1 (en) Semiconductor memory device and test operation method thereof
KR20160016362A (ko) 반도체 메모리 장치 및 리던던시 워드라인의 테스트 방법
KR20150072043A (ko) 반도체 장치
US20140181456A1 (en) Memory, memory controller, memory system including the memory and the memory controller, and operating method of the memory system
US9570194B1 (en) Device for detecting fuse test mode using a fuse and method therefor
KR20190062913A (ko) 반도체 메모리 장치
US10553303B2 (en) Semiconductor device and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee