KR101075495B1 - 반도체 모듈에 포함된 다수의 반도체 장치를 선택하는 회로 및 그 동작방법 - Google Patents

반도체 모듈에 포함된 다수의 반도체 장치를 선택하는 회로 및 그 동작방법 Download PDF

Info

Publication number
KR101075495B1
KR101075495B1 KR1020100065011A KR20100065011A KR101075495B1 KR 101075495 B1 KR101075495 B1 KR 101075495B1 KR 1020100065011 A KR1020100065011 A KR 1020100065011A KR 20100065011 A KR20100065011 A KR 20100065011A KR 101075495 B1 KR101075495 B1 KR 101075495B1
Authority
KR
South Korea
Prior art keywords
semiconductor
code
semiconductor devices
signal
mode
Prior art date
Application number
KR1020100065011A
Other languages
English (en)
Inventor
유정택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100065011A priority Critical patent/KR101075495B1/ko
Priority to US12/943,354 priority patent/US8511564B2/en
Priority to CN201010541786.XA priority patent/CN102314930B/zh
Application granted granted Critical
Publication of KR101075495B1 publication Critical patent/KR101075495B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

다수의 반도체 장치를 포함하는 반도체 모듈에 관한 것으로서, 장치판단모드 진입시 설정된 장치판단코드를 외부로 출력하기 위한 장치판단코드 출력부와, 장치선택모드 진입시 외부에서 인가되는 장치선택코드와 장치판단코드의 값을 비교하고, 비교결과에 대응하여 장치매칭신호를 생성하는 코드 비교부, 및 동작제어모드 진입시 장치매칭신호에 따라 설정된 내부동작의 수행유무가 결정되는 내부회로를 구비하는 반도체 장치를 제공한다.

Description

반도체 모듈에 포함된 다수의 반도체 장치를 선택하는 회로 및 그 동작방법{SELECTION CIRCUIT FOR PLURALITY SEMICONDUCTOR DEVICE INCLUDING SEMICONDUCTOR MODULE AND OPERATING METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로서, 특히, 다수의 반도체 장치를 포함하는 반도체 모듈에 관한 것이다.
반도체 공정 기술 발전에 의해 같은 집적도의 반도체 장치도 점차적으로 그 사이즈가 작아지고, 반도체 장치를 패키징하는 기술(chip stack packaging)도 발전하고 대용량 반도체 모듈(module)의 요구가 증가함에 따라 한개 반도체 모듈(module)에 장착되는 반도체 장치의 개수도 그 만큼 증가하고 있다. 이에 따라 반도체 장치를 패키징하는 과정에서는 불량이 발생하지 않았지만 반도체 모듈(module)을 생산하는 과정에서 불량이 발생 가능성 또한 증가하고 있다.
또한 점차적으로 반도체 장치를 사용하는 플랫폼이 다양화됨에 따라 그 반도체 장치의 모듈 종류도 다양화 되고 있으며, 특정 반도체 장치의 모듈에서만 발생하는 불량도 증가하는 추세이다.
반도체 장치를 패키징한 상태에서의 발생하는 불량의 경우 해당 반도체 장치만 손실 처리하기 때문에 그 손실 비용이 그리 크지 않다. 그러나 다수의 반도체 장치를 모듈로 제작된 상태에서의 발생하는 불량은 반도체 모듈 자체를 재제작 하거나, {다수의 반도체 장치 + 반도체 모듈} 제작비용까지 손실 처리해야 하기 때문에 그 손실이 막대하다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 다수의 반도체 장치를 포함하는 반도체 모듈이 제작된 상태에서도 각각의 반도체 장치별로 설정된 내부 동작을 수행시킬 수 있도록 하는 회로 및 방법을 제공하는데 그 목적이 있다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 장치판단모드 진입시 설정된 장치판단코드를 외부로 출력하기 위한 장치판단코드 출력부; 장치선택모드 진입시 외부에서 인가되는 장치선택코드와 상기 장치판단코드의 값을 비교하고, 비교결과에 대응하여 장치매칭신호를 생성하는 코드 비교부; 및 동작제어모드 진입시 상기 장치매칭신호에 따라 설정된 내부동작의 수행유무가 결정되는 내부회로를 구비하는 반도체 장치를 제공한다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 다수의 반도체 장치가 접속된 반도체 모듈에 있어서, 장치판단모드 진입시 각각의 반도체 장치별로 설정된 다수의 장치판단코드를 외부로 출력하는 장치판단코드 출력부; 장치선택모드 진입시 외부에서 인가되는 장치선택코드를 상기 다수의 장치판단코드와 각각 비교하고, 비교결과에 대응하여 다수의 장치매칭신호를 생성하는 코드 비교부; 및 동작제어모드 진입시 상기 다수의 장치매칭신호에 응답하여 설정된 내부동작의 수행유무가 각각 결정되는 상기 다수의 반도체 장치를 구비하는 반도체 모듈을 제공한다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 다수의 반도체 장치 및 상기 다수의 반도체 장치를 공통으로 제어하는 반도체 컨트롤러를 구비하는 반도체 시스템에 있어서, 장치판단모드 진입시 각각 설정된 다수의 장치판단코드를 상기 반도체 시스템으로 출력하고, 장치선택모드 진입시 상기 반도체 컨트롤러에서 인가되는 장치선택코드와 상기 다수의 장치판단코드를 각각 비교하며, 동작제어모드 진입시 비교결과에 대응하여 설정된 내부동작의 수행유무가 각각 결정되는 상기 다수의 반도체 장치; 및 상기 장치판단모드 진입시 상기 다수의 장치판단코드를 입력받아 저장하고, 상기 장치선택모드 진입시 상기 다수의 장치판단코드 중 어느 하나의 코드를 상기 장치선택코드로서 출력하는 상기 반도체 컨트롤러을 구비하는 반도체 시스템을 제공한다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 다수의 반도체 장치 및 상기 다수의 반도체 장치를 공통으로 제어하는 반도체 컨트롤러를 구비하는 반도체 시스템의 동작방법에 있어서, 장치판단모드에 진입한 후 상기 다수의 반도체 장치에 각각 대응하는 다수의 장치판단코드를 상기 반도체 컨트롤러에 저장하는 단계; 장치선택모드에 진입한 후 상기 반도체 컨트롤러에 저장된 상기 다수의 장치판단코드 중 어느 하나의 코드를 장치선택코드로서 상기 다수의 반도체 장치에 각각 전달함으로써, 상기 다수의 반도체 장치 중 어느 하나의 장치를 선택하는 단계; 및 동작제어모드에 진입한 후 상기 선택하는 단계를 거치지 않음으로써 상기 다수의 반도체 장치가 각각 설정된 내부동작을 수행하거나, 상기 선택하는 단계를 거침으로써 선택된 반도체 장치가 설정된 내부동작을 수행하도록 제어하는 단계를 포함하는 반도체 시스템의 동작방법을 제공한다.
전술한 본 발명은 다수의 반도체 장치를 포함하는 반도체 모듈이 제작된 상태에서도 각 반도체 장치를 구별할 수 있는 다이 아이디 정보를 통해 적어도 한 개 이상의 반도체 장치를 선택하고, 선택된 반도체 장치에만 설정된 내부동작 - 이_퓨즈 동작제어 또는 메모리 레지스터 셋팅 등을 포함함 - 이 수행될 수 있도록 하는 효과가 있다.
이를 통해, 다수의 반도체 장치를 포함하는 반도체 모듈이 제작된 상태에서도 불량이 발생한 반도체 장치만을 선택하여 제어하는 것이 가능하다. 따라서, 반도체 모듈 제작시 일부 반도체 장치의 불량으로 인해 낭비되었던 생산비용을 절감시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성을 도시한 블록 다이어그램이다.
도 2는 본 발명의 실시예에 따른 반도체 모듈의 구성을 도시한 블록 다이어그램이다.
도 3은 본 발명의 실시예에 따른 반도체 시스템의 구성을 도시한 블록 다이어그램이다.
도 4는 도 1에 도시된 본 발명의 실시예에 따른 반도체 장치의 구성요소 중 장치판단코드 생성부를 상세히 도시한 회로도이다.
도 5는 도 1에 도시된 본 발명의 실시예에 따른 반도체 장치의 구성요소 중 장치판단코드 구동부를 상세히 도시한 회로도이다.
도 6은 도 1에 도시된 본 발명의 실시예에 따른 반도체 장치의 구성요소 중 코드 비교부를 상세히 도시한 회로도이다.
도 7a는 본 발명의 실시예에 따른 반도체 컨트롤러의 동작을 설명하기 위해 도시한 순서도이다.
도 7b는 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하기 위해 도시한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성을 도시한 블록 다이어그램이다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 장치는, 장치판단모드(ID READ MODE : 도면에 직접 도시되지 않음) 진입시 설정된 장치판단코드(IDFU<0:N>)를 외부로 출력하기 위한 장치판단코드 출력부(100)와, 장치선택모드(ID SELECT MODE : 도면에 직접 도시되지 않음) 진입시 외부에서 인가되는 장치선택코드(IDSEL<0:N>)와 장치판단코드(IDFU<0:N>)의 값을 비교하고, 비교결과에 대응하여 장치매칭신호(MATCHID)를 생성하는 코드 비교부(120), 및 동작제어모드(OPERATION CONTROL MODE : 도면에 직접 도시되지 않음) 진입시 장치매칭신호(MATCHID)에 따라 설정된 내부동작의 수행유무가 결정되는 내부회로(140)를 구비한다.
여기서, 장치판단코드 출력부(100)는, 리셋신호(RESET)에 응답하여 퓨즈 셋(fuse set)을 통해 미리 설정된 장치판단코드(IDFU<0:N>)를 생성하기 위한 장치판단코드 생성부(102), 및 장치판단모드(ID READ MODE) 진입유무를 결정하는 장치판단 출력 인에이블 신호(IDREAD_EN)에 응답하여 장치판단코드(IDFU<0:N>)를 글로벌 입/출력 라인(GIO<0:N>)으로 구동하여 예정된 데이터 입/출력 패드(DQ)를 통해 외부로 출력하기 위한 장치판단코드 구동부(104)를 구비한다.
또한, 도 6을 참조하면, 코드 비교부(120)는, 예정된 입/출력 패드(DQ)를 통해 외부에서 인가되는 장치선택코드(IDSEL<0:N>)와 장치판단코드(IDFU<0:N>)의 값을 비교하기 위한 비교부(122)와, 장치선택모드(ID SELECT MODE) 진입유무를 결정하는 장치선택 인에이블 신호(CHIPSEL_EN)에 응답하여 비교부(122)에서 출력되는 신호를 장치매칭신호(MATCHID)로서 출력하기 위한 장치매칭신호 출력부(124), 및 리셋신호(RESET)에 응답하여 비교부(122)의 출력신호와 상관없이 장치매칭신호(MATCHID)를 강제로 활성화시키기 위한 강제 활성화부(126)를 구비한다.
전술한 구성을 바탕으로 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하면 다음과 같다.
먼저, 도 4를 참조하여 장치판단코드 출력부(100)의 구성요소 중 장치판단코드 생성부(102)의 동작을 설명하면, 다수의 퓨즈 셋(FUSE SET<0:N>)을 통해 미리 그 값이 설정되어 있는 장치판단코드(IDFU<0:N>)를 리셋신호(RESET)에 응답하여 반도체 장치가 초기화될 때 출력해주는 동작을 수행한다.
즉, 도 4에 도시된 회로에서 각각의 퓨즈 셋(FUSE SET<0:N>)은 컷팅(cutting)되어 있을 경우 리셋신호(RESET)가 활성화될 때 출력되는 장치판단코드(IDFU<0:N>)를 로직'로우'(Low)로 만들고, 연결(no cutting)되어 있을 경우 리셋신호(RESET)가 활성화될 때 출력되는 장치판단코드(IDFU<0:N>)를 로직'하이'(High)로 만든다.
이와 같이 리셋신호(RESET)가 활성화될 때 생성된 장치판단코드(IDFU<0:N>)는 장치판단코드 구동부(104)가 장치판단 출력 인에이블 신호(IDREAD_EN)에 응답하여 글로벌 입/출력 라인(GIO<0:N>)으로 구동될 때까지 장치판단코드 생성부(102) 내에서 래칭되어 유지된다.
그리고, 도 5를 참조하며 장치판단코드 출력부(100)의 구성요소 중 장치판단코드 구동부(104)의 동작을 설명하면, 장치판단 출력 인에이블 신호(IDREAD_EN)가 로직'하이'(High)로 활성화되는 것에 응답하여 다수의 비트로 이루어진 장치판단코드(IDFU<0:N>)를 다수의 라인으로 이루어진 글로벌 입/출력 라인(GIO<0:N>)에 병렬(parallel)로 구동시킨다.
반면, 장치판단 출력 인에이블 신호(IDREAD_EN)가 로직'로우'(Low)로 비활성화되는 것에 응답하여 다수의 비트로 이루어진 장치판단코드(IDFU<0:N>)를 다수의 라인으로 이루어진 글로벌 입/출력 라인(GIO<0:N>)에 구동시키지 않는다.
즉, 장치판단코드 출력부(100)는, 장치판단모드(ID READ MODE)에 진입할 때 반도체 장치의 장치판단코드(IDFU<0:N>)를 반도체 장치 외부로 출력시키고, 장치판단모드(ID READ MODE)에서 탈출할 때 반도체 장치 장치판단코드(IDFU<0:N>)를 반도체 장치 외부로 출력시키지 않는다.
그리고, 코드 비교부(120)는, 장치선택모드(CHIP SELECTION MODE) 진입유무를 결정하는 장치선택 인에이블 신호(CHIPSEL_EN)에 응답하여 예정된 데이터 입/출력 패드(DQ)를 통해 외부에서 인가되는 장치선택코드(IDSEL<0:N>)와 장치판단코드 생성부(102)에서 생성된 장치판단코드(IDFU<0:N>)의 값을 비교하고, 비교결과 장치선택코드(IDSEL<0:N>)와 장치판단코드(IDFU<0:N>)의 값이 일치할 경우 장치매칭신호(MATCHID)를 활성화시켜 출력하고, 비교결과 장치선택코드(IDSEL<0:N>)와 장치판단코드(IDFU<0:N>)의 값이 일치하지 않을 경우 장치매칭신호(MATCHID)를 비활성화시켜 출력하며, 리셋신호(RESET)에 응답하여 비교결과와 상관없이 장치매칭신호(MATCHID)를 활성화시켜 출력한다.
도 6을 참조하면, 장치선택 인에이블 신호(CHIPSEL_EN)가 로직'하이'(High)로 활성화된 상태에서 장치판단코드(IDFU<0:N>)의 각 비트와 장치선택코드(IDSEL<0:N>)의 각 비트 값이 모두 일치하는지를 판단하여 모두 일치하는 경우 장치매칭신호(MATCHID)를 로직'하이'(High)로 활성화시켜 출력하고, 한 개의 비트라도 일치하지 않는 경우 장치매칭신호(MATCHID)를 로직'로우'(Low)로 비활성화시켜 출력하는 것을 알 수 있다.
또한, 장치선택 인에이블 신호(CHIPSEL_EN)가 로직'로우'(Low)로 비활성화된 상태에서는 장치판단코드(IDFU<0:N>)와 장치선택코드(IDSEL<0:N>)의 값을 비교한 결과와 상관없이 장치매칭신호(MATCHID)의 값을 변동시키지 않는 것을 알 수 있다.
또한, 리셋신호(RESET)가 로직'하이'(High)로 활성화되는 것에 응답하여 장치매칭신호(MATCHID)를 무조건 로직'하이'(High)로 활성화시키는 것을 알 수 있다.
그리고, 내부회로(140)는, 장치매칭신호(MATCHID)가 로직'하이'(High)로 활성화된 상태에서 동작제어모드(OPERATION CONTROL MODE) 진입유무를 결정하는 동작제어 인에이블 신호(OPERATION_CON)가 로직'하이'(High)로 활성화될 때 설정된 내부동작을 수행하며, 장치매칭신호(MATCHID)가 로직'로우'(Low)로 비활성화된 상태에서 동작제어 인에이블 신호(OPERATION_CON)가 비활성화될 때 설정된 내부동작을 수행하지 않는다.
즉, 내부회로(140)는, 반도체 장치 내부에서 생성된 장치판단코드(IDFU<0:N>)와 외부에서 인가되는 장치선택코드(IDSEL<0:N>)가 서로 일치하는 경우 동작제어 인에이블 신호(OPERATION_CON)에 응답하여 설정된 내부동작을 수행하게 된다.
따라서, 내부회로(140)는, 반도체 장치 내부에서 생성된 장치판단코드(IDFU<0:N>)와 외부에서 인가되는 장치선택코드(IDSEL<0:N>)가 한 비트라도 서로 일치하지 않게되는 경우 동작제어 인에이블 신호(OPERATION_CON)가 활성화되더라도 설정된 내부동작을 수행하지 않는다.
이때, 반도체 장치의 설정된 내부동작은 예컨대, 반도체 장치 내부에 구비된 이-퓨즈(electrical fuse) 컷팅 동작을 제어하는 동작일 수 있다. 참고로, 이-퓨즈(electrical fuse) 컷팅 동작은 반도체 장치가 패키징된 이후에도 퓨즈를 제어하는데 널리 사용되는 방식으로서 반도체 장치의 내부 설정을 변경시키거나 리페어 동작을 수행하기 위해 사용될 수 있으며, 이미 공지된 기술이므로 여기에서는 더 자세히 설명하지 않도록 하겠다.
또한, 반도체 장치의 설정된 내부동작은 예컨대, 내부에 구비된 모드 레지스터 셋(MRS)의 셋팅 동작을 제어하는 동작일 수 있다. 참고로, 모드 레지스터 셋(Mode Register Set : MRS)의 셋팅 동작은 반도체 장치의 설계자가 의도한대로 미리 설정해 놓는 방식으로서 대부분의 반도체 장치에서 널리 사용되는 방식이며, 이미 공지된 기술이므로 여기에서는 더 자세히 설명하지 않도록 하겠다.
도 2는 본 발명의 실시예에 따른 반도체 모듈의 구성을 도시한 블록 다이어그램이다.
도 2를 참조하면, 본 발명의 실시예에 따라 다수의 반도체 장치(240<1:4>)가 접속된 반도체 모듈(20)은, 장치판단모드(ID READ MODE : 도면에 직접적으로 도시되지 않음) 진입시 각각의 반도체 장치(240<1:4>)별로 설정된 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 반도체 모듈(20) 외부로 출력하는 장치판단코드 출력부(200)와, 장치선택모드(CHIP SELECTION MODE : 도면에 직접적으로 도시되지 않음) 진입시 외부에서 인가되는 장치선택코드(IDSEL<0:N>)를 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)와 각각 비교하고, 비교결과에 대응하여 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4)를 생성하는 코드 비교부(220), 및 동작제어모드(OPERATION CONTROL MODE : 도면에 직접적으로 도시되지 않음) 진입시 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4)에 응답하여 설정된 내부동작의 수행유무가 각각 결정되는 다수의 반도체 장치(240<1:4>)를 구비한다.
또한, 장치판단코드 출력부(200)에서 출력되는 장치판단코드(IDFU<0:N>)를 반도체 모듈 외부로 출력하고, 장치선택코드(IDSEL<0:N>)를 반도체 모듈 외부에서 인가받기 위한 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>)을 구비한다. 이때, 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>)은 다수의 반도체 장치(240<1:4>)에 각각 일 대 일로 대응한다. 즉, 다수의 반도체 장치(240<1:4>) 중 제1 반도체 장치(240<1>)는 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>) 중 제1 입/출력 핀(I/O PIN1<0:N>)을 통해 데이터를 입/출력하고, 제2 반도체 장치(240<2>)는 제2 입/출력 핀(I/O PIN2<0:N>)을 통해 데이터를 입/출력한다.
참고로, 도면에서는 반도체 모듈(20) 내부에 4개의 반도체 장치(240<1:4>)가 접속된 것처럼 도시되었지만, 이는 설명의 편의를 위하여 그렇게 한 것일 뿐, 실제로는 더 많거나 더 적은 개수의 반도체 장치가 반도체 모듈안에 접속될 수 있다.
또한, 도면에서는 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>) 중 제4 입/출력 핀(I/O PIN4<O:N>)를 통해서만 장치선택코드(IDSEL<0:N>)가 인가되는 것처럼 도시되었는데, 이는, 도면의 너무 복잡해 지는 것을 방지하기 위한 것으로, 실제로는 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>)을 통해 장치선택코드(IDSEL<0:N>)가 각각 입력될 수도 있고, 도면에서와 같이 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>) 중 일부 선택된 입/출력 핀을 통해서만 장치선택코드(IDSEL<0:N>)가 입력될 수도 있다.
전술한 구성을 바탕으로 본 발명의 실시예에 따라 다수의 반도체 장치(240<1:4>)가 접속된 반도체 모듈(20)의 동작을 설명하면 다음과 같다.
먼저, 장치판단코드 출력부(200)는, 장치판단 출력 인에이블 신호(IDREAD_EN) - 장치판단모드(ID READ MODE)의 진입유무에 대응하는 신호임 - 의 활성화구간에서 리셋신호(RESET)에 응답하여 각각의 반도체 장치(240<1:4>) 내부에서 생성된 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 각각의 반도체 장치(240<1:4>)별로 설정된 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>)을 통해 반도체 모듈(20) 외부로 출력한다.
또한, 장치판단코드 출력부(200)는, 장치판단 출력 인에이블 신호(IDREAD_EN)의 비활성화구간에서 리셋신호(RESET)에 응답하여 각각의 반도체 장치(240<1:4>) 내부에서 생성된 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 외부로 출력하지 않는다.
즉, 장치판단코드 출력부(200)는, 장치판단 출력 인에이블 신호(IDREAD_EN)가 로직'하이'(High)로 활성화될 때 다수의 반도체 장치(240<1:4>)에서 각각 생성되는 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>)으로 전달하는 동작을 수행한다.
반면, 장치판단코드 출력부(200)는, 장치판단 출력 인에이블 신호(IDREAD_EN)가 로직'로우'(Low)로 비활성화될 때 다수의 반도체 장치(240<1:4>)에서 각각 생성되는 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>)으로 전달하지 않는다.
이때, 다수의 반도체 장치(240<1:4>) 중 제1 반도체 장치(240<1>)에서 생성된 장치판단코드(IDFU1<0:N>)는 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>) 중 제1 입/출력 핀(I/O PIN1<0:N>)으로 출력하고, 제2 반도체 장치(240<2>)에서 생성된 장치판단코드(IDFU1<0:N>)는 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>) 중 제2 입/출력 핀(I/O PIN2<0:N>)으로 출력하는 방식과 같이 각각의 반도체 장치(240<1:4>)별로 대응되는 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>)을 통해 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 출력하게 된다.
그리고, 코드 비교부(220)는, 장치선택 인에이블 신호(CHIPSEL_EN) - 장치선택모드(CHIP SELECTION MODE) 진입유무에 대응하는 신호임 - 에 응답하여 각각의 반도체 장치(240<1:4>)별로 설정된 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>)을 통해 외부에서 인가되는 장치선택코드(IDSEL<0:N>)와 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)의 값을 각각 비교한다.
이때, 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4) 중 비교결과가 일치하는 신호를 활성화시키고 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4) 중 비교결과가 일치하지 않는 신호를 비활성화시켜 다수의 반도체 장치(240<1:4>)로 각각 출력한다.
또한, 리셋신호(RESET)에 응답하여 비교결과와 상관없이 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4)를 모두 활성화시켜 다수의 반도체 장치(240<1:4>)로 각각 출력한다.
즉, 코드 비교부(220)는, 다수의 반도체 장치(240<1:4>)에서 각각 출력되는 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)와 반도체 모듈(20) 외부에서 인가되는 한 개의 장치선택코드(IDSEL<0:N>)를 각각 비교한 뒤, 모든 비트가 정확히 일치하는 장치판단코드에 대응하는 장치매칭신호를 로직'하이'(High)로 활성화시킨다.
예컨대, 코드 비교부(220)는, 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>) 중 제3 장치판단코드(IDFU3<0:N>)와 장치선택코드(IDSEL<0:N>)가 완전히 일치하고 나머지 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU4<0:N>)는 일치하지 않을 때, 이를 인식하여 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4) 중 제3 장치매칭신호(MATCHID3)를 로직'하이'(High)로 활성화시키고 나머지 장치매칭신호(MATCHID1, MATCHID2, MATCHID4)를 로직'로우'(Low)로 비활성화시킨다.
이렇게, 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4) 중 제3 장치매칭신호(MATCHID3)를 로직'하이'(High)로 활성화시키고 나머지 장치매칭신호(MATCHID1, MATCHID2, MATCHID4)를 로직'로우'(Low)로 비활성화된다는 것은 다수의 반도체 장치(240<1:4>) 중 제3 반도체 장치(240<3>)이 선택되고 나머지 반도체 장치들(240<1>, 240<2>, 240<4>)은 선택되지 않았다는 것을 의미한다.
또한, 장치선택코드(IDSEL<0:N>)는 반도체 모듈 외부에서 한 번에 한 개만 인가되는 방식이며, 여러 번에 걸쳐서 여러 개의 장치선택코드(IDSEL<0:N>)를 인가받는 것도 가능하다.
예컨대, 첫 번째로 인가되는 장치선택코드(IDSEL<0:N>)는 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>) 중 제1 장치판단코드(IDFU1<0:N>)와 일치하도록 제어하고, 두 번째로 인가되는 장치선택코드(IDSEL<0:N>)는 제4 장치판단코드(IDFU4<0:N>)와 일치하도록 제어할 수 있다.
이와 같은, 두 단계를 통해 장치선택코드(IDSEL<0:N>)가 인가되면, 코드 비교부(220)에서는 첫 번째 단계에서 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4) 중 제1 장치매칭신호(MATCHID1)를 로직'하이'(High)로 활성화시키고, 두 번째 단계에서 제4 장치매칭신호(MATCHID4)를 로직'하이'(High)로 활성화시킴으로써, 결론적으로 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4) 중 두 개의 장치매칭신호(MATCHID1, MATCHID4)를 활성화시키게 된다.
이렇게, 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4) 중 제1 장치매칭신호(MATCHID1)와 제4 장치매칭신호(MATCHID4)를 로직'하이'(High)로 활성화시키고 나머지 장치매칭신호(MATCHID2, MATCHID3)를 로직'로우'(Low)로 비활성화된다는 것은 다수의 반도체 장치(240<1:4>) 중 제1 반도체 장치(240<1>)와 제4 반도체 장치(240<4>)가 선택되고 나머지 반도체 장치들(240<2>, 240<3>)은 선택되지 않았다는 것을 의미한다.
또한, 코드 비교부(220)는, 리셋신호(RESET)가 활성화되는 것에 응답하여 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4)를 모두 로직'하이'(High)로 활성화시키게 되며, 이 상태에서 코드 비교부(220)로 장치선택코드(IDSEL<0:N>)가 인가되지 않게 되어 코드 비교부(220)가 비교동작을 수행하지 않을 경우 다수의 반도체 장치(240<1:4>)가 모두 선택되는 것과 같은 상태가 된다.
그리고, 다수의 반도체 장치(240<1:4>) 각각은, 리셋신호(RESET)에 응답하여 내부에 구비된 퓨즈 셋을 통해 각각의 장치판단코드(IDFU<0> or IDFU<1> or IDFU<3> or IDFU<4>)를 생성하고, 인가되는 장치매칭신호(MATCHID1 or MATCHID2 or MATCHID3 or MATCHID4)가 활성화된 상태에서 동작제어 인에이블 신호(OPERATION_CON) - 동작제어모드(OPERATION CONTROL MODE)의 진입유무에 대응함 - 가 활성화될 때 설정된 내부동작을 수행한다.
또한, 다수의 반도체 장치(240<1:4>) 각각은, 인가되는 장치매칭신호(MATCHID1 or MATCHID2 or MATCHID3 or MATCHID4)가 비활성화된 상태에서 동작제어 인에이블 신호(OPERATION_CON)가 비활성화될 때 설정된 내부동작을 수행하지 않는 다.
이렇게, 다수의 반도체 장치(240<1:4>)는 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4)에 각각 대응하여 설정된 내부동작을 수행하는 것이 각각 결정되므로, 다수의 반도체 장치(240<1:4>) 중 코드 비교부(220)의 동작을 통해 선택된 반도체 장치는 동작제어모드(OPERATION CONTROL MODE)에서 설정된 내부동작을 수행하게 된다.
반면, 다수의 반도체 장치(240<1:4>) 중 코드 비교부(220)의 동작을 통해 선택되지 않은 반도체 장치는 동작제어모드(OPERATION CONTROL MODE)에서 설정된 내부동작을 수행하지 않게 된다.
이때, 반도체 장치의 설정된 내부동작은 예컨대, 반도체 장치 내부에 구비된 이-퓨즈(electrical fuse) 컷팅 동작을 제어하는 동작일 수 있다. 참고로, 이-퓨즈(electrical fuse) 컷팅 동작은 반도체 장치가 패키징된 이후에도 퓨즈를 제어하는데 널리 사용되는 방식으로서 반도체 장치의 내부 설정을 변경시키거나 리페어 동작을 수행하기 위해 사용될 수 있으며, 이미 공지된 기술이므로 여기에서는 더 자세히 설명하지 않도록 하겠다.
또한, 반도체 장치의 설정된 내부동작은 예컨대, 내부에 구비된 모드 레지스터 셋(MRS)의 셋팅 동작을 제어하는 동작일 수 있다. 참고로, 모드 레지스터 셋(Mode Register Set : MRS)의 셋팅 동작은 반도체 장치의 설계자가 의도한대로 미리 설정해 놓는 방식으로서 대부분의 반도체 장치에서 널리 사용되는 방식이며, 이미 공지된 기술이므로 여기에서는 더 자세히 설명하지 않도록 하겠다.
도 3은 본 발명의 실시예에 따른 반도체 시스템의 구성을 도시한 블록 다이어그램이다.
도 3을 참조하면, 본 발명의 실시예에 따라 다수의 반도체 장치(310<1:4>) 및 다수의 반도체 장치(310<1:4>)를 공통으로 제어하는 반도체 컨트롤러를 구비하는 반도체 시스템은, 장치판단모드(ID READ MODE : 도면에 직접적으로 도시되지 않음) 진입시 각각 설정된 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 반도체 시스템으로 출력하고, 장치선택모드(CHIP SELECTION MODE : 도면에 직접적으로 도시되지 않음) 진입시 반도체 컨트롤러에서 인가되는 장치선택코드(IDSEL<0:N>)와 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 각각 비교하며, 동작제어모드(OPERATION CONTROL MODE : 도면에 직접적으로 도시되지 않음) 진입시 비교결과에 대응하여 설정된 내부동작의 수행유무가 각각 결정되는 다수의 반도체 장치(310<1:4>), 및 장치판단모드(ID READ MODE) 진입시 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 입력받아 저장하고, 장치선택모드(CHIP SELECTION MODE) 진입시 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>) 중 어느 하나의 코드를 장치선택코드(IDSEL<0:N>)로서 출력하는 반도체 컨트롤러를 구비한다.
이때, 다수의 반도체 장치(310<1:4>)는 반도체 모듈에 접속되어 있으며, 반도체 모듈 내부에서는 다수의 반도체 장치(310<1:4>)뿐만 아니라 각각의 반도체 장치(310<1:4>)에서 출력되는 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 반도체 컨트롤러로 전달하고 반도체 컨트롤러에서 전송되는 장치선택코드(IDSEL<0:N>)를 다수의 반도체 장치(310<1:4>)로 전달하기 위한 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>)이 더 구비된다.
여기서, 반도체 컨트롤러는, 장치판단 출력 인에이블 신호(IDREAD_EN)에 응답하여 반도체 모듈에 접속된 다수의 반도체 장치(310<1:4>)에서 각각 인가되는 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 저장하기 위한 장치판단코드 저장부(380), 및 장치선택 인에이블 신호(CHIPSEL_EN)에 응답하여 장치판단코드 저장부(380)에 저장된 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>) 중 어느 하나의 코드를 선택 - 선택기준이 미리 설정됨 - 하여 장치선택코드(IDSEL<0:N>)로서 다수의 반도체 장치(310<1:4>)에 각각 전달하기 위한 장치선택코드 출력부(390)를 구비한다.
또한, 반도체 컨트롤러 내부에도 반도체 모듈과 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)및 장치선택코드(IDSEL<0:N>)를 입/출력 받기 위한 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>)이 구비된다.
이때, 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>)은 다수의 반도체 장치(310<1:4>)에 각각 일 대 일로 대응한다. 즉, 다수의 반도체 장치(310<1:4>) 중 제1 반도체 장치(310<1>)는 다수의 입/출력 핀(I/O PIN1<O:N>, I/O PIN2<O:N>, I/O PIN3<O:N>, I/O PIN4<O:N>) 중 제1 입/출력 핀(I/O PIN1<0:N>)을 통해 데이터를 입/출력하고, 제2 반도체 장치(310<2>)는 제2 입/출력 핀(I/O PIN2<0:N>)을 통해 데이터를 입/출력한다.
참고로, 도면에서는 반도체 모듈 내부에 4개의 반도체 장치(310<1:4>)가 접속된 것처럼 도시되었지만, 이는 설명의 편의를 위하여 그렇게 한 것일 뿐, 실제로는 더 많거나 더 적은 개수의 반도체 장치가 반도체 모듈안에 접속될 수 있다.
전술한 구성을 바탕으로 본 발명의 실시예에 따라 다수의 반도체 장치(310<1:4>) 및 다수의 반도체 장치(310<1:4>)를 공통으로 제어하는 반도체 컨트롤러를 구비하는 반도체 시스템의 동작을 설명하면 다음과 같다.
먼저, 다수의 반도체 장치(310<1:4>)는, 장치판단 출력 인에이블 신호(IDREAD_EN) - 장치판단모드(ID READ MODE)의 진입유무에 대응하는 신호임 - 에 따라 각각 내부에 구비된 퓨즈 셋을 통해 생성된 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 반도체 컨트롤러로 출력한다.
또한, 다수의 반도체 장치(310<1:4>)는, 장치선택 인에이블 신호(CHIPSEL_EN) - 장치선택모드(CHIP SELECTION MODE) 진입유무에 대응하는 신호임 - 에 따라 반도체 컨트롤러에서 각각 인가되는 한 개의 장치선택코드(IDSEL<0:N>)와 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)의 값을 각각 비교하여 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4 : 도면에 직접적으로 도시되지 않음)의 활성화유무를 각각 결정한 뒤, 동작제어 인에이블 신호(OPERATION_CON) - 동작제어모드(OPERATION CONTROL MODE)의 진입유무에 대응함 - 및 각각의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4)에 따라 설정된 내부동작의 수행유무가 각각 결정된다.
즉, 다수의 반도체 장치(310<1:4>)는 장치판단 출력 인에이블 신호(IDREAD_EN)와 장치선택 인에이블 신호(CHIPSEL_EN) 및 동작제어 인에이블 신호(OPERATION_CON)에 따라 그 동작이 세가지로 나누어진다.
구체적으로, 장치판단 출력 인에이블 신호(IDREAD_EN)에 대응하는 장치판단모드(ID READ MODE) 동작에서는 다수의 반도체 장치(310<1:4>)를 각각 구별하기 위해 사용되는 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 반도체 장치 컨트롤러로 전송한다. 이와 같은 동작을 통해 반도체 장치 컨트롤러에서는 반도체 모듈 내부에 구비된 반도체 장치를 각각 구별할 수 있게 된다.
그리고, 장치선택 인에이블 신호(CHIPSEL_EN)에 대응하는 장치선택모드(CHIP SELECTION MODE) 동작에서는 다수의 반도체 장치(310<1:4>) 중 어떠한 반도체 장치를 선택할지를 결정하는 동작이다.
즉, 다수의 반도체 장치(310<1:4>) 중 불량이 발생하거나 설정을 변경해야하는 반도체 장치가 있으면, 이를 선택하여 불량을 리페어하거나 설정을 변경시키는 동작이 수행될 수 있도록 하여야 하므로 반도체 컨트롤러에서 미리 알고 있는 다수의 반도체 장치(310<1:4>)에 대한 다수의 장치선택코드(IDSEL<0:N>)를 기초로 하여 다수의 반도체 장치(310<1:4>) 중 설정된 내부동작을 수행시킬 반도체 장치를 선택하게 된다.
이때, 다수의 반도체 장치(310<1:4>) 중 불량이 발생하거나 설정을 변경해야하는 반도체 장치의 개수가 여러개일 경우, 이를 한 번에 선택하여 불량을 리페어하거나 설정을 변경시키는 동작이 수행될 수도 있어야 하기 때문에, 장치선택모드(CHIP SELECTION MODE)의 동작을 반복하여 수행함으로써 다수의 반도체 장치(310<1:4>) 중 적어도 두 개 이상의 반도체 장치를 선택하는 것도 가능하다.
또한, 다수의 반도체 장치(310<1:4>)의 설정을 모두 한 번에 변경해야 하는 경우도 발생할 수 있는데, 이를 위해 장치선택모드(CHIP SELECTION MODE)의 동작을 다수의 반도체 장치(310<1:4>)에 대응하는 횟수만큼 반복하는 것은 매우 비효율적이므로, 장치선택모드(CHIP SELECTION MODE)의 동작이 한 번도 수행되지 않았을 때에는 다수의 반도체 장치(310<1:4>)가 모두 선택되어 있도록 할 수 있다.
즉, 다수의 반도체 장치(310<1:4>) 중 불량을 리페어하거나 설정을 변경해야 하는 반도체 장치의 개수가 반(1/2)을 넘어서지 않는 경우에는 장치선택모드(CHIP SELECTION MODE)의 동작을 반복할 때마다 다수의 반도체 장치(310<1:4>) 중 선택되는 반도체 장치의 개수를 한 개씩 늘려가도록 제어하고, 다수의 반도체 장치(310<1:4>) 중 불량을 리페어하거나 설정을 변경해야 하는 반도체 장치의 개수가 반(1/2)을 넘어서는 경우에는 장치선택모드(CHIP SELECTION MODE)의 동작을 반복할 때마다 다수의 반도체 장치(310<1:4>) 중 선택되지 않는 반도체 장치의 개수를 한 개씩 늘려가도록 제어하는 방식이 사용될 수도 있다.
그리고, 동작제어 인에이블 신호(OPERATION_CON)에 대응하는 동작제어모드(OPERATION CONTROL MODE) 동작에서는 장치선택모드(CHIP SELECTION MODE)를 통해 다수의 반도체 장치(310<1:4>) 중 선택된 반도체 장치가 직접적으로 설정된 내부동작을 수행하도록 하는 동작이다. 따라서, 다수의 반도체 장치(310<1:4>) 중 선택된 반도체 장치만 설정된 내부동작을 수행하고 선택되지 않은 반도체 장치는 설정된 내부동작을 수행하지 않게 된다.
그리고, 반도체 컨트롤러는, 장치판단 출력 인에이블 신호(IDREAD_EN)에 대응하는 장치판단모드(ID READ MODE)에서 반도체 모듈에 접속된 다수의 반도체 장치(310<1:4>)로부터 각각 출력되는 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 저장한 뒤, 장치선택 인에이블 신호(CHIPSEL_EN)에 대응하는 장치선택모드(CHIP SELECTION MODE)에서 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>) 중 어느 하나의 코드를 장치선택코드(IDSEL<0:N>)로서 다수의 반도체 장치(310<1:4>)로 각각 전송하는 동작을 수행한다.
이렇게 반도체 컨트롤러는 장치판단모드(ID READ MODE) 진입시 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 모두 저장하는 동작을 통해 다수의 반도체 장치(310<1:4>)를 구별할 수 있게 된다.
그리고, 다수의 반도체 장치(310<1:4>) 중 불량이 발생하거나 설정을 변경해야 하는 장치가 존재하는 경우, 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>) 중 불량이 발생하거나 설정을 변경해야 하는 반도체 장치에 대응하는 장치판단코드를 장치선택코드(IDSEL<0:N>)로서 출력하게 되고, 그에 따라 다수의 반도체 장치(310<1:4>) 중 어느 하나의 반도체 장치가 선택된다.
또한, 다수의 반도체 장치(310<1:4>) 중 불량이 발생하거나 설정을 변경해야 하는 장치가 여러개 존재하는 경우에는 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>) 중 불량이 발생하거나 설정을 변경해야 하는 반도체 장치에 대응하는 여러개의 장치판단코드를 순차적으로 장치선택코드(IDSEL<0:N>)로서 출력하게 되고, 그에 따라 다수의 반도체 장치(310<1:4>) 중 여러개의 반도체 장치가 선택된다.
이때, 반도체 장치의 설정된 내부동작은 예컨대, 반도체 장치 내부에 구비된 이-퓨즈(electrical fuse) 컷팅 동작을 제어하는 동작일 수 있다. 참고로, 이-퓨즈(electrical fuse) 컷팅 동작은 반도체 장치가 패키징된 이후에도 퓨즈를 제어하는데 널리 사용되는 방식으로서 반도체 장치의 내부 설정을 변경시키거나 리페어 동작을 수행하기 위해 사용될 수 있으며, 이미 공지된 기술이므로 여기에서는 더 자세히 설명하지 않도록 하겠다.
또한, 반도체 장치의 설정된 내부동작은 예컨대, 내부에 구비된 모드 레지스터 셋(MRS)의 셋팅 동작을 제어하는 동작일 수 있다. 참고로, 모드 레지스터 셋(Mode Register Set : MRS)의 셋팅 동작은 반도체 장치의 설계자가 의도한대로 미리 설정해 놓는 방식으로서 대부분의 반도체 장치에서 널리 사용되는 방식이며, 이미 공지된 기술이므로 여기에서는 더 자세히 설명하지 않도록 하겠다.
도 7a는 본 발명의 실시예에 따른 반도체 컨트롤러의 동작을 설명하기 위해 도시한 순서도이다.
도 7b는 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하기 위해 도시한 순서도이다.
도 3과 도 7a 및 도 7b를 함께 참조하면, 본 발명의 실시예에 따라 다수의 반도체 장치(310<1:4>) 및 다수의 반도체 장치(310<1:4>)를 공통으로 제어하는 반도체 컨트롤러를 구비하는 반도체 시스템의 동작방법은, 장치판단모드(ID READ MODE)에 진입한 후 액티브(ACT)-리드(RD)-프리차지(PCG) 동작이 다수의 반도체 장치(310<1:4>)에서 각각 수행될 수 있도록 하여 다수의 반도체 장치(310<1:4>)에 각각 대응하는 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 상기 반도체 컨트롤러에 저장하는 단계와, 장치선택모드(CHIP SELECTION MODE)에 진입한 후 액티브(ACT)-라이트(WT)-프리차지(PCG) 동작이 다수의 반도체 장치(310<1:4>)에서 각각 수행될 수 있도록 하여 반도체 컨트롤러에 저장된 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>) 중 어느 하나의 코드를 장치선택코드(IDSEL<0:N>)로서 다수의 반도체 장치(310<1:4>)에 각각 전달함으로써, 다수의 반도체 장치(310<1:4>) 중 어느 하나의 장치를 선택하는 단계, 및 동작제어모드(OPERATION CONTROL MODE)에 진입한 후 다수의 반도체 장치(310<1:4>) 중 어느 하나의 반도체 장치를 선택하는 단계를 거치지 않음으로써 다수의 반도체 장치(310<1:4>)가 모두 각각 설정된 내부동작을 수행하거나, 다수의 반도체 장치(310<1:4>)중 어느 하나의 반도체 장치를 선택하는 단계를 거침으로써 선택된 반도체 장치가 설정된 내부동작을 수행하도록 제어하는 단계를 포함한다.
참고로, 도면에는 직접적으로 도시되진 않았지만, 리셋 신호(RESET)에 응답하여 다수의 반도체 장치(310<1:4>)에 각각 구비된 퓨즈 셋을 통해 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>)를 생성하는 단계, 및 리셋 신호(RESET)에 응답하여 다수의 반도체 장치(310<1:4>) 내부에서 각각 생성되는 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4)를 모두 활성화시키는 단계가 더 포함된다.
그리고, 다수의 반도체 장치(310<1:4>) 중 어느 하나의 반도체 장치를 선택하는 단계는, 다수의 반도체 장치(310<1:4>)에 대응하는 다수의 장치판단코드(IDFU1<0:N>, IDFU2<0:N>, IDFU3<0:N>, IDFU4<0:N>) 중 장치선택코드(IDSEL<0:N>)와 일치하는 장치판단코드에 대응하는 반도체 장치는 내부에서 생성되는 장치매칭신호(MATCHID)를 활성화 상태('1')로 유지시키는 단계, 및 다수의 반도체 장치(310<1:4>)에 대응하는 다수의 반도체 장치(310<1:4>) 중 장치선택코드(IDSEL<0:N>)와 일치하지 않는 장치판단코드에 대응하는 반도체 장치는 내부에서 생성되는 장치매칭신호(MATCHID)를 비활성화 상태('0')로 천이시키는 단계를 포함한다.
그리고, 동작제어모드(OPERATION CONTROL MODE)에 진입한 후 선택된 반도체 장치가 설정된 내부동작을 수행하도록 제어하는 단계는, 동작제어모드(OPERATION CONTROL MODE)에 진입한 후 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4) 중 활성화되는 신호('1')에 대응하는 반도체 장치(310<1> or 310<2> or 310<3> or 310<4>)에서 설정된 내부동작을 수행시키는 단계, 및 동작제어모드(OPERATION CONTROL MODE)에 진입한 후 다수의 장치매칭신호(MATCHID1, MATCHID2, MATCHID3, MATCHID4) 중 비활성화되는 신호('0')에 대응하는 반도체 장치(310<1> or 310<2> or 310<3> or 310<4>)에서 설정된 내부동작을 수행시키지 않는 단계를 포함한다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 다수의 반도체 장치를 포함하는 반도체 모듈이 제작된 상태에서도 각 반도체 장치를 구별할 수 있는 다이 아이디 정보를 통해 적어도 한 개 이상의 반도체 장치를 선택한 뒤, 선택된 반도체 장치에만 설정된 내부동작 - 이_퓨즈 동작제어 또는 메모리 레지스터 셋팅 등을 포함함 - 이 수행될 수 있도록 한다.
이를 통해, 다수의 반도체 장치를 포함하는 반도체 모듈이 제작된 상태에서도 불량이 발생한 반도체 장치만을 선택하여 제어하는 것이 가능하다. 따라서, 반도체 모듈 제작시 일부 반도체 장치의 불량으로 인해 낭비되었던 생산비용을 절감시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
100, 200 : 장치판단코드 출력부 120, 220 : 코드 비교부
140 : 내부회로 102 : 장치판단코드 생성부
104 : 장치판단코드 구동부 20 : 반도체 모듈
240<1:4>, 310<1:4> : 다수의 반도체 장치
260<1:4>, 360<1:4>, 370<1:4> : 다수의 입/출력 핀
380 : 장치판단코드 저장부 390 : 장치선택코드 출력부

Claims (24)

  1. 장치판단모드 진입시 설정된 장치판단코드를 외부로 출력하기 위한 장치판단코드 출력부;
    장치선택모드 진입시 외부에서 인가되는 장치선택코드와 상기 장치판단코드의 값을 비교하고, 비교결과에 대응하여 장치매칭신호를 생성하는 코드 비교부; 및
    동작제어모드 진입시 상기 장치매칭신호에 따라 설정된 내부동작의 수행유무가 결정되는 내부회로
    를 구비하는 반도체 장치.
  2. 제1항에 있어서,
    상기 장치판단코드 출력부는,
    리셋신호에 응답하여 퓨즈 셋을 통해 미리 설정된 상기 장치판단코드를 생성하기 위한 장치판단코드 생성부; 및
    상기 장치판단모드 진입유무를 결정하는 장치판단 출력 인에이블 신호에 응답하여 상기 장치판단코드를 글로벌 입/출력 라인으로 구동하여 예정된 데이터 입/출력 패드를 통해 외부로 출력하기 위한 장치판단코드 구동부
    를 구비하는 반도체 장치.
  3. 제2항에 있어서,
    상기 코드 비교부는,
    상기 예정된 입/출력 패드를 통해 외부에서 인가되는 상기 장치선택코드와 상기 장치판단코드의 값을 비교하기 위한 비교부;
    상기 장치선택모드 진입유무를 결정하는 장치선택 인에이블 신호에 응답하여 상기 비교부에서 출력되는 신호를 상기 장치매칭신호로서 출력하기 위한 장치매칭신호 출력부; 및
    상기 리셋신호에 응답하여 상기 비교부의 출력신호와 상관없이 상기 장치매칭신호를 강제로 활성화시키기 위한 강제 활성화부를 구비하는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서,
    상기 코드 비교부는,
    상기 장치선택 인에이블 신호에 응답하여 상기 예정된 데이터 입/출력 패드를 통해 외부에서 인가되는 상기 장치선택코드와 상기 장치판단코드의 값을 비교하고,
    비교결과가 일치할 경우 상기 장치매칭신호를 활성화시켜 출력하고,
    비교결과가 일치하지 않을 경우 상기 장치매칭신호를 비활성화시켜 출력하며,
    상기 리셋신호에 응답하여 비교결과와 상관없이 상기 장치매칭신호를 활성화시켜 출력하는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 내부회로는,
    상기 장치매칭신호가 활성화된 상태에서 상기 동작제어모드 진입유무를 결정하는 동작제어 인에이블 신호가 활성화될 때 상기 설정된 내부동작을 수행하며,
    상기 장치매칭신호가 비활성화된 상태에서 상기 동작제어 인에이블 신호가 비활성화될 때 상기 설정된 내부동작을 수행하지 않는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 설정된 내부동작은,
    내부에 구비된 이-퓨즈(electrical fuse) 컷팅 동작을 제어하는 동작인 것을 특징으로 하는 반도체 장치.
  7. 제5항에 있어서,
    상기 설정된 내부동작은,
    내부에 구비된 모드 레지스터 셋(MRS)의 셋팅 동작을 제어하는 동작인 것을 특징으로 하는 반도체 장치.
  8. 다수의 반도체 장치가 접속된 반도체 모듈에 있어서,
    장치판단모드 진입시 각각의 반도체 장치별로 설정된 다수의 장치판단코드를 외부로 출력하는 장치판단코드 출력부;
    장치선택모드 진입시 외부에서 인가되는 장치선택코드를 상기 다수의 장치판단코드와 각각 비교하고, 비교결과에 대응하여 다수의 장치매칭신호를 생성하는 코드 비교부; 및
    동작제어모드 진입시 상기 다수의 장치매칭신호에 응답하여 설정된 내부동작의 수행유무가 각각 결정되는 상기 다수의 반도체 장치
    를 구비하는 반도체 모듈.
  9. 제8항에 있어서,
    상기 장치판단코드 출력부는,
    장치판단 출력 인에이블 신호 - 상기 장치판단모드의 진입유무에 대응하는 신호임 - 의 활성화구간에서 리셋신호에 응답하여 상기 각각의 반도체 장치 내부에서 생성된 상기 다수의 장치판단코드를 상기 각각의 반도체 장치별로 설정된 입/출력 핀을 통해 상기 반도체 모듈 외부로 출력하고,
    상기 장치판단 출력 인에이블 신호의 비활성화구간에서 리셋신호에 응답하여 상기 각각의 반도체 장치 내부에서 생성된 상기 다수의 장치판단코드를 외부로 출력하지 않는 것을 특징으로 하는 반도체 모듈.
  10. 제9항에 있어서,
    상기 코드 비교부는,
    장치선택 인에이블 신호 - 상기 장치선택모드 진입유무에 대응하는 신호임 - 에 응답하여 상기 각각의 반도체 장치별로 설정된 입/출력 핀을 통해 외부에서 인가되는 상기 장치선택코드와 상기 다수의 장치판단코드의 값을 각각 비교하고,
    상기 다수의 장치매칭신호 중 비교결과가 일치하는 신호를 활성화시키고 상기 다수의 장치매칭신호 중 비교결과가 일치하지 않는 신호를 비활성화시켜 상기 다수의 반도체 장치로 각각 출력하며,
    상기 리셋신호에 응답하여 비교결과와 상관없이 상기 다수의 장치매칭신호를 모두 활성화시켜 상기 다수의 반도체 장치로 각각 출력하는 것을 특징으로 하는 반도체 모듈.
  11. 제10항에 있어서,
    상기 다수의 반도체 장치 각각은,
    상기 리셋신호에 응답하여 내부에 구비된 퓨즈 셋을 통해 각각의 장치판단코드를 생성하고,
    인가되는 장치매칭신호가 활성화된 상태에서 동작제어 인에이블 신호 - 상기 동작제어모드의 진입유무에 대응함 - 가 활성화될 때 상기 설정된 내부동작을 수행하며,
    인가되는 장치매칭신호가 비활성화된 상태에서 상기 동작제어 인에이블 신호가 비활성화될 때 상기 설정된 내부동작을 수행하지 않는 것을 특징으로 하는 반도체 모듈.
  12. 제11항에 있어서,
    상기 설정된 내부동작은,
    상기 다수의 반도체 장치 내부에 각각 구비된 이-퓨즈(electrical fuse) 컷팅 동작을 제어하는 동작인 것을 특징으로 하는 반도체 모듈.
  13. 제11항에 있어서,
    상기 설정된 내부동작은,
    상기 반도체 장치 내부에 각각 구비된 모드 레지스터 셋(MRS)의 셋팅 동작을 제어하는 동작인 것을 특징으로 하는 반도체 모듈.
  14. 다수의 반도체 장치 및 상기 다수의 반도체 장치를 공통으로 제어하는 반도체 컨트롤러를 구비하는 반도체 시스템에 있어서,
    장치판단모드 진입시 각각 설정된 다수의 장치판단코드를 상기 반도체 시스템으로 출력하고, 장치선택모드 진입시 상기 반도체 컨트롤러에서 인가되는 장치선택코드와 상기 다수의 장치판단코드를 각각 비교하며, 동작제어모드 진입시 비교결과에 대응하여 설정된 내부동작의 수행유무가 각각 결정되는 상기 다수의 반도체 장치; 및
    상기 장치판단모드 진입시 상기 다수의 장치판단코드를 입력받아 저장하고, 상기 장치선택모드 진입시 상기 다수의 장치판단코드 중 어느 하나의 코드를 상기 장치선택코드로서 출력하는 상기 반도체 컨트롤러
    을 구비하는 반도체 시스템.
  15. 제14항에 있어서,
    상기 다수의 반도체 장치는,
    장치판단 출력 인에이블 신호 - 상기 장치판단모드의 진입유무에 대응하는 신호임 - 에 따라 각각 내부에 구비된 퓨즈 셋을 통해 생성된 상기 다수의 장치판단코드를 상기 반도체 컨트롤러로 출력하고,
    장치선택 인에이블 신호 - 상기 장치선택모드 진입유무에 대응하는 신호임 - 에 따라 상기 반도체 컨트롤러에서 각각 인가되는 한 개의 장치선택코드와 상기 다수의 장치판단코드의 값을 각각 비교하여 다수의 장치매칭신호의 활성화유무를 각각 결정하며,
    동작제어 인에이블 신호 - 상기 동작제어모드의 진입유무에 대응함 - 및 각각의 장치매칭신호에 따라 상기 설정된 내부동작의 수행유무가 각각 결정되는 것을 특징으로 하는 반도체 시스템.
  16. 제15항에 있어서,
    상기 반도체 컨트롤러는,
    상기 장치판단 출력 인에이블 신호에 응답하여 상기 다수의 반도체 장치에서 각각 인가되는 상기 다수의 장치판단코드를 저장하기 위한 장치판단코드 저장부; 및
    상기 장치선택 인에이블 신호에 응답하여 상기 장치판단코드 저장부에 저장된 상기 다수의 장치판단코드 중 어느 하나의 코드를 선택 - 선택기준이 미리 설정됨 - 하여 상기 장치선택코드로서 상기 다수의 반도체 장치에 각각 전달하기 위한 장치선택코드 출력부를 구비하는 것을 특징으로 하는 반도체 시스템.
  17. 제16항에 있어서,
    상기 설정된 내부동작은,
    상기 다수의 반도체 장치 내부에 각각 구비된 이-퓨즈(electrical fuse) 컷팅 동작을 제어하는 동작인 것을 특징으로 하는 반도체 시스템.
  18. 제16항에 있어서,
    상기 설정된 내부동작은,
    상기 다수의 반도체 장치 내부에 각각 구비된 모드 레지스터 셋(MRS)의 셋팅 동작을 제어하는 동작인 것을 특징으로 하는 반도체 시스템.
  19. 다수의 반도체 장치 및 상기 다수의 반도체 장치를 공통으로 제어하는 반도체 컨트롤러를 구비하는 반도체 시스템의 동작방법에 있어서,
    장치판단모드에 진입한 후 상기 다수의 반도체 장치에 각각 대응하는 다수의 장치판단코드를 상기 반도체 컨트롤러에 저장하는 단계;
    장치선택모드에 진입한 후 상기 반도체 컨트롤러에 저장된 상기 다수의 장치판단코드 중 어느 하나의 코드를 장치선택코드로서 상기 다수의 반도체 장치에 각각 전달함으로써, 상기 다수의 반도체 장치 중 어느 하나의 장치를 선택하는 단계; 및
    동작제어모드에 진입한 후 상기 선택하는 단계를 거치지 않음으로써 상기 다수의 반도체 장치가 각각 설정된 내부동작을 수행하거나, 상기 선택하는 단계를 거침으로써 선택된 반도체 장치가 설정된 내부동작을 수행하도록 제어하는 단계
    를 포함하는 반도체 시스템의 동작방법.
  20. 제19항에 있어서,
    리셋 신호에 응답하여 상기 다수의 반도체 장치에 각각 구비된 퓨즈 셋을 통해 상기 다수의 장치판단코드를 생성하는 단계; 및
    상기 리셋 신호에 응답하여 상기 다수의 반도체 장치 내부에서 각각 생성되는 다수의 장치매칭신호를 모두 활성화시키는 단계를 더 포함하는 반도체 시스템의 동작방법.
  21. 제20항에 있어서,
    상기 선택하는 단계는,
    상기 다수의 반도체 장치 중 상기 장치선택코드와 일치하는 장치판단코드를 갖는 장치는 내부에서 생성되는 상기 장치매칭신호를 활성화 상태로 유지시키는 단계; 및
    상기 다수의 반도체 장치 중 상기 장치선택코드와 일치하지 않는 장치판단코드를 갖는 장치는 내부에서 생성되는 상기 장치매칭신호를 비활성화 상태로 천이시키는 단계를 포함하는 것을 특징으로 하는 반도체 시스템의 동작방법.
  22. 제21항에 있어서,
    상기 제어하는 단계는,
    상기 동작제어모드에 진입한 후 상기 다수의 장치매칭신호 중 활성화되는 신호에 대응하는 반도체 장치에서 상기 설정된 내부동작을 수행시키는 단계; 및
    상기 동작제어모드에 진입한 후 상기 다수의 장치매칭신호 중 비활성화되는 신호에 대응하는 반도체 장치에서 상기 설정된 내부동작을 수행시키지 않는 단계를 포함하는 것을 특징으로 하는 반도체 시스템의 동작방법.
  23. 제22항에 있어서,
    상기 설정된 내부동작은,
    상기 다수의 반도체 장치 내부에 각각 구비된 이-퓨즈(electrical fuse) 컷팅 동작을 제어하는 동작인 것을 특징으로 하는 반도체 시스템의 동작방법.
  24. 제22항에 있어서,
    상기 설정된 내부동작은,
    상기 다수의 반도체 장치 내부에 각각 구비된 모드 레지스터 셋(MRS)의 셋팅 동작을 제어하는 동작인 것을 특징으로 하는 반도체 시스템의 동작방법.
KR1020100065011A 2010-07-06 2010-07-06 반도체 모듈에 포함된 다수의 반도체 장치를 선택하는 회로 및 그 동작방법 KR101075495B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100065011A KR101075495B1 (ko) 2010-07-06 2010-07-06 반도체 모듈에 포함된 다수의 반도체 장치를 선택하는 회로 및 그 동작방법
US12/943,354 US8511564B2 (en) 2010-07-06 2010-11-10 System including semiconductor devices and controller and method for operating the same
CN201010541786.XA CN102314930B (zh) 2010-07-06 2010-11-12 包括半导体器件和控制器的系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065011A KR101075495B1 (ko) 2010-07-06 2010-07-06 반도체 모듈에 포함된 다수의 반도체 장치를 선택하는 회로 및 그 동작방법

Publications (1)

Publication Number Publication Date
KR101075495B1 true KR101075495B1 (ko) 2011-10-21

Family

ID=45033149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065011A KR101075495B1 (ko) 2010-07-06 2010-07-06 반도체 모듈에 포함된 다수의 반도체 장치를 선택하는 회로 및 그 동작방법

Country Status (3)

Country Link
US (1) US8511564B2 (ko)
KR (1) KR101075495B1 (ko)
CN (1) CN102314930B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514847B2 (en) 2014-06-16 2016-12-06 SK Hynix Inc. Semiconductor device and operation method thereof
KR20190088236A (ko) * 2018-01-18 2019-07-26 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102061178B1 (ko) * 2013-06-19 2019-12-31 에스케이하이닉스 주식회사 반도체 장치 및 그를 이용한 반도체 시스템
JP2019507759A (ja) 2016-03-09 2019-03-22 ロサンゼルス バイオメディカル リサーチ インスティテュート アット ハーバー− ユーシーエルエー メディカル センター 外陰部膣カンジダ症の予防及び治療で使用するための方法及びキット

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535648B1 (ko) 2004-04-20 2005-12-08 주식회사 하이닉스반도체 블럭 선택 회로
JP2007323723A (ja) 2006-05-31 2007-12-13 Elpida Memory Inc 半導体記憶装置、メモリモジュール及びメモリモジュールの検査方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
HUT65528A (en) * 1991-10-31 1994-06-28 Lee Electronic identifying system enabling automatized remote response
JP3110585B2 (ja) * 1993-06-04 2000-11-20 川崎製鉄株式会社 半導体メモリ
JP2002025292A (ja) 2000-07-11 2002-01-25 Hitachi Ltd 半導体集積回路
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP2006060363A (ja) * 2004-08-18 2006-03-02 Renesas Technology Corp 半導体集積回路及び非接触ｉｃカード
JP4754903B2 (ja) * 2005-08-19 2011-08-24 富士通株式会社 半導体装置、及び半導体装置における制御方法
KR20070058879A (ko) 2005-12-05 2007-06-11 삼성전자주식회사 ＭＲＳ를 이용하여 이퓨즈(Ｅｌｅｃｔｒｉｃａｌ ｆｕｓｅ)커팅을 제어하는 반도체 메모리 장치 및 그 제어방법
JP4799157B2 (ja) * 2005-12-06 2011-10-26 エルピーダメモリ株式会社 積層型半導体装置
KR20070101411A (ko) 2006-04-10 2007-10-17 주식회사 하이닉스반도체 반도체소자의 다이 아이디 리드회로
JP2007323786A (ja) * 2006-06-05 2007-12-13 Renesas Technology Corp 半導体装置
KR100888261B1 (ko) * 2007-02-22 2009-03-11 삼성전자주식회사 뱅크 ｉｄ를 이용할 수 있는 메모리 서브 시스템과 그 방법
KR20080111329A (ko) 2007-06-18 2008-12-23 삼성전자주식회사 전기적 퓨즈 데이터를 갖는 반도체 메모리 장치 및 그것의전기적 퓨즈 데이터 패치 방법
JP4820795B2 (ja) * 2007-10-04 2011-11-24 パナソニック株式会社 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535648B1 (ko) 2004-04-20 2005-12-08 주식회사 하이닉스반도체 블럭 선택 회로
JP2007323723A (ja) 2006-05-31 2007-12-13 Elpida Memory Inc 半導体記憶装置、メモリモジュール及びメモリモジュールの検査方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514847B2 (en) 2014-06-16 2016-12-06 SK Hynix Inc. Semiconductor device and operation method thereof
KR20190088236A (ko) * 2018-01-18 2019-07-26 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102455399B1 (ko) 2018-01-18 2022-10-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Also Published As

Publication number Publication date
CN102314930B (zh) 2016-04-06
US20120010731A1 (en) 2012-01-12
US8511564B2 (en) 2013-08-20
CN102314930A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
US20210407619A1 (en) Controller to detect malfunctioning address of memory device
US8891325B2 (en) Circuit for driving word line
KR102160598B1 (ko) 반도체 메모리 장치 및 이의 동작방법
US8693270B2 (en) Semiconductor apparatus
KR20060114213A (ko) 반도체 기억 소자의 리던던시 회로
KR101075495B1 (ko) 반도체 모듈에 포함된 다수의 반도체 장치를 선택하는 회로 및 그 동작방법
KR20160106319A (ko) 반도체 메모리 장치
KR101277479B1 (ko) 반도체 메모리 장치
US20150357051A1 (en) Semiconductor memory device
US20100295605A1 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
US8751885B2 (en) Repair control circuit and semiconductor integrated circuit using the same
KR100938024B1 (ko) 플래시 메모리 소자
CN105304145A (zh) 半导体器件和包括该半导体器件的半导体系统
US7916564B2 (en) Multi-chip semiconductor device providing enhanced redundancy capabilities
KR20160056586A (ko) 리페어 회로 및 이를 포함하는 반도체 메모리 장치
KR102312957B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20150124008A (ko) 반도체 장치 및 이를 포함하는 반도체 리페어 시스템과 반도체 장치의 동작방법
KR102471500B1 (ko) 반도체 장치 및 이를 포함하는 테스트 시스템
KR20140017075A (ko) 반도체 메모리 장치 및 그 동작 방법
US10553303B2 (en) Semiconductor device and operating method thereof
US8149639B2 (en) Test apparatus of semiconductor integrated circuit and method using the same
US20220375537A1 (en) Electronic device for executing test
US20110292747A1 (en) Semiconductor memory device
US9934875B2 (en) Integrated circuit and memory device performing boot-up operation
KR20120045352A (ko) 반도체 메모리, 메모리 시스템 및 그 프로그래밍 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 8