JP2002259208A - メモリ制御装置及び方法 - Google Patents
メモリ制御装置及び方法Info
- Publication number
- JP2002259208A JP2002259208A JP2001381696A JP2001381696A JP2002259208A JP 2002259208 A JP2002259208 A JP 2002259208A JP 2001381696 A JP2001381696 A JP 2001381696A JP 2001381696 A JP2001381696 A JP 2001381696A JP 2002259208 A JP2002259208 A JP 2002259208A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- memory
- banks
- writing
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00002—Diagnosis, testing or measuring; Detecting, analysing or monitoring not otherwise provided for
- H04N1/00005—Diagnosis, testing or measuring; Detecting, analysing or monitoring not otherwise provided for relating to image data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00002—Diagnosis, testing or measuring; Detecting, analysing or monitoring not otherwise provided for
- H04N1/00026—Methods therefor
- H04N1/0005—Methods therefor in service, i.e. during normal operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00002—Diagnosis, testing or measuring; Detecting, analysing or monitoring not otherwise provided for
- H04N1/00026—Methods therefor
- H04N1/00068—Calculating or estimating
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00002—Diagnosis, testing or measuring; Detecting, analysing or monitoring not otherwise provided for
- H04N1/00071—Diagnosis, testing or measuring; Detecting, analysing or monitoring not otherwise provided for characterised by the action taken
- H04N1/00082—Adjusting or controlling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
- H04N1/32459—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter for changing the arrangement of the stored data
- H04N1/3247—Changing the arrangement of data in a page, e.g. reversing the order to produce a mirror image
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N2201/3285—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
- H04N2201/3287—Storage of at least one complete document page or image frame
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Editing Of Facsimile Originals (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 メモリ制御により高速なデータアクセス
を可能にする。 【解決手段】 本発明は、メモリ制御装置及びメモリ制
御方法に関し、本発明によれば、原画像データの横方向
の有効画素数（Ｎ）を算出し、算出された有効画素数
（Ｎ）が、バンクの数（Ｂ）の自然数倍になるか否かを
判定し、有効画素数（Ｎ）がバンクの数（Ｂ）の自然数
倍になると判定された場合、横方向に対して無効画像デ
ータが付加された原画像データをメモリに書き込むよう
に制御することにより、メモリ読み出し時に、同一バン
クからの連続アクセスが発生しないようにすることがで
きるので、原画像データの回転制御を行う場合等におい
ても、高速なデータアクセスができる。
を可能にする。 【解決手段】 本発明は、メモリ制御装置及びメモリ制
御方法に関し、本発明によれば、原画像データの横方向
の有効画素数（Ｎ）を算出し、算出された有効画素数
（Ｎ）が、バンクの数（Ｂ）の自然数倍になるか否かを
判定し、有効画素数（Ｎ）がバンクの数（Ｂ）の自然数
倍になると判定された場合、横方向に対して無効画像デ
ータが付加された原画像データをメモリに書き込むよう
に制御することにより、メモリ読み出し時に、同一バン
クからの連続アクセスが発生しないようにすることがで
きるので、原画像データの回転制御を行う場合等におい
ても、高速なデータアクセスができる。
Description
【０００１】
【発明の属する技術分野】本発明は、インターリーブを
行うことにより複数のバンクを有するメモリに画像デー
タを書き込み、書き込み時とは異なるアドレス順序で前
記メモリから画像データを読み出すメモリ制御装置及び
方法等に関する。
行うことにより複数のバンクを有するメモリに画像デー
タを書き込み、書き込み時とは異なるアドレス順序で前
記メモリから画像データを読み出すメモリ制御装置及び
方法等に関する。
【０００２】
【従来の技術】複写装置等の画像出力装置には、画像メ
モリとよばれる画像データを記憶するメモリを有するも
のがある。これらの装置に用いられる画像メモリとして
は、従来よりダイナミックRAM（DRAM）が用いられてい
る。
モリとよばれる画像データを記憶するメモリを有するも
のがある。これらの装置に用いられる画像メモリとして
は、従来よりダイナミックRAM（DRAM）が用いられてい
る。
【０００３】しかし、近年、画像データの高精細化、画
像データ転送速度の高速化に伴い、画像メモリへの画像
データの入出力時間も高速化の必要が発生している。こ
のような高速化の要求に応えるDRAMとして、シンクロナ
ンスDRAM（以下、「SDRAM」という。）が注目されてい
る。SDRAMは同一チップ内に、複数のメモリ領域（以
下、「バンク」という。）を有し、複数のバンクを切り
替えながらアクセスを行なうこと、すなわちインターリ
ーブが可能な構成となっている。
像データ転送速度の高速化に伴い、画像メモリへの画像
データの入出力時間も高速化の必要が発生している。こ
のような高速化の要求に応えるDRAMとして、シンクロナ
ンスDRAM（以下、「SDRAM」という。）が注目されてい
る。SDRAMは同一チップ内に、複数のメモリ領域（以
下、「バンク」という。）を有し、複数のバンクを切り
替えながらアクセスを行なうこと、すなわちインターリ
ーブが可能な構成となっている。
【０００４】SDRAMは複数バンクを交互にインターリー
ブしながらアクセスすることにより、DRAMが１つのバン
クを連続してアクセスする場合に比較して、アクセス時
間の短縮化を図ることができるので、高速なデータ転送
が可能なメモリである。
ブしながらアクセスすることにより、DRAMが１つのバン
クを連続してアクセスする場合に比較して、アクセス時
間の短縮化を図ることができるので、高速なデータ転送
が可能なメモリである。
【０００５】一方、複写装置等画像出力装置が有する機
能として、画像データを出力する方向を原稿サイズに合
わせて回転させて出力させる「回転出力」がある。この
出力機能は原稿サイズに対して、最適なコピー用紙がセ
ットされていない場合や、複数の原稿画像を同一出力用
紙上にレイアウトして出力する場合等に使用されてい
る。例えば、原稿台にA4サイズの原稿をセットした場合
に、A4サイズ用紙が無ければ、読み取られた原稿画像デ
ータを９０°回転して、A4Rの用紙に出力する場合等に
使用される。
能として、画像データを出力する方向を原稿サイズに合
わせて回転させて出力させる「回転出力」がある。この
出力機能は原稿サイズに対して、最適なコピー用紙がセ
ットされていない場合や、複数の原稿画像を同一出力用
紙上にレイアウトして出力する場合等に使用されてい
る。例えば、原稿台にA4サイズの原稿をセットした場合
に、A4サイズ用紙が無ければ、読み取られた原稿画像デ
ータを９０°回転して、A4Rの用紙に出力する場合等に
使用される。
【０００６】
【発明が解決しようとする課題】しかしながら、画像デ
ータの回転出力のための回転制御を行なう場合には、画
像メモリに書き込まれた画像データを書き込み時のアド
レス順序とは異なる順序で読み出す必要がある。また、
画像メモリへの書き込み時には、SDRAMの異なるバンク
をインターリーブさせ、高速書き込みを実現した場合で
あっても、読み出し時には同一バンクの連続アクセスが
発生する場合があり、回転制御時のメモリ読み出しのア
クセス時間が間に合わないという問題があった。
ータの回転出力のための回転制御を行なう場合には、画
像メモリに書き込まれた画像データを書き込み時のアド
レス順序とは異なる順序で読み出す必要がある。また、
画像メモリへの書き込み時には、SDRAMの異なるバンク
をインターリーブさせ、高速書き込みを実現した場合で
あっても、読み出し時には同一バンクの連続アクセスが
発生する場合があり、回転制御時のメモリ読み出しのア
クセス時間が間に合わないという問題があった。
【０００７】
【課題を解決するための手段】本発明は、上述した問題
点を解決するためのものであり、メモリ読み出し時に、
同一バンクからの連続アクセスが発生しないようにする
ことができるので、原画像データの回転制御を行う場合
等においても、高速なデータアクセスができるメモリ制
御装置及び方法を提供することを目的とする。係る目的
を達成する一手段として以下の構成を備える。
点を解決するためのものであり、メモリ読み出し時に、
同一バンクからの連続アクセスが発生しないようにする
ことができるので、原画像データの回転制御を行う場合
等においても、高速なデータアクセスができるメモリ制
御装置及び方法を提供することを目的とする。係る目的
を達成する一手段として以下の構成を備える。
【０００８】すなわち、インターリーブを行うことによ
り複数のバンクを有するメモリに画像データを書き込
み、書き込み時とは異なるアドレス順序で前記メモリか
ら画像データを読み出すメモリ制御装置は、原画像デー
タの横方向の有効画素数（Ｎ）を算出する算出手段と、
前記算出手段により算出された有効画素数（Ｎ）が、前
記バンクの数（Ｂ）の自然数倍になるか否かを判定する
判定手段と、前記判定手段により前記有効画素数（Ｎ）
が前記バンクの数（Ｂ）の自然数倍になると判定された
場合、横方向に対して無効画像データが付加された原画
像データを前記メモリに書き込むように制御する書き込
み制御手段と、を備える。
り複数のバンクを有するメモリに画像データを書き込
み、書き込み時とは異なるアドレス順序で前記メモリか
ら画像データを読み出すメモリ制御装置は、原画像デー
タの横方向の有効画素数（Ｎ）を算出する算出手段と、
前記算出手段により算出された有効画素数（Ｎ）が、前
記バンクの数（Ｂ）の自然数倍になるか否かを判定する
判定手段と、前記判定手段により前記有効画素数（Ｎ）
が前記バンクの数（Ｂ）の自然数倍になると判定された
場合、横方向に対して無効画像データが付加された原画
像データを前記メモリに書き込むように制御する書き込
み制御手段と、を備える。
【０００９】本発明の他の目的は、メモリ読み出し時
に、２つのバンクからの交互アクセスが発生しないよう
にすることができるので、原画像データの回転制御を行
う場合等においても、高速なデータアクセスができるメ
モリ制御装置及び方法の提供にある。係る目的を達成す
る一手段として以下の構成を備える。
に、２つのバンクからの交互アクセスが発生しないよう
にすることができるので、原画像データの回転制御を行
う場合等においても、高速なデータアクセスができるメ
モリ制御装置及び方法の提供にある。係る目的を達成す
る一手段として以下の構成を備える。
【００１０】すなわち、インターリーブを行うことによ
り複数のバンクを有するメモリに画像データを書き込
み、書き込み時とは異なるアドレス順序で前記メモリか
ら画像データを読み出すメモリ制御装置は、原画像デー
タの横方向の有効画素数（Ｎ）を算出する算出手段と、
前記算出手段により算出された有効画素数（Ｎ）が、Ｎ
＝Ｂ×Ｋ＋Ｂ／２（Ｋ：自然数、Ｂ：バンク数）の関係
を満たすか否かを判定する判定手段と、前記判定手段に
より、Ｎ＝Ｂ×Ｋ＋Ｂ／２の関係を満たすと判定された
場合、横方向に対して無効画像データが付加された原画
像データを前記メモリに書き込むように制御する書き込
み制御手段と、を備える。
り複数のバンクを有するメモリに画像データを書き込
み、書き込み時とは異なるアドレス順序で前記メモリか
ら画像データを読み出すメモリ制御装置は、原画像デー
タの横方向の有効画素数（Ｎ）を算出する算出手段と、
前記算出手段により算出された有効画素数（Ｎ）が、Ｎ
＝Ｂ×Ｋ＋Ｂ／２（Ｋ：自然数、Ｂ：バンク数）の関係
を満たすか否かを判定する判定手段と、前記判定手段に
より、Ｎ＝Ｂ×Ｋ＋Ｂ／２の関係を満たすと判定された
場合、横方向に対して無効画像データが付加された原画
像データを前記メモリに書き込むように制御する書き込
み制御手段と、を備える。
【００１１】本発明の他の目的は、メモリ読み出し時
に、同一バンクからの連続アクセスが発生しないように
することができ、インターリーブも可能となるので、原
画像データの回転制御を行う場合等においても、高速な
データアクセスができるメモリ制御装置及び方法の提供
にある。係る目的を達成する一手段として以下の構成を
備える。
に、同一バンクからの連続アクセスが発生しないように
することができ、インターリーブも可能となるので、原
画像データの回転制御を行う場合等においても、高速な
データアクセスができるメモリ制御装置及び方法の提供
にある。係る目的を達成する一手段として以下の構成を
備える。
【００１２】すなわち、インターリーブを行うことによ
り複数のバンクを有するメモリに画像データを書き込
み、書き込み時とは異なるアドレス順序で前記メモリか
ら画像データを読み出すメモリ制御装置は、前記原画像
データを前記メモリに書き込む場合、横方向の画素列の
各バンクアドアレスが、縦方向に関して同一バンクアド
レスとなるか否かを判定する判定手段と、前記判定手段
により、横方向の画素列の各バンクアドアレスが縦方向
に関して同一バンクアドレスとなると判定した場合、前
記原画像データを書き込む際に、縦方向にバンクアドレ
スが切り替わりながら書き込まれるようにアドレス制御
するアドレス制御手段と、を備える。
り複数のバンクを有するメモリに画像データを書き込
み、書き込み時とは異なるアドレス順序で前記メモリか
ら画像データを読み出すメモリ制御装置は、前記原画像
データを前記メモリに書き込む場合、横方向の画素列の
各バンクアドアレスが、縦方向に関して同一バンクアド
レスとなるか否かを判定する判定手段と、前記判定手段
により、横方向の画素列の各バンクアドアレスが縦方向
に関して同一バンクアドレスとなると判定した場合、前
記原画像データを書き込む際に、縦方向にバンクアドレ
スが切り替わりながら書き込まれるようにアドレス制御
するアドレス制御手段と、を備える。
【００１３】本発明は、上述した問題点を解決するため
のものであり、メモリ読み出し時に、メモリ制御装置と
の間で複雑な信号の送受信を行うことなく、同一バンク
からの連続アクセスが発生しないようにすることができ
るので、原画像データの回転制御を行う場合等において
も、高速なデータアクセスを容易に実行できる画像入出
力制御装置及び情報通知方法を提供することを目的とす
る。係る目的を達成する一手段として以下の構成を備え
る。
のものであり、メモリ読み出し時に、メモリ制御装置と
の間で複雑な信号の送受信を行うことなく、同一バンク
からの連続アクセスが発生しないようにすることができ
るので、原画像データの回転制御を行う場合等において
も、高速なデータアクセスを容易に実行できる画像入出
力制御装置及び情報通知方法を提供することを目的とす
る。係る目的を達成する一手段として以下の構成を備え
る。
【００１４】すなわち、インターリーブを行うことによ
り複数のバンクを有するメモリに画像データを書き込
み、書き込み時とは異なるアドレス順序で前記メモリか
ら画像データを読み出すメモリ制御装置と接続し、前記
メモリにアクセスするための情報を前記メモリ制御装置
に通知する画像入出力制御装置は、原画像データの横方
向の有効画素数（Ｎ）を算出する算出手段と、前記算出
手段により算出された有効画素数（Ｎ）が、前記バンク
の数（Ｂ）の自然数倍になるか否かを判定する判定手段
と、前記判定手段により前記有効画素数（Ｎ）が前記バ
ンクの数（Ｂ）の自然数倍になると判定された場合、前
記原画像データの横方向の画素数が、Ｎ＋Ｃ（１≦Ｃ＜
Ｂ、Ｃ：自然数）であることを前記メモリ制御装置に通
知する通知手段と、を備えることを特徴とする。
り複数のバンクを有するメモリに画像データを書き込
み、書き込み時とは異なるアドレス順序で前記メモリか
ら画像データを読み出すメモリ制御装置と接続し、前記
メモリにアクセスするための情報を前記メモリ制御装置
に通知する画像入出力制御装置は、原画像データの横方
向の有効画素数（Ｎ）を算出する算出手段と、前記算出
手段により算出された有効画素数（Ｎ）が、前記バンク
の数（Ｂ）の自然数倍になるか否かを判定する判定手段
と、前記判定手段により前記有効画素数（Ｎ）が前記バ
ンクの数（Ｂ）の自然数倍になると判定された場合、前
記原画像データの横方向の画素数が、Ｎ＋Ｃ（１≦Ｃ＜
Ｂ、Ｃ：自然数）であることを前記メモリ制御装置に通
知する通知手段と、を備えることを特徴とする。
【００１５】本発明は、上述した問題点を解決するため
のものであり、メモリ読み出し時に、同一バンクからの
連続アクセスが発生しないようにすることができるの
で、読み取り画像データの回転制御時におけるデータア
クセスの遅延を回避することができる複写装置及び複写
装置のメモリ制御方法の提供にある。係る目的を達成す
る一手段として以下の構成を備える。
のものであり、メモリ読み出し時に、同一バンクからの
連続アクセスが発生しないようにすることができるの
で、読み取り画像データの回転制御時におけるデータア
クセスの遅延を回避することができる複写装置及び複写
装置のメモリ制御方法の提供にある。係る目的を達成す
る一手段として以下の構成を備える。
【００１６】すなわち、画像データを読み取る読み取り
部と、前記読み取り部により読み取られた画像データ
を、Ｂ個のバンクに記憶するシンクロナスＤＲＡＭと、
インターリーブを行うことにより複数のバンクを有する
メモリに画像データを主走査方向に順次書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すことで、画像データを＋９０°または−
９０°回転させるメモリ制御部と、前記メモリ制御部に
より９０°または−９０°回転された画像データを印刷
出力する出力部と、を有する複写装置は、前記読み取り
部により読み取られる読み取り画像データの主走査方向
の有効画素数（Ｎ）を算定する算定手段と、前記算定手
段により算定された有効画素数（Ｎ）が、シンクロナス
ＤＲＡＭのバンク数（Ｂ）に関して、有効画素数（Ｎ）
が、Ｎ＝Ｂ×Ｋ（Ｋは自然数）の関係を満たすか否かを
判定する判定手段と、前記判定手段により、有効画素数
（Ｎ）が、Ｎ＝Ｂ×Ｋ（Ｋは自然数）の関係を満たすと
判定された場合、前記読み取り画像データの端部にＣ
（１≦Ｃ＜Ｂ、Ｃ：自然数）個の無効画素を付加した状
態で、前記読み取り画像データが前記シンクロナスＤＲ
ＡＭに記憶されるように、前記メモリ制御部のメモリア
クセスを制御するアクセス制御手段と、を備える。
部と、前記読み取り部により読み取られた画像データ
を、Ｂ個のバンクに記憶するシンクロナスＤＲＡＭと、
インターリーブを行うことにより複数のバンクを有する
メモリに画像データを主走査方向に順次書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すことで、画像データを＋９０°または−
９０°回転させるメモリ制御部と、前記メモリ制御部に
より９０°または−９０°回転された画像データを印刷
出力する出力部と、を有する複写装置は、前記読み取り
部により読み取られる読み取り画像データの主走査方向
の有効画素数（Ｎ）を算定する算定手段と、前記算定手
段により算定された有効画素数（Ｎ）が、シンクロナス
ＤＲＡＭのバンク数（Ｂ）に関して、有効画素数（Ｎ）
が、Ｎ＝Ｂ×Ｋ（Ｋは自然数）の関係を満たすか否かを
判定する判定手段と、前記判定手段により、有効画素数
（Ｎ）が、Ｎ＝Ｂ×Ｋ（Ｋは自然数）の関係を満たすと
判定された場合、前記読み取り画像データの端部にＣ
（１≦Ｃ＜Ｂ、Ｃ：自然数）個の無効画素を付加した状
態で、前記読み取り画像データが前記シンクロナスＤＲ
ＡＭに記憶されるように、前記メモリ制御部のメモリア
クセスを制御するアクセス制御手段と、を備える。
【００１７】本発明の他の目的は、メモリ読み出し時
に、２つのバンクからの交互アクセスが発生しないよう
にすることができるので、読み取り画像データの回転制
御時におけるデータアクセスの遅延を回避することがで
きる複写装置及び複写装置のメモリ制御方法の提供にあ
る。係る目的を達成する一手段として以下の構成を備え
る。
に、２つのバンクからの交互アクセスが発生しないよう
にすることができるので、読み取り画像データの回転制
御時におけるデータアクセスの遅延を回避することがで
きる複写装置及び複写装置のメモリ制御方法の提供にあ
る。係る目的を達成する一手段として以下の構成を備え
る。
【００１８】すなわち、画像データを読み取る読み取り
部と、前記読み取り部により読み取られた画像データ
を、Ｂ個のバンクに記憶するシンクロナスＤＲＡＭと、
インターリーブを行うことにより複数のバンクを有する
メモリに画像データを主走査方向に順次書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すことで、画像データを＋９０°または−
９０°回転させるメモリ制御部と、前記メモリ制御部に
より９０°または−９０°回転された画像データを印刷
出力する出力部と、を有する複写装置は、前記読み取り
部により読み取られる読み取り画像データの主走査方向
の有効画素数（Ｎ）を算定する算定手段と、前記算定手
段により算定された有効画素数（Ｎ）が、シンクロナス
ＤＲＡＭのバンク数（Ｂ）に関して、Ｎ＝Ｂ×Ｋ＋Ｂ／
２（Ｋ：自然数）の関係を満たすか否かを判定する判定
手段と、前記判定手段により、有効画素数（Ｎ）が、Ｎ
＝Ｂ×Ｋ＋Ｂ／２の関係を満たすと判定された場合、前
記読み取り画像データの端部にＣ（１≦Ｃ＜Ｂ、Ｃ：自
然数）個の無効画素を付加した状態で、前記読み取り画
像データが前記シンクロナスＤＲＡＭに記憶されるよう
に、前記メモリ制御部のメモリアクセスを制御するアク
セス制御手段と、を備える。
部と、前記読み取り部により読み取られた画像データ
を、Ｂ個のバンクに記憶するシンクロナスＤＲＡＭと、
インターリーブを行うことにより複数のバンクを有する
メモリに画像データを主走査方向に順次書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すことで、画像データを＋９０°または−
９０°回転させるメモリ制御部と、前記メモリ制御部に
より９０°または−９０°回転された画像データを印刷
出力する出力部と、を有する複写装置は、前記読み取り
部により読み取られる読み取り画像データの主走査方向
の有効画素数（Ｎ）を算定する算定手段と、前記算定手
段により算定された有効画素数（Ｎ）が、シンクロナス
ＤＲＡＭのバンク数（Ｂ）に関して、Ｎ＝Ｂ×Ｋ＋Ｂ／
２（Ｋ：自然数）の関係を満たすか否かを判定する判定
手段と、前記判定手段により、有効画素数（Ｎ）が、Ｎ
＝Ｂ×Ｋ＋Ｂ／２の関係を満たすと判定された場合、前
記読み取り画像データの端部にＣ（１≦Ｃ＜Ｂ、Ｃ：自
然数）個の無効画素を付加した状態で、前記読み取り画
像データが前記シンクロナスＤＲＡＭに記憶されるよう
に、前記メモリ制御部のメモリアクセスを制御するアク
セス制御手段と、を備える。
【００１９】本発明は、上述した問題点を解決するため
のものであり、メモリ書き込み時に、余分なライト動作
を行うことなく、メモリ読み出し時に、同一バンクから
の連続アクセスが発生しないようにすることができるの
で、原画像データの回転制御を行う場合等においても、
高速なデータアクセスができるメモリ制御装置及び方法
を提供することを目的とする。係る目的を達成する一手
段として以下の構成を備える。
のものであり、メモリ書き込み時に、余分なライト動作
を行うことなく、メモリ読み出し時に、同一バンクから
の連続アクセスが発生しないようにすることができるの
で、原画像データの回転制御を行う場合等においても、
高速なデータアクセスができるメモリ制御装置及び方法
を提供することを目的とする。係る目的を達成する一手
段として以下の構成を備える。
【００２０】すなわち、インターリーブを行うことによ
り複数のバンクを有するメモリに画像データを書き込
み、書き込み時とは異なるアドレス順序で前記メモリか
ら画像データを読み出すメモリ制御装置は、原画像デー
タの横方向の有効画素数（Ｎ）を算出する算出手段と、
前記算出手段により算出された有効画素数（Ｎ）が、前
記バンクの数（Ｂ）の自然数倍になるか否かを判定する
判定手段と、前記判定手段により前記有効画素数（Ｎ）
が前記バンクの数（Ｂ）の自然数倍になると判定された
場合、横方向の最終有効画像データのライトアドレス
と、次の横方向の先頭有効画像データのライトアドレス
の関係を制御するアドレス制御手段と、を備える。
り複数のバンクを有するメモリに画像データを書き込
み、書き込み時とは異なるアドレス順序で前記メモリか
ら画像データを読み出すメモリ制御装置は、原画像デー
タの横方向の有効画素数（Ｎ）を算出する算出手段と、
前記算出手段により算出された有効画素数（Ｎ）が、前
記バンクの数（Ｂ）の自然数倍になるか否かを判定する
判定手段と、前記判定手段により前記有効画素数（Ｎ）
が前記バンクの数（Ｂ）の自然数倍になると判定された
場合、横方向の最終有効画像データのライトアドレス
と、次の横方向の先頭有効画像データのライトアドレス
の関係を制御するアドレス制御手段と、を備える。
【００２１】本発明は、上述した問題点を解決するため
のものであり、メモリ書き込み時に、余分なライト動作
を行うことなく、また、メモリ読み出し時に、メモリ制
御装置との間で複雑な信号の送受信を行うことなく、同
一バンクからの連続アクセスが発生しないようにするこ
とができるので、原画像データの回転制御を行う場合等
においても、高速なデータアクセスを容易に実行できる
画像入出力制御装置及び情報通知方法を提供することを
目的とする。係る目的を達成する一手段として以下の構
成を備える。
のものであり、メモリ書き込み時に、余分なライト動作
を行うことなく、また、メモリ読み出し時に、メモリ制
御装置との間で複雑な信号の送受信を行うことなく、同
一バンクからの連続アクセスが発生しないようにするこ
とができるので、原画像データの回転制御を行う場合等
においても、高速なデータアクセスを容易に実行できる
画像入出力制御装置及び情報通知方法を提供することを
目的とする。係る目的を達成する一手段として以下の構
成を備える。
【００２２】すなわち、インターリーブを行うことによ
り複数のバンクを有するメモリに画像データを書き込
み、書き込み時とは異なるアドレス順序で前記メモリか
ら画像データを読み出すメモリ制御装置と接続し、前記
メモリにアクセスするための情報を前記メモリ制御装置
に通知する画像入出力制御装置は、原画像データの横方
向の有効画素数（Ｎ）を算出する算出手段と、前記算出
手段により算出された有効画素数（Ｎ）が、前記バンク
の数（Ｂ）の自然数倍になるか否かを判定する判定手段
と、前記判定手段により前記有効画素数（Ｎ）が前記バ
ンクの数（Ｂ）の自然数倍になると判定された場合、横
方向最終有効画像データのライトアドレスに対して、次
の横方向先頭有効画像データのライトアドレスを算出す
る際の加算値が、Ｃ（２≦Ｃ≦Ｂ、Ｃ：自然数）である
ことを前記メモリ制御装置に通知する通知手段と、を備
える。
り複数のバンクを有するメモリに画像データを書き込
み、書き込み時とは異なるアドレス順序で前記メモリか
ら画像データを読み出すメモリ制御装置と接続し、前記
メモリにアクセスするための情報を前記メモリ制御装置
に通知する画像入出力制御装置は、原画像データの横方
向の有効画素数（Ｎ）を算出する算出手段と、前記算出
手段により算出された有効画素数（Ｎ）が、前記バンク
の数（Ｂ）の自然数倍になるか否かを判定する判定手段
と、前記判定手段により前記有効画素数（Ｎ）が前記バ
ンクの数（Ｂ）の自然数倍になると判定された場合、横
方向最終有効画像データのライトアドレスに対して、次
の横方向先頭有効画像データのライトアドレスを算出す
る際の加算値が、Ｃ（２≦Ｃ≦Ｂ、Ｃ：自然数）である
ことを前記メモリ制御装置に通知する通知手段と、を備
える。
【００２３】本発明の上述した目的は以下の図面及び図
面に基づく詳細な説明から明らかとなる。
面に基づく詳細な説明から明らかとなる。
【００２４】
【発明の実施の形態】以下に、添付図面を参照して、本
発明に係る好適な実施形態を詳細に説明する。
発明に係る好適な実施形態を詳細に説明する。
【００２５】＜第１の実施形態＞図１は本発明にかかる
第１の実施形態を示す複写装置のブロック図である。図
１の１は画像読み取り部、２は画像処理部、３はメモリ
部、４はメモリ制御部、５は輝度濃度変換部、６はガン
マ補正部、７はプリンタ部、８は制御部である。
第１の実施形態を示す複写装置のブロック図である。図
１の１は画像読み取り部、２は画像処理部、３はメモリ
部、４はメモリ制御部、５は輝度濃度変換部、６はガン
マ補正部、７はプリンタ部、８は制御部である。
【００２６】以下、第1の実施形態における、メモリ制
御の動作を図１に基づき詳細に説明する。画像読み取り
部１はCCDラインセンサー、ランプ、ミラー光学系を有
し、原稿台にセットされた原稿のサイズを予め配置され
た光学センサーにて検知し、検知された原稿サイズ情報
を後述する制御部８に出力する。またセットされた原稿
をCCDラインセンサーにて読み取り、光電変換された原
稿画像データを画像処理部２に出力する。
御の動作を図１に基づき詳細に説明する。画像読み取り
部１はCCDラインセンサー、ランプ、ミラー光学系を有
し、原稿台にセットされた原稿のサイズを予め配置され
た光学センサーにて検知し、検知された原稿サイズ情報
を後述する制御部８に出力する。またセットされた原稿
をCCDラインセンサーにて読み取り、光電変換された原
稿画像データを画像処理部２に出力する。
【００２７】ここでは、CCDラインセンサーの長手方向
を主走査方向とし、CCDラインセンサーの長手方向に直
交する方向を副走査方向とし、ミラー光学系が副走査方
向に走査することにより、原稿台にセットされた原稿全
面の読み取りが行なわれるように制御される。
を主走査方向とし、CCDラインセンサーの長手方向に直
交する方向を副走査方向とし、ミラー光学系が副走査方
向に走査することにより、原稿台にセットされた原稿全
面の読み取りが行なわれるように制御される。
【００２８】また、後述する制御部８は原稿読み取り部
１より出力される原稿サイズ情報より原稿画像のサイズ
を算出し、主走査方向の有効画素数（N）、および、副
走査の有効ライン数（M）を算出する。そして、有効画
像領域を示す同期信号を画像読み取り部１、メモリ制御
部４に出力するとともに、画像読み取り部１を制御し
て、有効画像データの読み取り動作を行なわせる。
１より出力される原稿サイズ情報より原稿画像のサイズ
を算出し、主走査方向の有効画素数（N）、および、副
走査の有効ライン数（M）を算出する。そして、有効画
像領域を示す同期信号を画像読み取り部１、メモリ制御
部４に出力するとともに、画像読み取り部１を制御し
て、有効画像データの読み取り動作を行なわせる。
【００２９】図２に画像読み取り部１より出力される同
期信号と画像データの関係を示す。図２中、副走査同期
信号が'High'期間であり、かつ主走査同期信号が'High'
である期間が、有効画像データ期間を表す。制御部８が
算出した有効画素領域に相当する1主走査期間中にN画素
の画像データが出力され、1副走査同期期間中にMライン
の画像データが出力される。このデータ出力は制御部８
により制御されている。
期信号と画像データの関係を示す。図２中、副走査同期
信号が'High'期間であり、かつ主走査同期信号が'High'
である期間が、有効画像データ期間を表す。制御部８が
算出した有効画素領域に相当する1主走査期間中にN画素
の画像データが出力され、1副走査同期期間中にMライン
の画像データが出力される。このデータ出力は制御部８
により制御されている。
【００３０】図２において、主走査同期信号の間隔とし
て、複数画素同期間の無効画素領域２００が設定されて
いる。
て、複数画素同期間の無効画素領域２００が設定されて
いる。
【００３１】原稿読み取り部１より所定の有効画素領域
の画像データが読み取られ、この読み取られた画像デー
タ（「読み取り画像データ」）は画像処理部２に入力さ
れる。画像処理部２では読み取り画像データに対してシ
ェーディング補正を行ないメモリ部３に画像データを出
力する。メモリ部３は4つのバンクから構成されたSDRAM
であり、画像処理部２より入力された画像データを記憶
し、記憶した画像データを読み出し、輝度濃度変換部５
に出力する。メモリ部３へのデータ記憶、読み出しはメ
モリ制御部４により制御される。
の画像データが読み取られ、この読み取られた画像デー
タ（「読み取り画像データ」）は画像処理部２に入力さ
れる。画像処理部２では読み取り画像データに対してシ
ェーディング補正を行ないメモリ部３に画像データを出
力する。メモリ部３は4つのバンクから構成されたSDRAM
であり、画像処理部２より入力された画像データを記憶
し、記憶した画像データを読み出し、輝度濃度変換部５
に出力する。メモリ部３へのデータ記憶、読み出しはメ
モリ制御部４により制御される。
【００３２】図１のブロック図において、参照番号４１
はバンクアドレス発生部、４２はCOLアドレス発生部、
４３はROWアドレス発生部である。初期アドレス設定部
４４はバンクアドレス発生部４１とCOLアドレス発生部
４２及びROWアドレス発生部４３に初期アドレスを設定
する。制御信号発生部４５はバンクアドレス発生部４１
とCOLアドレス発生部４２及びROWアドレス発生部４３の
動作を制御し、メモリ部３のメモリライト、メモリリー
ド動作を制御する。参照番号４６は、前述した主走査／
副走査同期信号発生部であり、４６より出力される同期
信号により、制御信号発生部４５の動作が制御される。
はバンクアドレス発生部、４２はCOLアドレス発生部、
４３はROWアドレス発生部である。初期アドレス設定部
４４はバンクアドレス発生部４１とCOLアドレス発生部
４２及びROWアドレス発生部４３に初期アドレスを設定
する。制御信号発生部４５はバンクアドレス発生部４１
とCOLアドレス発生部４２及びROWアドレス発生部４３の
動作を制御し、メモリ部３のメモリライト、メモリリー
ド動作を制御する。参照番号４６は、前述した主走査／
副走査同期信号発生部であり、４６より出力される同期
信号により、制御信号発生部４５の動作が制御される。
【００３３】また、メモリ部３より読み出された画像デ
ータ信号の有効画像期間を示す主走査、副走査同期信号
を輝度濃度変換部５に出力する。なを、初期アドレス設
定部４４、制御信号発生部４５、主走査/副走査同期信
号発生部４６は制御部８により動作が制御されている。
ータ信号の有効画像期間を示す主走査、副走査同期信号
を輝度濃度変換部５に出力する。なを、初期アドレス設
定部４４、制御信号発生部４５、主走査/副走査同期信
号発生部４６は制御部８により動作が制御されている。
【００３４】メモリ部３はメモリ制御部４により書込
み、読み出しの動作が制御され、書込みのタイミングは
図３に示すタイムチャートに従って、画像データの書込
み（ライト）が実行される。図３に示すように、1サイ
クルは2クロック期間からなり、2クロック毎に１つの画
像データがメモリ３の1アドレスにライトされる。
み、読み出しの動作が制御され、書込みのタイミングは
図３に示すタイムチャートに従って、画像データの書込
み（ライト）が実行される。図３に示すように、1サイ
クルは2クロック期間からなり、2クロック毎に１つの画
像データがメモリ３の1アドレスにライトされる。
【００３５】図３中のバンクアドレスはメモリ部３の4
つのバンクを選択する信号であり、バンク０（B0）よ
り、バンク１（B1）、バンク２（B2）、バンク３（B
3）、バンク０（B0）・・・と順に切り変え制御され
る。
つのバンクを選択する信号であり、バンク０（B0）よ
り、バンク１（B1）、バンク２（B2）、バンク３（B
3）、バンク０（B0）・・・と順に切り変え制御され
る。
【００３６】メモリ部３のアドレスはROWアドレスとCOL
アドレスから構成され、1サイクル中の前半クロック
（２クロック信号のうちの最初のクロック信号）にてRO
Wアドレスをセットし、後半クロック（２クロック信号
のうちの最後のクロック信号）にてCOLアドレスのセッ
トと、データのライト動作が実施される。ここでは、RO
WアドレスをR０、R1、・・・、COLアドレスをC0、C1、
・・・と表す。
アドレスから構成され、1サイクル中の前半クロック
（２クロック信号のうちの最初のクロック信号）にてRO
Wアドレスをセットし、後半クロック（２クロック信号
のうちの最後のクロック信号）にてCOLアドレスのセッ
トと、データのライト動作が実施される。ここでは、RO
WアドレスをR０、R1、・・・、COLアドレスをC0、C1、
・・・と表す。
【００３７】また、メモリ部３の全メモリ空間に対応す
るアドレスとしては、ROWアドレスが最上位、次にCOLア
ドレス、最下位にバンクアドレスを表し、ライト制御時
のアドレス発生方法はバンク０〜３に対して同一ROWア
ドレス、同一COLアドレスにライト動作を行なった後、C
OLアドレスを進める。以降、同一ROWアドレス、同一COL
アドレスに対して、バンクを切り変えながら制御を継続
し、 COLアドレスが上限値となった次のサイクルでは、
ROWアドレスを進め、COLアドレスは初期値に戻るように
制御される。ROWアドレスが進められた後、同様にCOLア
ドレスを進めメモリの書き込み処理が制御される。
るアドレスとしては、ROWアドレスが最上位、次にCOLア
ドレス、最下位にバンクアドレスを表し、ライト制御時
のアドレス発生方法はバンク０〜３に対して同一ROWア
ドレス、同一COLアドレスにライト動作を行なった後、C
OLアドレスを進める。以降、同一ROWアドレス、同一COL
アドレスに対して、バンクを切り変えながら制御を継続
し、 COLアドレスが上限値となった次のサイクルでは、
ROWアドレスを進め、COLアドレスは初期値に戻るように
制御される。ROWアドレスが進められた後、同様にCOLア
ドレスを進めメモリの書き込み処理が制御される。
【００３８】このように、バンクを切り変えながら、RO
W、COLアドレスへのライト動作を行なうことにより、高
速なメモリライト動作が可能となる。図３において、ラ
イトデータD00は、有効画像データの０ライン目の最初
の画素（０画素目）のデータを示し、順にD01、D02・・
・・・と示される。
W、COLアドレスへのライト動作を行なうことにより、高
速なメモリライト動作が可能となる。図３において、ラ
イトデータD00は、有効画像データの０ライン目の最初
の画素（０画素目）のデータを示し、順にD01、D02・・
・・・と示される。
【００３９】メモリ部３への原稿画像データの書き込み
が終了すると、制御部８はメモリ制御部４を制御して、
メモリ部３より記憶された画像データの読み出し制御を
行なう。図４はメモリ読み出し時のタイムチャートを示
す。読み出し時の制御もライト時の制御と同様に行なわ
れ、メモリ制御部４より発生される副走査同期信号、主
走査同期信号、バンクアドレス、ROW、COLアドレスに従
って、２クロック期間にて1データが読み出される。
が終了すると、制御部８はメモリ制御部４を制御して、
メモリ部３より記憶された画像データの読み出し制御を
行なう。図４はメモリ読み出し時のタイムチャートを示
す。読み出し時の制御もライト時の制御と同様に行なわ
れ、メモリ制御部４より発生される副走査同期信号、主
走査同期信号、バンクアドレス、ROW、COLアドレスに従
って、２クロック期間にて1データが読み出される。
【００４０】また、使用するSDRAMのレイテンシによ
り、リードデータの出力タイミングは、３クロック遅れ
ることになる。
り、リードデータの出力タイミングは、３クロック遅れ
ることになる。
【００４１】メモリ部３より出力された画像データは、
メモリ制御部４より出力される画像データの有効領域を
示す主走査、副走査同期信号とともに、輝度濃度変換部
５に入力され、公知の輝度濃度変換（対数変換）がおこ
なわれ、濃度データが作成される。輝度濃度変換５より
出力された濃度データは、ガンマ補正６に入力される。
ガンマ補正６では、後段のプリンタ７の階調特性に合わ
せたガンマ補正がおこなわれる。ガンマ補正６より出力
されたガンマ補正後の濃度データは、プリンタ部７に入
力され、ここで、ガンマ補正後の濃度データのプリント
が実行されるように制御されている。
メモリ制御部４より出力される画像データの有効領域を
示す主走査、副走査同期信号とともに、輝度濃度変換部
５に入力され、公知の輝度濃度変換（対数変換）がおこ
なわれ、濃度データが作成される。輝度濃度変換５より
出力された濃度データは、ガンマ補正６に入力される。
ガンマ補正６では、後段のプリンタ７の階調特性に合わ
せたガンマ補正がおこなわれる。ガンマ補正６より出力
されたガンマ補正後の濃度データは、プリンタ部７に入
力され、ここで、ガンマ補正後の濃度データのプリント
が実行されるように制御されている。
【００４２】＜画像データとバンクアドレス、プリント
動作の関係＞次にメモリ部３にライトされる画像データ
とバンクアドレスの関係と通常プリント動作、および、
回転プリント動作について詳細に説明する。図５は、原
稿読み取り部１により読み取られた原稿画像を示し、図
６は、原稿画像の画素位置に対応したデータ配置を示
す。図５の画像において、横方向が主走査方向であり、
縦方向が副走査方向である。
動作の関係＞次にメモリ部３にライトされる画像データ
とバンクアドレスの関係と通常プリント動作、および、
回転プリント動作について詳細に説明する。図５は、原
稿読み取り部１により読み取られた原稿画像を示し、図
６は、原稿画像の画素位置に対応したデータ配置を示
す。図５の画像において、横方向が主走査方向であり、
縦方向が副走査方向である。
【００４３】また、図７は、主走査方向の有効画素数N
がN=４×K（Kは自然数）と表される場合の原稿画像のデ
ータ配置に対応したメモリ部３のバンクアドレス配置を
示している。この様に、画像の主走査方向（横方向）に
は順次バンクアドレスが配置されるが、副走査方向（縦
方向）には、同一のバンクアドレスが配置されている。
がN=４×K（Kは自然数）と表される場合の原稿画像のデ
ータ配置に対応したメモリ部３のバンクアドレス配置を
示している。この様に、画像の主走査方向（横方向）に
は順次バンクアドレスが配置されるが、副走査方向（縦
方向）には、同一のバンクアドレスが配置されている。
【００４４】また、図８は主走査方向の有効画素数NがN
=４×K＋３（Kは自然数）と表せる場合の原稿画像デー
タの配置に対応したメモリ部３のバンクアドレス配置を
示している。この様に、画像の主走査方向に順次バンク
アドレスが配置され、また、副走査方向にも、順次バン
クアドレスが切り替わりながら配置されている。
=４×K＋３（Kは自然数）と表せる場合の原稿画像デー
タの配置に対応したメモリ部３のバンクアドレス配置を
示している。この様に、画像の主走査方向に順次バンク
アドレスが配置され、また、副走査方向にも、順次バン
クアドレスが切り替わりながら配置されている。
【００４５】図９は主走査方向の有効画素数NがN=４×K
＋２（Kは自然数）と表せる場合の原稿画像データの配
置に対応したメモリ部３のバンクアドレス配置を示して
いる。この様に、画像の主走査方向に順次バンクアドレ
スが配置されるが、副走査方向には、同一のバンクアド
レスが一つおきに交互に配置されている。
＋２（Kは自然数）と表せる場合の原稿画像データの配
置に対応したメモリ部３のバンクアドレス配置を示して
いる。この様に、画像の主走査方向に順次バンクアドレ
スが配置されるが、副走査方向には、同一のバンクアド
レスが一つおきに交互に配置されている。
【００４６】図１０は主走査方向の有効画素数NがN=４
×K＋１（Kは自然数）、と表せる場合の原稿画像データ
の配置に対応したメモリ部３のバンクアドレス配置を示
している。この様に、画像の主走査方向に順次バンクア
ドレスが配置され、また、副走査方向にも、順次バンク
アドレスが切り替わりながら配置されている。
×K＋１（Kは自然数）、と表せる場合の原稿画像データ
の配置に対応したメモリ部３のバンクアドレス配置を示
している。この様に、画像の主走査方向に順次バンクア
ドレスが配置され、また、副走査方向にも、順次バンク
アドレスが切り替わりながら配置されている。
【００４７】＜通常プリント動作＞まず、原稿画像のイ
メージを回転させることなくそのまま、読み出しプリン
トを行なう通常プリント動作に関して説明する。
メージを回転させることなくそのまま、読み出しプリン
トを行なう通常プリント動作に関して説明する。
【００４８】通常プリントの場合には、図７、図８、図
９、図１０に示したアドレス配置に対応したライト動作
時のアドレス発生と同様のアドレス発生方法により、メ
モリ部３からのリード動作を行なうことにより、メモリ
部３に対するバンクアクセスは、同一バンクの連続した
アクセスの必要はなく、バンク０、バンク１、バンク
２、バンク３、バンク０・・・とバンクを切り変えなが
らのアクセスとなるため、高速なメモリアクセスが可能
となり、高速なプリント出力を得ることが可能となる。
９、図１０に示したアドレス配置に対応したライト動作
時のアドレス発生と同様のアドレス発生方法により、メ
モリ部３からのリード動作を行なうことにより、メモリ
部３に対するバンクアクセスは、同一バンクの連続した
アクセスの必要はなく、バンク０、バンク１、バンク
２、バンク３、バンク０・・・とバンクを切り変えなが
らのアクセスとなるため、高速なメモリアクセスが可能
となり、高速なプリント出力を得ることが可能となる。
【００４９】＜９０°回転プリント動作＞次に、原稿を
９０°回転させて画像データのプリントを行なう場合に
関して説明する。原稿を９０°回転させるプリントは、
図示していない操作部より、９０°回転プリントの指示
があった場合、または、自動回転モードが設定された場
合に行なわれる。以下に自動回転モードが設定された場
合に関しての動作を説明する。
９０°回転させて画像データのプリントを行なう場合に
関して説明する。原稿を９０°回転させるプリントは、
図示していない操作部より、９０°回転プリントの指示
があった場合、または、自動回転モードが設定された場
合に行なわれる。以下に自動回転モードが設定された場
合に関しての動作を説明する。
【００５０】自動回転モードが設定されると、制御部８
は原稿読み取り部１より出力される原稿サイズ情報を判
別し、判別された原稿サイズに一致したプリント用紙が
プリンタ部７にセットされているかどうかを判別する。
プリンタ部７に原稿サイズに一致したプリント用紙がセ
ットされておらず、原稿サイズを９０°回転させたサイ
ズに一致するプリント用紙がセットされている場合に
は、これをプリント用紙として選択し、原稿画像を９０
°回転させた画像データを選択された用紙にプリント出
力されるように動作を制御する。
は原稿読み取り部１より出力される原稿サイズ情報を判
別し、判別された原稿サイズに一致したプリント用紙が
プリンタ部７にセットされているかどうかを判別する。
プリンタ部７に原稿サイズに一致したプリント用紙がセ
ットされておらず、原稿サイズを９０°回転させたサイ
ズに一致するプリント用紙がセットされている場合に
は、これをプリント用紙として選択し、原稿画像を９０
°回転させた画像データを選択された用紙にプリント出
力されるように動作を制御する。
【００５１】９０°回転させて印刷動作を行なう具体的
な例として、原稿読み取り部１にて検知された原稿サイ
ズに対応したプリント用紙（例えばA4）が、プリンタ部
７にセットされておらず、９０°回転したプリント用紙
（例えばA4R）がセットされている場合に自動的に、原
稿画像を９０°回転させた画像データを９０°回転した
プリント用紙（A4R）に出力するように動作する場合が
挙げられる。
な例として、原稿読み取り部１にて検知された原稿サイ
ズに対応したプリント用紙（例えばA4）が、プリンタ部
７にセットされておらず、９０°回転したプリント用紙
（例えばA4R）がセットされている場合に自動的に、原
稿画像を９０°回転させた画像データを９０°回転した
プリント用紙（A4R）に出力するように動作する場合が
挙げられる。
【００５２】図１１は図５に示した原稿画像を９０°回
転させてプリンタより出力した図を示し、図１２は画素
位置に対応したプリント用紙上の画像データの配置を示
した図面である。メモリ部３へライトされた原稿画像デ
ータの配置は、図６に示したアドレスの配置となってい
ることより、９０°時計回りに回転させた原稿画像デー
タをプリントする場合にアクセスされるアドレス順序は
メモリへライトした時の順序とは異なることになる。
転させてプリンタより出力した図を示し、図１２は画素
位置に対応したプリント用紙上の画像データの配置を示
した図面である。メモリ部３へライトされた原稿画像デ
ータの配置は、図６に示したアドレスの配置となってい
ることより、９０°時計回りに回転させた原稿画像デー
タをプリントする場合にアクセスされるアドレス順序は
メモリへライトした時の順序とは異なることになる。
【００５３】９０°回転させたプリントを行なう場合
に、メモリ部３からの読み出し順序は、図６の矢印で示
したように、読み出しの０ライン（矢印６００）目から
順次１ライン（矢印６０１）、２ライン（矢印６０２）
と、読み出される。ここで、原稿画像を９０°回転させ
たプリントを行なう場合のメモリ３へのライト動作制御
に関して、図１３のフローチャートを用いて説明する。
に、メモリ部３からの読み出し順序は、図６の矢印で示
したように、読み出しの０ライン（矢印６００）目から
順次１ライン（矢印６０１）、２ライン（矢印６０２）
と、読み出される。ここで、原稿画像を９０°回転させ
たプリントを行なう場合のメモリ３へのライト動作制御
に関して、図１３のフローチャートを用いて説明する。
【００５４】＜ライト動作制御＞原稿画像の９０°回転
プリントを行なう場合、制御部８は原稿読み取り部１よ
り出力される原稿サイズ情報により原稿画像のサイズを
算出し、主走査方向の有効画素数（N）、および、副走
査の有効ライン数（M）を算出する（Ｓ１３０１）。
プリントを行なう場合、制御部８は原稿読み取り部１よ
り出力される原稿サイズ情報により原稿画像のサイズを
算出し、主走査方向の有効画素数（N）、および、副走
査の有効ライン数（M）を算出する（Ｓ１３０１）。
【００５５】次に、制御部８は、算出された主走査方向
の有効画素数（Ｎ）がメモリ部３を分割したバンクの数
４の自然数倍になるか否かを判定する。いいかえると、
画像データをメモリ部３に格納した場合、図７に示され
るように、主走査方向の画素列の各バンクアドレスが、
副走査方向に関して同一のバンクアドレスとなるか否か
を判定する（Ｓ１３０２）。
の有効画素数（Ｎ）がメモリ部３を分割したバンクの数
４の自然数倍になるか否かを判定する。いいかえると、
画像データをメモリ部３に格納した場合、図７に示され
るように、主走査方向の画素列の各バンクアドレスが、
副走査方向に関して同一のバンクアドレスとなるか否か
を判定する（Ｓ１３０２）。
【００５６】ステップＳ１３０２において、制御部８
が、算出された主走査の有効画素数（N）がN=４×K（K
は自然数）となると判定した場合には、制御部８は算出
された有効画素数Nに１を加算した値N+1を新たな主走査
有効画素数として原稿読み取り部１および、メモリ制御
部４を制御して原稿画像データのメモリ部３へのライト
動作を制御する（Ｓ１３０３）。
が、算出された主走査の有効画素数（N）がN=４×K（K
は自然数）となると判定した場合には、制御部８は算出
された有効画素数Nに１を加算した値N+1を新たな主走査
有効画素数として原稿読み取り部１および、メモリ制御
部４を制御して原稿画像データのメモリ部３へのライト
動作を制御する（Ｓ１３０３）。
【００５７】この場合、主走査方向にN＋１画素分のラ
イト動作が行なわれる。1アドレス分は無効な画像デー
タの書き込みが行なわれるが、図２に示すタイミングチ
ャートでは、主走査同期信号が示す有効画像データ期間
と有効画像データ期間には、無効画像データ期間２００
が存在するため、無効画像データをメモリ３に書き込む
ための時間は確保されており、無効画像データのメモリ
ライト終了後に次のライン先頭画像データのライト動作
は、問題なく実施される。このようにしてメモリへのラ
イト動作を行なった場合の画像データのメモリ上の配置
を図１４に、バンクアドレスの配置を図１５に示す。
イト動作が行なわれる。1アドレス分は無効な画像デー
タの書き込みが行なわれるが、図２に示すタイミングチ
ャートでは、主走査同期信号が示す有効画像データ期間
と有効画像データ期間には、無効画像データ期間２００
が存在するため、無効画像データをメモリ３に書き込む
ための時間は確保されており、無効画像データのメモリ
ライト終了後に次のライン先頭画像データのライト動作
は、問題なく実施される。このようにしてメモリへのラ
イト動作を行なった場合の画像データのメモリ上の配置
を図１４に、バンクアドレスの配置を図１５に示す。
【００５８】このような配置によってメモリ部３にライ
トされた原稿画像データは、制御部８により９０°回転
された画像データとしてメモリから読み出される。制御
部８はプリンタ部７を制御して９０°回転させた画像デ
ータに適したプリント用紙の使用を指示すると、プリン
タ部７は指示されたプリント用紙を使用したプリント動
作を準備する。
トされた原稿画像データは、制御部８により９０°回転
された画像データとしてメモリから読み出される。制御
部８はプリンタ部７を制御して９０°回転させた画像デ
ータに適したプリント用紙の使用を指示すると、プリン
タ部７は指示されたプリント用紙を使用したプリント動
作を準備する。
【００５９】次に、制御部８はメモリ制御部４の初期ア
ドレス設定部４４に、図１４の画像データの配列のよう
に、D（M−１）０（読み出しの最初のデータ）が記憶さ
れているメモリアドレスをセットし、制御信号発生部４
５を制御して、読み出しアドレスの方向を設定し、主走
査/副走査同期信号発生部４６を制御して、主走査有効
画像：M画素、副走査有効ライン数：Nラインをセットし
て、メモリ部３から画像データの読み出しを開始する
（Ｓ１３０４）。
ドレス設定部４４に、図１４の画像データの配列のよう
に、D（M−１）０（読み出しの最初のデータ）が記憶さ
れているメモリアドレスをセットし、制御信号発生部４
５を制御して、読み出しアドレスの方向を設定し、主走
査/副走査同期信号発生部４６を制御して、主走査有効
画像：M画素、副走査有効ライン数：Nラインをセットし
て、メモリ部３から画像データの読み出しを開始する
（Ｓ１３０４）。
【００６０】この場合、図１５に示すように、９０°回
転読み出し時であっても、読み出し制御時にアクセスさ
れるバンクアドレスは、順に、B1、B0、B3、B2、B1、B
0、・・となり（矢印１５００）、バンクアドレスの切
り替わりが行なわれることになる。
転読み出し時であっても、読み出し制御時にアクセスさ
れるバンクアドレスは、順に、B1、B0、B3、B2、B1、B
0、・・となり（矢印１５００）、バンクアドレスの切
り替わりが行なわれることになる。
【００６１】この場合、副走査有効ライン数として、N
ラインが設定されていることより、メモリ部３からの読
み出し動作は、（N−１）ライン目が読み出された時点
で終了する。メモリ部３には、N＋１ライン目に対応す
る領域に、画像データが記憶されているが、これらの画
像データの読み出しは行なわれないことになる。
ラインが設定されていることより、メモリ部３からの読
み出し動作は、（N−１）ライン目が読み出された時点
で終了する。メモリ部３には、N＋１ライン目に対応す
る領域に、画像データが記憶されているが、これらの画
像データの読み出しは行なわれないことになる。
【００６２】一方、ステップＳ１３０２において、原稿
読み取り部１より出力される原稿サイズ情報より主走査
方向の有効画素数Ｎを算定し、制御部８が、算出された
主走査の有効画素数NがN=４×K＋１、４×K＋２、４×K
＋３、（Kは自然数）であると判断した場合、すなわち
自然数倍ではないと判断した場合には、算出された有効
画素数Nを主走査有効画素数として原稿読み取り部１お
よび、メモリ制御部４を制御して原稿画像データのメモ
リ部３へのライト動作を行なわせる（Ｓ１３０５）。
読み取り部１より出力される原稿サイズ情報より主走査
方向の有効画素数Ｎを算定し、制御部８が、算出された
主走査の有効画素数NがN=４×K＋１、４×K＋２、４×K
＋３、（Kは自然数）であると判断した場合、すなわち
自然数倍ではないと判断した場合には、算出された有効
画素数Nを主走査有効画素数として原稿読み取り部１お
よび、メモリ制御部４を制御して原稿画像データのメモ
リ部３へのライト動作を行なわせる（Ｓ１３０５）。
【００６３】この場合の画像データの配置は、図６に示
したものと同様となり、バンクアドレスの配置は、図
８、図９、図１０に示したものとなる。この画像データ
の配置に対して、制御部８はプリンタ部７を上述と同様
に制御する。プリンタ部７は、指示されたプリント用紙
を使用したプリント動作を準備する。
したものと同様となり、バンクアドレスの配置は、図
８、図９、図１０に示したものとなる。この画像データ
の配置に対して、制御部８はプリンタ部７を上述と同様
に制御する。プリンタ部７は、指示されたプリント用紙
を使用したプリント動作を準備する。
【００６４】次に、制御部８は、メモリ制御部４の初期
アドレス設定部４４に、図６において、画像データ：D
（M−１）０が記憶されているメモリアドレスをセット
し、制御信号発生部４５を制御して、読み出しアドレス
の方向を設定し、主走査/副走査同期信号発生部４６を
制御して、主走査有効画像期間：M画素、副走査有効ラ
イン数：Nラインをセットし、メモリ部３からの画像デ
ータの読み出しを開始する（Ｓ１３０４）。
アドレス設定部４４に、図６において、画像データ：D
（M−１）０が記憶されているメモリアドレスをセット
し、制御信号発生部４５を制御して、読み出しアドレス
の方向を設定し、主走査/副走査同期信号発生部４６を
制御して、主走査有効画像期間：M画素、副走査有効ラ
イン数：Nラインをセットし、メモリ部３からの画像デ
ータの読み出しを開始する（Ｓ１３０４）。
【００６５】９０°画像データが回転した場合でも、
バンクアドレスの配置が、図８、図９、図１０となって
いることより、９０°回転した画像データの読み出しに
おいて、必ずバンクアドレスの切り変わりが行なわれ
る。
バンクアドレスの配置が、図８、図９、図１０となって
いることより、９０°回転した画像データの読み出しに
おいて、必ずバンクアドレスの切り変わりが行なわれ
る。
【００６６】以上説明したように、データをメモリに書
込み／読み出すためのメモリ制御において、原稿画像の
９０°回転プリントを行なう場合、制御部８が算出した
主走査方向の有効画素数（N）をN≠４×K（Kは自然数）
と、自然数倍としないように、制御することでメモリ３
にライトされたバンクアドレスの配置が、図７のよう
に、副走査方向に同一とならず、画像データを９０°回
転させた状態として読み出し制御する際、連続アクセス
するバンクアドレスは同一とならない。
込み／読み出すためのメモリ制御において、原稿画像の
９０°回転プリントを行なう場合、制御部８が算出した
主走査方向の有効画素数（N）をN≠４×K（Kは自然数）
と、自然数倍としないように、制御することでメモリ３
にライトされたバンクアドレスの配置が、図７のよう
に、副走査方向に同一とならず、画像データを９０°回
転させた状態として読み出し制御する際、連続アクセス
するバンクアドレスは同一とならない。
【００６７】なお、主走査方向の走査の最後にアクセス
したバンクアドレスと、次の主走査方向の最初にアクセ
スするバンクアドレスが同一となる場合があるが、前述
したように、メモリへのデータライト時、データリード
時ともに、主走査有効区間の最終画素と次の主走査有効
期間の先頭画素の間には、必ず複数の無効画素領域が含
まれているため（図２）、この間は、メモリアクセスを
連続して行なう必要がない。従って、同一バンクに連続
するアクセスとなっても、アクセス時間が足りなくなる
ということはない。
したバンクアドレスと、次の主走査方向の最初にアクセ
スするバンクアドレスが同一となる場合があるが、前述
したように、メモリへのデータライト時、データリード
時ともに、主走査有効区間の最終画素と次の主走査有効
期間の先頭画素の間には、必ず複数の無効画素領域が含
まれているため（図２）、この間は、メモリアクセスを
連続して行なう必要がない。従って、同一バンクに連続
するアクセスとなっても、アクセス時間が足りなくなる
ということはない。
【００６８】また、上記実施形態では、自動回転モード
が設定された場合の動作を説明したが、走査部より、９
０°回転プリントの指示があった場合にも同様にして、
同一バンクアドレスが連続アクセスされることなくメモ
リ部３からの画像データ読み出しが行なわれることは、
自明である。
が設定された場合の動作を説明したが、走査部より、９
０°回転プリントの指示があった場合にも同様にして、
同一バンクアドレスが連続アクセスされることなくメモ
リ部３からの画像データ読み出しが行なわれることは、
自明である。
【００６９】＜第２の実施形態＞第１の実施形態では、
制御部８が、初期アドレス設定部４４、制御信号発生部
４５、主走査／副走査同期信号発生部４６の動作を制御
することで、メモリ部３のバンクへのアクセスを間接的
に制御している。
制御部８が、初期アドレス設定部４４、制御信号発生部
４５、主走査／副走査同期信号発生部４６の動作を制御
することで、メモリ部３のバンクへのアクセスを間接的
に制御している。
【００７０】しかし、制御部８が行っていたメモリアク
セス制御機能を、メモリ制御部４内の初期アドレス設定
部４４、制御信号発生部４５、主走査／副走査同期信号
発生部４６が実行するようにしてもよい。
セス制御機能を、メモリ制御部４内の初期アドレス設定
部４４、制御信号発生部４５、主走査／副走査同期信号
発生部４６が実行するようにしてもよい。
【００７１】この場合、制御部８は、原稿読み取り部１
の画像入力とプリンタ部７の画像出力を制御する画像入
出力制御部として機能し、メモリ制御部４に対しては、
読み取り画像データの有効画素数情報を通知するのみと
なる。
の画像入力とプリンタ部７の画像出力を制御する画像入
出力制御部として機能し、メモリ制御部４に対しては、
読み取り画像データの有効画素数情報を通知するのみと
なる。
【００７２】ここで、原稿画像を９０°回転させたプリ
ントを行なう場合のメモリ３へのライト動作制御に関し
て、図１６のフローチャートを用いて説明する。
ントを行なう場合のメモリ３へのライト動作制御に関し
て、図１６のフローチャートを用いて説明する。
【００７３】原稿画像の９０°回転プリントを行なう場
合、制御部８は原稿読み取り部１より出力される原稿サ
イズ情報により原稿画像のサイズを算出し、主走査方向
の有効画素数（N）、および、副走査の有効ライン数
（M）を算出する（Ｓ１６０１）。
合、制御部８は原稿読み取り部１より出力される原稿サ
イズ情報により原稿画像のサイズを算出し、主走査方向
の有効画素数（N）、および、副走査の有効ライン数
（M）を算出する（Ｓ１６０１）。
【００７４】次に、制御部８は、算出された主走査方向
の有効画素数（Ｎ）がメモリ部３を分割したバンクの数
４の自然数倍になるか否かを判定する（Ｓ１６０２）。
の有効画素数（Ｎ）がメモリ部３を分割したバンクの数
４の自然数倍になるか否かを判定する（Ｓ１６０２）。
【００７５】ステップＳ１６０２において、制御部８
が、算出された主走査の有効画素数（N）がN=４×K（K
は自然数）となると判定した場合には、制御部８は算出
された有効画素数Nに１を加算した値N+1を新たな主走査
有効画素数として原稿読み取り部１を制御し、メモリ制
御部４に書き込み開始を指示するとともに、主走査有効
画素数がＮ＋１であることを通知する（Ｓ１６０３）。
が、算出された主走査の有効画素数（N）がN=４×K（K
は自然数）となると判定した場合には、制御部８は算出
された有効画素数Nに１を加算した値N+1を新たな主走査
有効画素数として原稿読み取り部１を制御し、メモリ制
御部４に書き込み開始を指示するとともに、主走査有効
画素数がＮ＋１であることを通知する（Ｓ１６０３）。
【００７６】制御部３からの通知を受けたメモリ制御部
４では、主走査有効画素数がＮ＋１、副走査方向画素数
がＭであるものとして、初期アドレス設定部４４、制御
信号発生部４５、主走査／副走査同期信号発生部４６
が、原稿画像データのメモリ部３へのライト動作を制御
する。
４では、主走査有効画素数がＮ＋１、副走査方向画素数
がＭであるものとして、初期アドレス設定部４４、制御
信号発生部４５、主走査／副走査同期信号発生部４６
が、原稿画像データのメモリ部３へのライト動作を制御
する。
【００７７】メモリ部３にライトされた原稿画像データ
は、制御部８により９０°回転された画像データとして
メモリから読み出される。制御部８はプリンタ部７を制
御して９０°回転させた画像データに適したプリント用
紙の使用を指示すると、プリンタ部７は指示されたプリ
ント用紙を使用したプリント動作を準備する。
は、制御部８により９０°回転された画像データとして
メモリから読み出される。制御部８はプリンタ部７を制
御して９０°回転させた画像データに適したプリント用
紙の使用を指示すると、プリンタ部７は指示されたプリ
ント用紙を使用したプリント動作を準備する。
【００７８】次に、制御部８は、メモリ制御部４に読み
出し開始を指示する。メモリ制御部４において、初期ア
ドレス設定部４４はメモリアドレスをセットし、制御信
号発生部４５は読み出しアドレスの方向を設定し、主走
査/副走査同期信号発生部４６は主走査有効画像：M画
素、副走査有効ライン数：N+1ラインをセットして、メ
モリ部３から画像データの読み出しを開始する（Ｓ１６
０４）。
出し開始を指示する。メモリ制御部４において、初期ア
ドレス設定部４４はメモリアドレスをセットし、制御信
号発生部４５は読み出しアドレスの方向を設定し、主走
査/副走査同期信号発生部４６は主走査有効画像：M画
素、副走査有効ライン数：N+1ラインをセットして、メ
モリ部３から画像データの読み出しを開始する（Ｓ１６
０４）。
【００７９】一方、ステップＳ１６０２において、原稿
読み取り部１より出力される原稿サイズ情報より主走査
方向の有効画素数Ｎを算定し、制御部８が、算出された
主走査の有効画素数NがN=４×K＋１、４×K＋２、４×K
＋３、（Kは自然数）であると判断した場合、すなわち
自然数倍ではないと判断した場合には、算出された有効
画素数Nを主走査有効画素数として原稿読み取り部１を
制御し、メモリ制御部４に主走査有効画素数がＮである
ことを通知する（Ｓ１６０３）。（Ｓ１６０５）。
読み取り部１より出力される原稿サイズ情報より主走査
方向の有効画素数Ｎを算定し、制御部８が、算出された
主走査の有効画素数NがN=４×K＋１、４×K＋２、４×K
＋３、（Kは自然数）であると判断した場合、すなわち
自然数倍ではないと判断した場合には、算出された有効
画素数Nを主走査有効画素数として原稿読み取り部１を
制御し、メモリ制御部４に主走査有効画素数がＮである
ことを通知する（Ｓ１６０３）。（Ｓ１６０５）。
【００８０】制御部８はプリンタ部７を上述と同様に制
御する。プリンタ部７は、指示されたプリント用紙を使
用したプリント動作を準備する。
御する。プリンタ部７は、指示されたプリント用紙を使
用したプリント動作を準備する。
【００８１】次に、制御部８は、メモリ制御部４に読み
出し開始を指示する。メモリ制御部４は、上述と同様に
メモリ部３からの画像データの読み出しを開始する（Ｓ
１６０４）。
出し開始を指示する。メモリ制御部４は、上述と同様に
メモリ部３からの画像データの読み出しを開始する（Ｓ
１６０４）。
【００８２】以上説明したように、本実施形態では、第
１の実施形態で制御部が行っていたメモリアクセス制御
機能を、メモリ制御部４内の初期アドレス設定部４４、
制御信号発生部４５、主走査／副走査同期信号発生部４
６が実行するようにした。
１の実施形態で制御部が行っていたメモリアクセス制御
機能を、メモリ制御部４内の初期アドレス設定部４４、
制御信号発生部４５、主走査／副走査同期信号発生部４
６が実行するようにした。
【００８３】そして、制御部８は、原稿読み取り部１の
画像入力とプリンタ部７の画像出力を制御する画像入出
力制御部として機能し、メモリ制御部４に対しては、読
み取り画像データの有効画素数情報を通知するようにし
た。
画像入力とプリンタ部７の画像出力を制御する画像入出
力制御部として機能し、メモリ制御部４に対しては、読
み取り画像データの有効画素数情報を通知するようにし
た。
【００８４】これにより、ＣＰＵ負荷の分散が図れると
ともに、制御部とメモリ制御部との間で複雑な信号の送
受信を行う必要がないので、例えば、メモリ３及びメモ
リ制御部４が、複写装置とは別ユニットで構成される場
合であっても、容易に高速読み出しが可能な回転出力機
能が実現できる。
ともに、制御部とメモリ制御部との間で複雑な信号の送
受信を行う必要がないので、例えば、メモリ３及びメモ
リ制御部４が、複写装置とは別ユニットで構成される場
合であっても、容易に高速読み出しが可能な回転出力機
能が実現できる。
【００８５】＜第３の実施形態＞上記、第１の実施形態
では、制御部８が、算出された主走査の有効画素数
（N）がN=４×K（Kは自然数）となると判定した場合に
は、制御部８は算出された有効画素数Nに１を加算した
値N+1を新たな主走査有効画素数として原稿読み取り部
１および、メモリ制御部４を制御して原稿画像データの
メモリライト部３へのライト動作を制御するように構成
した。
では、制御部８が、算出された主走査の有効画素数
（N）がN=４×K（Kは自然数）となると判定した場合に
は、制御部８は算出された有効画素数Nに１を加算した
値N+1を新たな主走査有効画素数として原稿読み取り部
１および、メモリ制御部４を制御して原稿画像データの
メモリライト部３へのライト動作を制御するように構成
した。
【００８６】また、第２の実施形態では、制御部８が、
算出された主走査の有効画素数（N）がN=４×K（Kは自
然数）となると判定した場合には、制御部８は算出され
た有効画素数Nに１を加算した値N+1を新たな主走査有効
画素数として原稿読み取り部１を制御し、メモリ制御部
４に書き込み開始を指示するとともに、主走査有効画素
数がＮ＋１であることを通知するように構成した。
算出された主走査の有効画素数（N）がN=４×K（Kは自
然数）となると判定した場合には、制御部８は算出され
た有効画素数Nに１を加算した値N+1を新たな主走査有効
画素数として原稿読み取り部１を制御し、メモリ制御部
４に書き込み開始を指示するとともに、主走査有効画素
数がＮ＋１であることを通知するように構成した。
【００８７】しかし、主走査の有効画素数Nを変更する
ことなく、主走査の最終有効画像データのライトアドレ
スと、次の主走査の先頭有効画像データのライトアドレ
スの関係を制御するようにしてもよい。
ことなく、主走査の最終有効画像データのライトアドレ
スと、次の主走査の先頭有効画像データのライトアドレ
スの関係を制御するようにしてもよい。
【００８８】第３の実施形態では、主走査最終有効画像
データのライトアドレスに対して、次の主走査先頭有効
画像データのライトアドレスを算出する際の加算値を変
更する実施形態を説明する。
データのライトアドレスに対して、次の主走査先頭有効
画像データのライトアドレスを算出する際の加算値を変
更する実施形態を説明する。
【００８９】以下に第１の実施形態における図１３のフ
ローチャートに対する変更点を説明する。
ローチャートに対する変更点を説明する。
【００９０】図１３のステップＳ１３０２にて、有効画
素数N＝４×Kとならない場合に実行されるステップＳ１
３０５においては、メモリ制御部４は、主走査の最終有
効画像データのライトアドレスに’１’を加算したアド
レスを次の主走査先頭有効画像データのライトアドレス
とするように、メモリへのライトアドレス制御を行う。
素数N＝４×Kとならない場合に実行されるステップＳ１
３０５においては、メモリ制御部４は、主走査の最終有
効画像データのライトアドレスに’１’を加算したアド
レスを次の主走査先頭有効画像データのライトアドレス
とするように、メモリへのライトアドレス制御を行う。
【００９１】また、ステップＳ１３０２にて、有効画素
数N＝４×Kとなる場合に実行されるステップＳ１３０３
においては、メモリ制御部４は、主走査の最終有効画像
データのライトアドレスに’２’を加算したアドレスを
次の主走査先頭有効画像データのライトアドレスとする
ように、メモリへのライトアドレス制御を行う。
数N＝４×Kとなる場合に実行されるステップＳ１３０３
においては、メモリ制御部４は、主走査の最終有効画像
データのライトアドレスに’２’を加算したアドレスを
次の主走査先頭有効画像データのライトアドレスとする
ように、メモリへのライトアドレス制御を行う。
【００９２】前述したように、全メモリ空間に対するア
ドレスの最下位がバンクアドレスとなっていることよ
り、ライトアドレスへの加算値を２とすることにより、
有効画素数N＝４×Kの場合であっても、副走査方向に同
一バンクアドレスが連続したライト動作を回避すること
が可能となる。
ドレスの最下位がバンクアドレスとなっていることよ
り、ライトアドレスへの加算値を２とすることにより、
有効画素数N＝４×Kの場合であっても、副走査方向に同
一バンクアドレスが連続したライト動作を回避すること
が可能となる。
【００９３】さらには、主走査最終有効画像データのラ
イトアドレスに対して、次の主走査先頭有効画像データ
のライトアドレスを算出する際の加算値を制御部８から
メモリ制御部４に、通知するようにしてもよい。
イトアドレスに対して、次の主走査先頭有効画像データ
のライトアドレスを算出する際の加算値を制御部８から
メモリ制御部４に、通知するようにしてもよい。
【００９４】これは、制御部８が、算出された主走査の
有効画素数（N）がN=４×K（Kは自然数）とならない場
合には、加算値として’１’を、算出された主走査の有
効画素数（N）がN=４×K（Kは自然数）となる場合に
は、加算値として’２’をメモリ制御部４に通知するよ
うにし、メモリ制御部４では、通知された加算値に基づ
いて、主走査の最終有効画像データのライトアドレスよ
り、次の主走査の先頭有効画像データのライトアドレス
を算出して、メモリへのライト動作を制御するようにす
るようにしてもよい。
有効画素数（N）がN=４×K（Kは自然数）とならない場
合には、加算値として’１’を、算出された主走査の有
効画素数（N）がN=４×K（Kは自然数）となる場合に
は、加算値として’２’をメモリ制御部４に通知するよ
うにし、メモリ制御部４では、通知された加算値に基づ
いて、主走査の最終有効画像データのライトアドレスよ
り、次の主走査の先頭有効画像データのライトアドレス
を算出して、メモリへのライト動作を制御するようにす
るようにしてもよい。
【００９５】この構成は、第２の実施形態における図１
６のフローチャートを変更することにより、容易に実現
できる。すなわち、ステップＳ１６０３において、加算
値として’２’をメモリ制御部４に通知するようにし、
ステップＳ１６０４では、これを受けて、メモリへのラ
イト動作を制御する。
６のフローチャートを変更することにより、容易に実現
できる。すなわち、ステップＳ１６０３において、加算
値として’２’をメモリ制御部４に通知するようにし、
ステップＳ１６０４では、これを受けて、メモリへのラ
イト動作を制御する。
【００９６】これにより、有効画素数N＝４×Kの場合で
あっても、副走査方向に同一バンクアドレスが連続した
ライト動作を回避することが可能となる。なお、ステッ
プＳ１４０３及びＳ１６０３における加算値Ｃは、Ｃ
（２≦Ｃ≦Ｂ、Ｃ：自然数）を満たす値であり、‘３’
または‘４’でもよい。
あっても、副走査方向に同一バンクアドレスが連続した
ライト動作を回避することが可能となる。なお、ステッ
プＳ１４０３及びＳ１６０３における加算値Ｃは、Ｃ
（２≦Ｃ≦Ｂ、Ｃ：自然数）を満たす値であり、‘３’
または‘４’でもよい。
【００９７】以上説明したように、本実施形態では、ラ
イト動作を行う有効画素数を変更することなく、主走査
の最終有効画像データのライトアドレスと、次の主走査
の先頭有効画像データのライトアドレスの関係を制御し
ていることにより、余分なライト動作が回避可能とな
り、図２に示した無効画素領域がない場合であっても、
副走査方向に同一バンクアドレスが連続したライト動作
を回避することが可能となる。
イト動作を行う有効画素数を変更することなく、主走査
の最終有効画像データのライトアドレスと、次の主走査
の先頭有効画像データのライトアドレスの関係を制御し
ていることにより、余分なライト動作が回避可能とな
り、図２に示した無効画素領域がない場合であっても、
副走査方向に同一バンクアドレスが連続したライト動作
を回避することが可能となる。
【００９８】＜他の実施形態＞第１の実施形態では、９
０°回転制御を行なう場合に主走査有効画素数NがN=４
×K（Kは自然数）の場合に主走査有効画素数に１を加算
しているが、加算する値は、２、または、３でもよい。
加算値が、２、または、３の場合であっても、９０°回
転読み出しを行なう際には、同一バンクアドレスに対す
る連続したアクセスは発生しない。この場合、図１３、
１６に示されるフローチャートのステップＳ１３０３、
Ｓ１６０３において、主走査方向にＮ＋２、またはＮ＋
３画素分のライト動作を行なうとすればよい。
０°回転制御を行なう場合に主走査有効画素数NがN=４
×K（Kは自然数）の場合に主走査有効画素数に１を加算
しているが、加算する値は、２、または、３でもよい。
加算値が、２、または、３の場合であっても、９０°回
転読み出しを行なう際には、同一バンクアドレスに対す
る連続したアクセスは発生しない。この場合、図１３、
１６に示されるフローチャートのステップＳ１３０３、
Ｓ１６０３において、主走査方向にＮ＋２、またはＮ＋
３画素分のライト動作を行なうとすればよい。
【００９９】さらに、複数バンクを有するメモリの場合
のバンクアドレスのアクセスに対する制限として、同一
バンクをアクセスする間隔が長いほど、高速なメモリア
クセスが可能であることより、4つのバンクを交互にア
クセスする方が、2つのバンクアドレスを交互にアクセ
スするよりも、高速なメモリアクセスが可能である。
のバンクアドレスのアクセスに対する制限として、同一
バンクをアクセスする間隔が長いほど、高速なメモリア
クセスが可能であることより、4つのバンクを交互にア
クセスする方が、2つのバンクアドレスを交互にアクセ
スするよりも、高速なメモリアクセスが可能である。
【０１００】従って、4バンクを有するメモリを使用す
る場合、主走査方向のメモリアドレスNが、N＝４×K、
または、４×K＋２（Kは自然数）の場合には、N=４×K
＋１、または、４×K＋３（Kは自然数）と変更すること
により、より高速なメモリアクセスが可能となる。
る場合、主走査方向のメモリアドレスNが、N＝４×K、
または、４×K＋２（Kは自然数）の場合には、N=４×K
＋１、または、４×K＋３（Kは自然数）と変更すること
により、より高速なメモリアクセスが可能となる。
【０１０１】この場合、図１３、１６に示されるフロー
チャートのステップＳ１３０２、Ｓ１６０２において、
有効画素数Ｎ＝４×Ｋ＋２であるか否かという判定条件
を加えてやればよい。
チャートのステップＳ１３０２、Ｓ１６０２において、
有効画素数Ｎ＝４×Ｋ＋２であるか否かという判定条件
を加えてやればよい。
【０１０２】なお、上記実施形態は4バンクのメモリ領
域を有するSDRAMを例に説明したが、メモリのバンク数
は４バンクに制限されることはなく、複数バンクを有す
るメモリを使用した装置に適用されることは自明であ
る。
域を有するSDRAMを例に説明したが、メモリのバンク数
は４バンクに制限されることはなく、複数バンクを有す
るメモリを使用した装置に適用されることは自明であ
る。
【０１０３】したがって、主走査有効画素数に無効画素
を加算するための条件としての一般式は、主走査方向の
有効画素数（Ｎ）が、Ｎ＝Ｂ×Ｋ、または、Ｎ＝Ｂ×Ｋ
＋Ｂ／２（Ｋ：自然数、Ｂ：バンク数）と表すことがで
きる。
を加算するための条件としての一般式は、主走査方向の
有効画素数（Ｎ）が、Ｎ＝Ｂ×Ｋ、または、Ｎ＝Ｂ×Ｋ
＋Ｂ／２（Ｋ：自然数、Ｂ：バンク数）と表すことがで
きる。
【０１０４】さらに、上記実施形態はメモリにライトさ
れたデータを９０°回転させて読み出す場合の例にて説
明を行なったが、−９０°回転させて読み出しを行なう
場合にも、同様に適用されることは、明白である。
れたデータを９０°回転させて読み出す場合の例にて説
明を行なったが、−９０°回転させて読み出しを行なう
場合にも、同様に適用されることは、明白である。
【０１０５】また、上記実施形態はメモリにライトされ
たデータを９０°回転させて読み出す場合の例にて説明
を行なったが、ライト時とは異なるアドレスシーケンス
により、読み出しを行なう場合には容易に適用されるこ
とは明白である。
たデータを９０°回転させて読み出す場合の例にて説明
を行なったが、ライト時とは異なるアドレスシーケンス
により、読み出しを行なう場合には容易に適用されるこ
とは明白である。
【０１０６】また、本発明は、複写装置に限らず、他の
画像入出力装置に適用することも可能である。すなわ
ち、スキャナで読み取った画像をディスプレイに出力さ
せるシステムや、ホストからの出力命令に従ったプリン
タ装置単体による画像出力の場合でもよい。また、複数
の複写装置を利用することで、ネットワークを介したリ
モートコピーに適用してもよい。
画像入出力装置に適用することも可能である。すなわ
ち、スキャナで読み取った画像をディスプレイに出力さ
せるシステムや、ホストからの出力命令に従ったプリン
タ装置単体による画像出力の場合でもよい。また、複数
の複写装置を利用することで、ネットワークを介したリ
モートコピーに適用してもよい。
【０１０７】以上、本発明を好ましい実施例により説明
したが、本発明は上述した実施例に限ることなくクレー
ムに示した範囲で種々の変更が可能である。
したが、本発明は上述した実施例に限ることなくクレー
ムに示した範囲で種々の変更が可能である。
【０１０８】
【発明の効果】以上説明したように、本発明にかかるメ
モリ制御装置及び方法によれば、メモリ読み出し時に、
同一バンクからの連続アクセスが発生しないようにする
ことができるので、原画像データの回転制御を行う場合
等においても、高速なデータアクセスが可能となる。
モリ制御装置及び方法によれば、メモリ読み出し時に、
同一バンクからの連続アクセスが発生しないようにする
ことができるので、原画像データの回転制御を行う場合
等においても、高速なデータアクセスが可能となる。
【０１０９】あるいは、本発明にかかるメモリ制御装置
及び方法によれば、メモリ読み出し時に、２つのバンク
からの交互アクセスが発生しないようにすることができ
るので、原画像データの回転制御を行う場合等において
も、高速なデータアクセスが可能となる。
及び方法によれば、メモリ読み出し時に、２つのバンク
からの交互アクセスが発生しないようにすることができ
るので、原画像データの回転制御を行う場合等において
も、高速なデータアクセスが可能となる。
【０１１０】あるいは、本発明にかかるメモリ制御装置
及び方法によれば、メモリ読み出し時に、同一バンクか
らの連続アクセスが発生しないようにすることができ、
インターリーブも可能となるので、原画像データの回転
制御を行う場合等においても、高速なデータアクセスが
可能となる。
及び方法によれば、メモリ読み出し時に、同一バンクか
らの連続アクセスが発生しないようにすることができ、
インターリーブも可能となるので、原画像データの回転
制御を行う場合等においても、高速なデータアクセスが
可能となる。
【０１１１】あるいは、本発明にかかる画像入出力制御
装置及び情報通知方法は、メモリ読み出し時に、メモリ
制御装置との間で複雑な信号の送受信を行うことなく、
同一バンクからの連続アクセスが発生しないようにする
ことができるので、原画像データの回転制御を行う場合
等においても、高速なデータアクセスを容易に実行する
ことが可能となる。
装置及び情報通知方法は、メモリ読み出し時に、メモリ
制御装置との間で複雑な信号の送受信を行うことなく、
同一バンクからの連続アクセスが発生しないようにする
ことができるので、原画像データの回転制御を行う場合
等においても、高速なデータアクセスを容易に実行する
ことが可能となる。
【０１１２】あるいは、本発明にかかる複写装置及び複
写装置のメモリ制御方法は、メモリ読み出し時に、同一
バンクからの連続アクセスが発生しないようにすること
ができるので、読み取り画像データの回転制御時におけ
るデータアクセスの遅延を回避することが可能となる。
写装置のメモリ制御方法は、メモリ読み出し時に、同一
バンクからの連続アクセスが発生しないようにすること
ができるので、読み取り画像データの回転制御時におけ
るデータアクセスの遅延を回避することが可能となる。
【０１１３】あるいは、本発明にかかる複写装置及び複
写装置のメモリ制御方法は、メモリ読み出し時に、２つ
のバンクからの交互アクセスが発生しないようにするこ
とができるので、読み取り画像データの回転制御時にお
けるデータアクセスの遅延を回避することが可能とな
る。
写装置のメモリ制御方法は、メモリ読み出し時に、２つ
のバンクからの交互アクセスが発生しないようにするこ
とができるので、読み取り画像データの回転制御時にお
けるデータアクセスの遅延を回避することが可能とな
る。
【０１１４】あるいは、メモリ制御装置及び方法は、メ
モリ書き込み時に、余分なライト動作を行うことなく、
メモリ読み出し時に、同一バンクからの連続アクセスが
発生しないようにすることができるので、原画像データ
の回転制御を行う場合等においても、高速なデータアク
セスができる。
モリ書き込み時に、余分なライト動作を行うことなく、
メモリ読み出し時に、同一バンクからの連続アクセスが
発生しないようにすることができるので、原画像データ
の回転制御を行う場合等においても、高速なデータアク
セスができる。
【０１１５】あるいは、本発明にかかる画像入出力制御
装置及び情報通知方法は、メモリ書き込み時に、余分な
ライト動作を行うことなく、また、メモリ読み出し時
に、メモリ制御装置との間で複雑な信号の送受信を行う
ことなく、同一バンクからの連続アクセスが発生しない
ようにすることができるので、原画像データの回転制御
を行う場合等においても、高速なデータアクセスを容易
に実行できる。
装置及び情報通知方法は、メモリ書き込み時に、余分な
ライト動作を行うことなく、また、メモリ読み出し時
に、メモリ制御装置との間で複雑な信号の送受信を行う
ことなく、同一バンクからの連続アクセスが発生しない
ようにすることができるので、原画像データの回転制御
を行う場合等においても、高速なデータアクセスを容易
に実行できる。
【図１】本発明の実施形態における複写装置のブロック
図を示した図である。
図を示した図である。
【図２】主走査/副走査同期信号と、有効画像データを
示した図である。
示した図である。
【図３】メモリへのアクセスタイミングのタイムチャー
トである。
トである。
【図４】メモリへのアクセスタイミングのタイムチャー
トである。
トである。
【図５】原稿画像の配置を示した図である。
【図６】原稿に対応する画素データの配置を示した図で
ある。
ある。
【図７】バンクアドレスの配置を示した図である。
【図８】バンクアドレスの配置を示した図である。
【図９】バンクアドレスの配置を示した図である。
【図１０】バンクアドレスの配置を示した図である。
【図１１】原稿画像の９０°回転を行なった場合の画像
データを示した図である。
データを示した図である。
【図１２】原稿画像の９０°回転を行なった場合の画素
データの配置を示した図である。
データの配置を示した図である。
【図１３】第１の実施形態における回転プリント処理を
説明するためのフローチャートである。
説明するためのフローチャートである。
【図１４】９０°回転読み出しを行なう際に、メモリに
ライトされた画素データ配置と、バンクアドレス配置を
示した図である。
ライトされた画素データ配置と、バンクアドレス配置を
示した図である。
【図１５】９０°回転読み出しを行なう際に、メモリに
ライトされた画素データ配置と、バンクアドレス配置を
示した図である。
ライトされた画素データ配置と、バンクアドレス配置を
示した図である。
【図１６】第２の実施形態における回転プリント処理を
説明するためのフローチャートである。
説明するためのフローチャートである。
Claims (24)
- 【請求項１】 インターリーブを行うことにより複数の
バンクを有するメモリに画像データを書き込み、書き込
み時とは異なるアドレス順序で前記メモリから画像デー
タを読み出すメモリ制御装置であって、 原画像データの横方向の有効画素数（Ｎ）を算出する算
出手段と、 前記算出手段により算出された有効画素数（Ｎ）が、前
記バンクの数（Ｂ）の自然数倍になるか否かを判定する
判定手段と、 前記判定手段により前記有効画素数（Ｎ）が前記バンク
の数（Ｂ）の自然数倍になると判定された場合、横方向
に対して無効画像データが付加された原画像データを前
記メモリに書き込むように制御する書き込み制御手段
と、 を備えることを特徴とするメモリ制御装置。 - 【請求項２】 前記書き込み制御手段は、前記無効画素
を付加することにより、前記原画像データを前記メモリ
に書き込む時の横方向のアドレス数（Ｍ）を、 Ｍ＝Ｂ×Ｋ＋Ｃ、１≦Ｃ＜Ｂ （Ｋ、Ｃ：自然数、Ｂ：
バンクの数） として制御することを特徴とする請求項１に記載のメモ
リ制御装置。 - 【請求項３】 前記メモリに書き込んだ画像データを書
き込み時とは異なる順序で読み出すことにより、前記原
画像データに対して−９０°、若しくは＋９０°の回転
制御を行うことを特徴とする請求項１に記載のメモリ制
御装置。 - 【請求項４】 前記書き込み制御手段が生成するバンク
アドレスは、回転制御において、同一バンクに対する連
続したアドレスにならないことを特徴とする請求項１に
記載のメモリ制御装置。 - 【請求項５】 前記原画像データは、原稿読み取り装置
により読み取られた読み取り画像データであり、前記横
方向は、前記原稿読み取り装置による読み取りの主走査
方向であり、前記縦方向は前記原稿読み取り装置による
読み取りの副走査方向であることを特徴とする請求項１
に記載のメモリ制御装置。 - 【請求項６】 インターリーブを行うことにより複数の
バンクを有するメモリに画像データを書き込み、書き込
み時とは異なるアドレス順序で前記メモリから画像デー
タを読み出すメモリ制御装置であって、 原画像データの横方向の有効画素数（Ｎ）を算出する算
出手段と、 前記算出手段により算出された有効画素数（Ｎ）が、Ｎ
＝Ｂ×Ｋ＋Ｂ／２（Ｋ：自然数、Ｂ：バンク数）の関係
を満たすか否かを判定する判定手段と、 前記判定手段により、Ｎ＝Ｂ×Ｋ＋Ｂ／２の関係を満た
すと判定された場合、横方向に対して無効画像データが
付加された原画像データを前記メモリに書き込むように
制御する書き込み制御手段と、 を備えることを特徴とするメモリ制御装置。 - 【請求項７】 インターリーブを行うことにより複数の
バンクを有するメモリに画像データを書き込み、書き込
み時とは異なるアドレス順序で前記メモリから画像デー
タを読み出すメモリ制御装置であって、 前記原画像データを前記メモリに書き込む場合、横方向
の画素列の各バンクアドアレスが、縦方向に関して同一
バンクアドレスとなるか否かを判定する判定手段と、 前記判定手段により、横方向の画素列の各バンクアドア
レスが縦方向に関して同一バンクアドレスとなると判定
した場合、前記原画像データを書き込む際に、縦方向に
バンクアドレスが切り替わりながら書き込まれるように
アドレス制御するアドレス制御手段と、 を備えることを特徴とするメモリ制御装置。 - 【請求項８】 インターリーブを行うことにより複数の
バンクを有するメモリに画像データを書き込み、書き込
み時とは異なるアドレス順序で前記メモリから画像デー
タを読み出すメモリ制御装置と接続し、前記メモリにア
クセスするための情報を前記メモリ制御装置に通知する
画像入出力制御装置であって、 原画像データの横方向の有効画素数（Ｎ）を算出する算
出手段と、 前記算出手段により算出された有効画素数（Ｎ）が、前
記バンクの数（Ｂ）の自然数倍になるか否かを判定する
判定手段と、 前記判定手段により前記有効画素数（Ｎ）が前記バンク
の数（Ｂ）の自然数倍になると判定された場合、前記原
画像データの横方向の画素数が、Ｎ＋Ｃ（１≦Ｃ＜Ｂ、
Ｃ：自然数）であることを前記メモリ制御装置に通知す
る通知手段と、 を備えることを特徴とする画像入出力制御装置。 - 【請求項９】 画像データを読み取る読み取り部と、 前記読み取り部により読み取られた画像データを、Ｂ個
のバンクに記憶するシンクロナスＤＲＡＭと、 インターリーブを行うことにより複数のバンクを有する
メモリに画像データを主走査方向に順次書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すことで、画像データを＋９０°または−
９０°回転させるメモリ制御部と、 前記メモリ制御部により９０°または−９０°回転され
た画像データを印刷出力する出力部と、を有する複写装
置であって、 前記読み取り部により読み取られる読み取り画像データ
の主走査方向の有効画素数（Ｎ）を算定する算定手段
と、 前記算定手段により算定された有効画素数（Ｎ）が、シ
ンクロナスＤＲＡＭのバンク数（Ｂ）に関して、有効画
素数（Ｎ）が、Ｎ＝Ｂ×Ｋ（Ｋは自然数）の関係を満た
すか否かを判定する判定手段と、 前記判定手段により、有効画素数（Ｎ）が、Ｎ＝Ｂ×Ｋ
（Ｋは自然数）の関係を満たすと判定された場合、前記
読み取り画像データの端部にＣ（１≦Ｃ＜Ｂ、Ｃ：自然
数）個の無効画素を付加した状態で、前記読み取り画像
データが前記シンクロナスＤＲＡＭに記憶されるよう
に、前記メモリ制御部のメモリアクセスを制御するアク
セス制御手段と、 を備えることを特徴とする複写装置。 - 【請求項１０】 画像データを読み取る読み取り部と、 前記読み取り部により読み取られた画像データを、Ｂ個
のバンクに記憶するシンクロナスＤＲＡＭと、 インターリーブを行うことにより複数のバンクを有する
メモリに画像データを主走査方向に順次書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すことで、画像データを＋９０°または−
９０°回転させるメモリ制御部と、 前記メモリ制御部により９０°または−９０°回転され
た画像データを印刷出力する出力部と、を有する複写装
置であって、 前記読み取り部により読み取られる読み取り画像データ
の主走査方向の有効画素数（Ｎ）を算定する算定手段
と、 前記算定手段により算定された有効画素数（Ｎ）が、シ
ンクロナスＤＲＡＭのバンク数（Ｂ）に関して、Ｎ＝Ｂ
×Ｋ＋Ｂ／２（Ｋ：自然数）の関係を満たすか否かを判
定する判定手段と、 前記判定手段により、有効画素数（Ｎ）が、Ｎ＝Ｂ×Ｋ
＋Ｂ／２の関係を満たすと判定された場合、前記読み取
り画像データの端部にＣ（１≦Ｃ＜Ｂ、Ｃ：自然数）個
の無効画素を付加した状態で、前記読み取り画像データ
が前記シンクロナスＤＲＡＭに記憶されるように、前記
メモリ制御部のメモリアクセスを制御するアクセス制御
手段と、 を備えることを特徴とする複写装置。 - 【請求項１１】 インターリーブを行うことにより複数
のバンクを有するメモリに画像データを書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すメモリ制御方法であって、 原画像データの横方向の有効画素数（Ｎ）を算出する算
出工程と、 前記算出工程において算出された有効画素数（Ｎ）が、
前記バンクの数（Ｂ）の自然数倍になるか否かを判定す
る判定工程と、 前記判定工程において前記有効画素数（Ｎ）が前記バン
クの数（Ｂ）の自然数倍になると判定された場合、横方
向に対して無効画像データが付加された原画像データを
前記メモリに書き込むように制御する書き込み制御工程
と、 を備えることを特徴とするメモリ制御方法。 - 【請求項１２】 前記書き込み制御工程は、前記無効画
素を付加することにより、前記原画像データを前記メモ
リに書き込む時の横方向のアドレス数（Ｍ）を、Ｍ＝Ｂ
×Ｋ＋Ｃ、１≦Ｃ＜Ｂ （Ｋ、Ｃ：自然数、Ｂ：バンク
の数） として制御することを特徴とする請求項１１に記載のメ
モリ制御方法。 - 【請求項１３】 前記メモリに書き込んだ画像データを
書き込み時とは異なる順序で読み出すことにより、前記
原画像データに対して−９０°、若しくは＋９０°の回
転制御を行うことを特徴とする請求項１１に記載のメモ
リ制御方法。 - 【請求項１４】 前記書き込み制御工程が生成するバン
クアドレスは、回転制御において、同一バンクに対する
連続したアドレスにならないことを特徴とする請求項１
１に記載のメモリ制御方法。 - 【請求項１５】 前記原画像データは、原稿読み取り装
置により読み取られた読み取り画像データであり、前記
横方向は、前記原稿読み取り装置による読み取りの主走
査方向であり、前記縦方向は前記原稿読み取り装置によ
る読み取りの副走査方向であることを特徴とする請求項
１１に記載のメモリ制御方法。 - 【請求項１６】 インターリーブを行うことにより複数
のバンクを有するメモリに画像データを書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すメモリ制御方法であって、 原画像データの横方向の有効画素数（Ｎ）を算出する算
出工程と、 前記算出工程において算出された有効画素数（Ｎ）が、
Ｎ＝Ｂ×Ｋ＋Ｂ／２（Ｋ：自然数、Ｂ：バンク数）の関
係を満たすか否かを判定する判定工程と、 前記判定工程において、Ｎ＝Ｂ×Ｋ＋Ｂ／２の関係を満
たすと判定された場合、横方向に対して無効画像データ
が付加された原画像データを前記メモリに書き込むよう
に制御する書き込み制御工程と、 を備えることを特徴とするメモリ制御方法。 - 【請求項１７】 インターリーブを行うことにより複数
のバンクを有するメモリに画像データを書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すメモリ制御方法であって、 前記原画像データを前記メモリに書き込む場合、横方向
の画素列の各バンクアドアレスが、縦方向に関して同一
バンクアドレスとなるか否かを判定する判定工程と、 前記判定工程において、横方向の画素列の各バンクアド
アレスが縦方向に関して同一バンクアドレスとなると判
定した場合、前記原画像データを書き込む際に、縦方向
にバンクアドレスが切り替わりながら書き込まれるよう
にアドレス制御するアドレス制御工程と、 を備えることを特徴とするメモリ制御方法。 - 【請求項１８】 インターリーブを行うことにより複数
のバンクを有するメモリに画像データを書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すメモリ制御装置に対して、前記メモリに
アクセスするための情報を通知する情報通知方法であっ
て、 原画像データの横方向の有効画素数（Ｎ）を算出する算
出工程と、 前記算出工程において算出された有効画素数（Ｎ）が、
前記バンクの数（Ｂ）の自然数倍になるか否かを判定す
る判定工程と、 前記判定工程において前記有効画素数（Ｎ）が前記バン
クの数（Ｂ）の自然数倍になると判定された場合、前記
原画像データの横方向の画素数が、Ｎ＋Ｃ（１≦Ｃ＜
Ｂ、Ｃ：自然数）であることを前記メモリ制御装置に通
知する通知工程と、 を備えることを特徴とする情報通知方法。 - 【請求項１９】 画像データを読み取る読み取り部と、 前記読み取り部により読み取られた画像データを、Ｂ個
のバンクに記憶するシンクロナスＤＲＡＭと、 インターリーブを行うことにより複数のバンクを有する
メモリに画像データを主走査方向に順次書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すことで、画像データを＋９０°または−
９０°回転させるメモリ制御部と、 前記メモリ制御部により９０°または−９０°回転され
た画像データを印刷出力する出力部と、を有する複写装
置のメモリ制御方法であって、 前記読み取り部により読み取られる読み取り画像データ
の主走査方向の有効画素数（Ｎ）を算定する算定工程
と、 前記算定工程において算定された有効画素数（Ｎ）が、
シンクロナスＤＲＡＭのバンク数（Ｂ）に関して、有効
画素数（Ｎ）が、Ｎ＝Ｂ×Ｋ（Ｋは自然数）の関係を満
たすか否かを判定する判定工程と、 前記判定工程において、効画素数（Ｎ）が、Ｎ＝Ｂ×Ｋ
（Ｋは自然数）の関係を満たすと判定された場合、前記
読み取り画像データの端部にＣ（１≦Ｃ＜Ｂ、Ｃ：自然
数）個の無効画素を付加した状態で、前記読み取り画像
データが前記シンクロナスＤＲＡＭに記憶されるよう
に、前記メモリ制御部のメモリアクセスを制御するアク
セス制御工程と、 を備えることを特徴とする複写装置のメモリ制御方法。 - 【請求項２０】 画像データを読み取る読み取り部と、
前記読み取り部により読み取られた画像データを、Ｂ個
のバンクに記憶するシンクロナスＤＲＡＭと、 インターリーブを行うことにより複数のバンクを有する
メモリに画像データを主走査方向に順次書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すことで、画像データを＋９０°または−
９０°回転させるメモリ制御部と、 前記メモリ制御部により９０°または−９０°回転され
た画像データを印刷出力する出力部と、を有する複写装
置のメモリ制御方法であって、 前記読み取り部により読み取られる読み取り画像データ
の主走査方向の有効画素数（Ｎ）を算定する算定工程
と、 前記算定工程において算定された有効画素数（Ｎ）が、
シンクロナスＤＲＡＭのバンク数（Ｂ）に関して、Ｎ＝
Ｂ×Ｋ＋Ｂ／２（Ｋ：自然数）の関係を満たすか否かを
判定する判定工程と、 前記判定工程において有効画素数（Ｎ）が、Ｎ＝Ｂ×Ｋ
＋Ｂ／２の関係を満たすと判定された場合、前記読み取
り画像データの端部にＣ（１≦Ｃ＜Ｂ、Ｃ：自然数）個
の無効画素を付加した状態で、前記読み取り画像データ
が前記シンクロナスＤＲＡＭに記憶されるように、前記
メモリ制御部のメモリアクセスを制御するアクセス制御
工程と、 を備えることを特徴とする複写装置のメモリ制御方法。 - 【請求項２１】 インターリーブを行うことにより複数
のバンクを有するメモリに画像データを書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すメモリ制御装置であって、 原画像データの横方向の有効画素数（Ｎ）を算出する算
出手段と、 前記算出手段により算出された有効画素数（Ｎ）が、前
記バンクの数（Ｂ）の自然数倍になるか否かを判定する
判定手段と、 前記判定手段により前記有効画素数（Ｎ）が前記バンク
の数（Ｂ）の自然数倍になると判定された場合、横方向
の最終有効画像データのライトアドレスと、次の横方向
の先頭有効画像データのライトアドレスの関係を制御す
るアドレス制御手段と、 を備えることを特徴とするメモリ制御装置。 - 【請求項２２】 インターリーブを行うことにより複数
のバンクを有するメモリに画像データを書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すメモリ制御装置と接続し、前記メモリに
アクセスするための情報を前記メモリ制御装置に通知す
る画像入出力制御装置であって、 原画像データの横方向の有効画素数（Ｎ）を算出する算
出手段と、 前記算出手段により算出された有効画素数（Ｎ）が、前
記バンクの数（Ｂ）の自然数倍になるか否かを判定する
判定手段と、 前記判定手段により前記有効画素数（Ｎ）が前記バンク
の数（Ｂ）の自然数倍になると判定された場合、横方向
最終有効画像データのライトアドレスに対して、次の横
方向先頭有効画像データのライトアドレスを算出する際
の加算値が、Ｃ（２≦Ｃ≦Ｂ、Ｃ：自然数）であること
を前記メモリ制御装置に通知する通知手段と、 を備えることを特徴とする画像入出力制御装置。 - 【請求項２３】 インターリーブを行うことにより複数
のバンクを有するメモリに画像データを書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すメモリ制御方法であって、 原画像データの横方向の有効画素数（Ｎ）を算出する算
出工程と、 前記算出工程において算出された有効画素数（Ｎ）が、
前記バンクの数（Ｂ）の自然数倍になるか否かを判定す
る判定工程と、 前記判定工程において前記有効画素数（Ｎ）が前記バン
クの数（Ｂ）の自然数倍になると判定された場合、横方
向の最終有効画像データのライトアドレスと、次の横方
向の先頭有効画像データのライトアドレスの関係を制御
するアドレス制御工程と、 を備えることを特徴とするメモリ制御方法。 - 【請求項２４】 インターリーブを行うことにより複数
のバンクを有するメモリに画像データを書き込み、書き
込み時とは異なるアドレス順序で前記メモリから画像デ
ータを読み出すメモリ制御装置に対して、前記メモリに
アクセスするための情報を通知する情報通知方法であっ
て、 原画像データの横方向の有効画素数（Ｎ）を算出する算
出工程と、 前記算出工程において算出された有効画素数（Ｎ）が、
前記バンクの数（Ｂ）の自然数倍になるか否かを判定す
る判定工程と、 前記判定工程において前記有効画素数（Ｎ）が前記バン
クの数（Ｂ）の自然数倍になると判定された場合、横方
向最終有効画像データのライトアドレスに対して、次の
横方向先頭有効画像データのライトアドレスを算出する
際の加算値が、Ｃ（２≦Ｃ≦Ｂ、Ｃ：自然数）であるこ
とを前記メモリ制御装置に通知する通知工程と、 を備えることを特徴とする情報通知方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001381696A JP2002259208A (ja) | 2000-12-28 | 2001-12-14 | メモリ制御装置及び方法 |
| US10/025,813 US6774902B2 (en) | 2000-12-28 | 2001-12-26 | Memory control apparatus and method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-402714 | 2000-12-28 | ||
| JP2000402714 | 2000-12-28 | ||
| JP2001381696A JP2002259208A (ja) | 2000-12-28 | 2001-12-14 | メモリ制御装置及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002259208A true JP2002259208A (ja) | 2002-09-13 |
Family
ID=26607194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001381696A Pending JP2002259208A (ja) | 2000-12-28 | 2001-12-14 | メモリ制御装置及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6774902B2 (ja) |
| JP (1) | JP2002259208A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005332369A (ja) * | 2004-04-19 | 2005-12-02 | Sony Corp | データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム |
| JP2006277653A (ja) * | 2005-03-30 | 2006-10-12 | Sony Corp | データアクセス装置、データアクセス方法、プログラムおよび記録媒体 |
| CN1302395C (zh) * | 2003-09-30 | 2007-02-28 | 松下电器产业株式会社 | 图像处理方法以及图像处理装置 |
| KR101164235B1 (ko) * | 2004-01-05 | 2012-07-09 | 소니 주식회사 | 데이터 저장 장치, 데이터 저장 제어 장치 및 방법, 및 데이터 저장 제어 프로그램을 기록한 기록 매체 |
| US8654597B2 (en) | 2010-12-16 | 2014-02-18 | Hynix Semiconductor Inc. | Defective memory cell address storage circuit and redundancy control circuit including the same |
| JP2018060471A (ja) * | 2016-10-07 | 2018-04-12 | キヤノン株式会社 | 画像処理装置および制御方法 |
| KR20180044567A (ko) * | 2016-10-24 | 2018-05-03 | 삼성전자주식회사 | 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI302291B (en) * | 2004-03-25 | 2008-10-21 | Mstar Semiconductor Inc | Management method and display method of on screen display thereof and related display controlling apparatus |
| US7868898B2 (en) * | 2005-08-23 | 2011-01-11 | Seiko Epson Corporation | Methods and apparatus for efficiently accessing reduced color-resolution image data |
| US7750915B1 (en) * | 2005-12-19 | 2010-07-06 | Nvidia Corporation | Concurrent access of data elements stored across multiple banks in a shared memory resource |
| JP2011090576A (ja) * | 2009-10-23 | 2011-05-06 | Seiko Epson Corp | 画像読取装置及び画像読取装置における画像データの書き込み方法 |
| CN102045478B (zh) * | 2009-10-23 | 2013-05-01 | 精工爱普生株式会社 | 图像读取装置、校正处理方法及用该装置的图像处理方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124692A (en) * | 1990-04-13 | 1992-06-23 | Eastman Kodak Company | Method and apparatus for providing rotation of digital image data |
| US5313567A (en) * | 1991-06-13 | 1994-05-17 | At&T Bell Laboratories | Arrangement for determining and displaying volumetric data in an imaging system |
| US6330374B1 (en) * | 1998-11-13 | 2001-12-11 | Ricoh Company, Ltd. | Image manipulation for a digital copier which operates on a block basis |
-
2001
- 2001-12-14 JP JP2001381696A patent/JP2002259208A/ja active Pending
- 2001-12-26 US US10/025,813 patent/US6774902B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302395C (zh) * | 2003-09-30 | 2007-02-28 | 松下电器产业株式会社 | 图像处理方法以及图像处理装置 |
| US7376289B2 (en) | 2003-09-30 | 2008-05-20 | Matsushita Electric Industrial Co., Ltd. | Image processing method and image processing apparatus |
| KR101164235B1 (ko) * | 2004-01-05 | 2012-07-09 | 소니 주식회사 | 데이터 저장 장치, 데이터 저장 제어 장치 및 방법, 및 데이터 저장 제어 프로그램을 기록한 기록 매체 |
| JP2005332369A (ja) * | 2004-04-19 | 2005-12-02 | Sony Corp | データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム |
| JP2006277653A (ja) * | 2005-03-30 | 2006-10-12 | Sony Corp | データアクセス装置、データアクセス方法、プログラムおよび記録媒体 |
| JP4635687B2 (ja) * | 2005-03-30 | 2011-02-23 | ソニー株式会社 | データアクセス装置、データアクセス方法、プログラムおよび記録媒体 |
| US8654597B2 (en) | 2010-12-16 | 2014-02-18 | Hynix Semiconductor Inc. | Defective memory cell address storage circuit and redundancy control circuit including the same |
| JP2018060471A (ja) * | 2016-10-07 | 2018-04-12 | キヤノン株式会社 | 画像処理装置および制御方法 |
| KR20180044567A (ko) * | 2016-10-24 | 2018-05-03 | 삼성전자주식회사 | 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 |
| KR102514717B1 (ko) | 2016-10-24 | 2023-03-27 | 삼성전자주식회사 | 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6774902B2 (en) | 2004-08-10 |
| US20020085009A1 (en) | 2002-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010021278A1 (en) | Method and apparatus for image processing, and a computer product | |
| JP2002259208A (ja) | メモリ制御装置及び方法 | |
| JP3148103B2 (ja) | 画像形成装置 | |
| US7508538B2 (en) | Image data rotation apparatus | |
| JP6357804B2 (ja) | 画像処理装置、集積回路、及び画像形成装置 | |
| US8649050B2 (en) | Image forming apparatus | |
| JP3537612B2 (ja) | 画像形成システム | |
| US6980701B1 (en) | Image processing method and apparatus capable of rotating and reversing an input image | |
| JP2006261942A (ja) | 画像処理装置、傾き差検出・通知方法、傾き差検出・通知プログラム及び記憶媒体 | |
| JPH11346305A (ja) | 画像処理装置 | |
| US6449059B1 (en) | Interface device and image forming apparatus | |
| JPH09275479A (ja) | デジタル複写機 | |
| JP2882532B2 (ja) | 画像データ処理装置 | |
| JP4165391B2 (ja) | 画像処理方法及び画像処理装置 | |
| JP2002314740A (ja) | デジタル複写装置のネットワークシステム | |
| JP4158695B2 (ja) | 画像処理方法及び画像処理装置 | |
| JPH08332745A (ja) | 複写印刷装置及び複写印刷読取装置 | |
| JP2000341531A (ja) | 画像デュプリケイト装置 | |
| JP3380393B2 (ja) | 画像形成装置 | |
| JPH09331445A (ja) | 画像処理装置 | |
| JPH0879471A (ja) | 画像形成装置 | |
| JP2005174142A (ja) | 画像処理装置 | |
| JP2006092506A (ja) | 画像処理装置 | |
| JP2014116765A (ja) | 画像読取装置 | |
| JP2005276296A (ja) | メモリリフレッシュ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060731 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061124 |