KR100546175B1 - 로오 리페어장치 - Google Patents

로오 리페어장치 Download PDF

Info

Publication number
KR100546175B1
KR100546175B1 KR1019980045572A KR19980045572A KR100546175B1 KR 100546175 B1 KR100546175 B1 KR 100546175B1 KR 1019980045572 A KR1019980045572 A KR 1019980045572A KR 19980045572 A KR19980045572 A KR 19980045572A KR 100546175 B1 KR100546175 B1 KR 100546175B1
Authority
KR
South Korea
Prior art keywords
word line
generating means
signal
boosting signal
repair
Prior art date
Application number
KR1019980045572A
Other languages
English (en)
Other versions
KR20000027617A (ko
Inventor
조주환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980045572A priority Critical patent/KR100546175B1/ko
Publication of KR20000027617A publication Critical patent/KR20000027617A/ko
Application granted granted Critical
Publication of KR100546175B1 publication Critical patent/KR100546175B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Abstract

본 발명은 칩의 면적을 줄이고 노멀 워드라인과 리던던트 워드라인의 구조간의 스피드차이를 없애며 레이아웃을 보다 용이하도록 한 로오 리페어장치에 관한 것으로, 블럭선택 어드레스에 의해 구분가능한 두개 이상의 메모리 셀 어레이 블럭과; 상기 각각의 메모리 셀 어레이 블럭에 대해 일대일로 배치되고, 상기 두개 이상의 메모리 셀 어레이 블럭의 리던던트 워드라인에 공통으로 연결되며, 리페어시 워드라인 부스팅신호를 선택된 메모리 셀 어레이 블럭의 리던던트 워드라인 드라이버로 제공하고, 리페어하지 않은 경우에는 워드라인 부스팅신호를 선택된 메모리 셀 어레이 블럭의 노멀 워드라인 드라이버로 제공하는 워드라인 부스팅신호 발생수단 및; 상기 다수의 워드라인 부스팅신호 발생수단에 일대일로 접속된 리페어정보 출력단을 갗추고서, 리페어정보를 해당하는 워드라인 부스팅신호 발생수단으로 제공하는 리페어정보 발생수단을 구비함으로써, 칩면적을 줄여 경쟁력을 높일 수 있고, 노멀 워드라인과 리던던트 워드라인의 구조를 동일하게 함으로써 구조적 차이에서 발생되는 RC지연의 차이를 제거하여 칩의 성능을 향상시키게 된다.

Description

로오 리페어장치
본 발명은 반도체 메모리 소자의 로오 리페어장치에 관한 것으로, 보다 상세하게는 워드라인을 대체할 수 있는 로오 리페어장치에 관한 것이다.
일반적으로, 디램(DRAM)을 구성하고 있는 수많은 미세 셀(Cell)중에서 어느 한개라도 결함이 발생하게 되면 그 디램은 제기능을 수행할 수 없게 된다. 따라서, 이 경우 미리 디램내에 설치해 둔 예비 메모리 셀을 이용하여 불량 셀을 대체시킴으로써 양품율(Yield)을 높이는 리던던시 방식을 채용하고 있다.
특히, 이러한 리던던시 방식의 경우 메모리의 리던던시 셀(Redundancy Cell)은 서브-어레이 블럭별로 설치해 두는데, 예를 들어 16 메가 디램의 경우 256K 셀 어레이마다 예비 로오 및 컬럼을 미리 설치해 두어 결함(Fail)이 발생하여 불량으로 된 메모리 셀을 로오(Row)/컬럼(Column) 단위로 하여 예비 메모리 셀(즉, 리던던시 셀)로 치환하는 방식이 주로 사용된다.
종래의 반도체 메모리 소자의 경우 도 1a에 도시된 바와 같이 워드라인(12)을 인에이블시키기 위해 서브 워드라인 드라이버(14)를 사용하게 되는데, 이 경우에는 로오 디코더(10)로부터의 신호에 의해 동작하는 서브 워드라인 드라이버(14)를 각각의 워드라인(12)에 일대일로 연결시키고 나서 정상적인 워드라인 구동을 행하게 된다. 만약 워드라인(12)을 리페어했을 경우에는 리페어한 워드라인(12)은 도 1b에 도시된 바와 같이 메탈 스트랩핑(metal strapping; 16)을 이용한 워드라인을 사용하게 된다.
워드라인을 리페어할 경우 노멀 워드라인은 디스에이블되고, 리던던트 워드라인이 인에이블되는데, 이러한 동작을 수행하기 위해 종래에는 도 2에 도시된 바와 같이 각각의 메모리 셀 어레이 블럭(MC0∼MC3)마다 노멀 워드라인(도시 생략; 메모리 셀 어레이 블럭내부에 존재)을 인에이블시키기 위한 고전압을 제공하는 노멀 워드라인 부스팅신호 발생기(18; 20; 22; 24) 및 리던던트 워드라인(RWL)을 인에이블시키기 위한 고전압을 제공하는 리던던트 워드라인 부스팅신호 발생기(26; 28; 30; 32)가 각각 존재하게 된다
그에 따라, 리페어를 하지 않은 경우에는 노멀 워드라인에 고전압에 제공하는 노멀 워드라인 부스팅신호 발생기(18∼24중에서 하나)가 인에이블되어 선택된 메모리 셀 어레이 블럭(MC0∼MC3중에서 하나)의 노멀 워드라인을 인에이블시키게 되고, 해당 메모리 셀 어레이 블럭에 대한 리던던트 워드라인(RWL)에 고전압을 제공하는 리던던트 워드라인 부스팅신호 발생기(26∼32중에서 하나)는 디스에이블되어 리던던트 워드라인(RWL)은 디스에이블된다. 이와 반대로 리페어를 한 경우에는 선택된 메모리 셀 어레이 블럭(MC0∼MC3중에서 하나)에 대한 리던던트 워드라인 부스팅신호 발생기(26∼32중에서 하나)가 인에이블되어 리던던트 워드라인(RWL)을 인에이블시키고, 해당 메모리 셀 어레이 블럭(MC0∼MC3중의 하나)의 노멀 워드라인 부스팅신호 발생기(18∼24중 어느 하나)가 디스에이블되어 노멀 워드라인을 디스에이블시키게 된다.
이와 같은 종래의 구성에 따르면, 메모리 셀 어레이 블럭마다 2개의 워드라인 부스팅신호 발생기가 필요하게 되어 칩의 면적이 늘어난다.
또한, 종래에는 노멀 워드라인은 서브 워드라인 드라이버 방식을 이용하고 리던던트 워드라인은 메탈 스트랩핑 방식을 이용하기 때문에 레이아웃상에 어려움이 존재하고, 노멀 워드라인과 리던던트 워드라인의 구조가 다르므로 RC지연의 차이에서 오는 타이밍의 차이가 칩의 특성을 저하시키게 된다.
따라서 본 발명은 상술한 종래의 문제점을 해결하기 위해 이루어진 것으로, 칩의 면적을 줄이고 노멀 워드라인과 리던던트 워드라인의 구조간의 스피드차이를 없애며 레이아웃을 보다 용이하도록 한 로오 리페어장치를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따른 로오 리페어장치는, 블럭선택 어드레스에 의해 구분가능한 두개 이상의 메모리 셀 어레이 블럭을 가지는 반도체 메모리 소자에 있어서,
상기 각각의 메모리 셀 어레이 블럭에 대해 일대일로 배치되고, 상기 두개 이상의 메모리 셀 어레이 블럭의 리던던트 워드라인에 공통으로 연결되며, 리페어시 워드라인 부스팅신호를 선택된 메모리 셀 어레이 블럭의 리던던트 워드라인 드라이버로 제공하고, 리페어하지 않은 경우에는 워드라인 부스팅신호를 선택된 메모리 셀 어레이 블럭의 노멀 워드라인 드라이버로 제공하는 워드라인 부스팅신호 발생수단 및;
상기 다수의 워드라인 부스팅신호 발생수단에 일대일로 접속된 리페어정보 출력단을 가지고, 리페어정보를 해당하는 워드라인 부스팅신호 발생수단으로 제공하는 리페어정보 발생수단을 구비한다.
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 로오 리페어장치의 구성도로서, 본 발명의 실시예는 블럭어드레스가 상호 다르고 블럭선택 어드레스에 의해 구분가능한 두개 이상의 메모리 셀 어레이 블럭(MC0∼MC3)과; 상기 각각의 메모리 셀 어레이 블럭(MC0∼MC3)에 대해 일대일로 배치되고, 상기 두개 이상의 메모리 셀 어레이 블럭의 리던던트 워드라인에 공통으로 연결되며, 리페어시 워드라인 부스팅신호(px; 전원전압(Vcc)보다 높은 전압)를 선택된 메모리 셀 어레이 블럭의 리던던트 워드라인 드라이버(도시 생략)로 제공하고, 리페어하지 않은 경우에는 워드라인 부스팅신호(px)를 선택된 메모리 셀 어레이 블럭의 노멀 워드라인 드라이버(도시 생략)로 제공하는 워드라인 부스팅신호 발생수단(34∼40) 및; 상기 다수의 워드라인 부스팅신호 발생수단(34∼40)에 일대일로 접속된 다수개의 리페어정보 출력단(romz0∼romz3)을 갗추고서, 리페어 어드레스를 프로그램하여 리페어정보를 해당하는 워드라인 부스팅신호 발생수단(34∼40)으로 제공하는 리페어정보 발생수단(42)을 구비한다.
즉, 블럭 어드레스가 상호 다른 메모리 셀 어레이 블럭(MC0, MC1, MC2, MC3)마다 단일의 워드라인 부스팅신호 발생수단(34, 36, 38, 40)이 배치되고, 이 각각의 워드라인 부스팅신호 발생수단(34, 36, 38, 40)에는 상기 리페어정보 발생수단(42)의 각각의 리페어정보 출력단(romz0∼romz3)이 일대일로 연결된다. 상기 리페어정보 발생수단(42)의 출력단(romz0)은 워드라인 부스팅신호 발생수단(34)에 연결되고, 상기 리페어정보 발생수단(42)의 출력단(romz1)은 워드라인 부스팅신호 발생수단(36)에 연결되며, 상기 리페어정보 발생수단(42)의 출력단(romz2)은 워드라인 부스팅신호 발생수단(38)에 연결되고, 상기 리페어정보 발생수단(42)의 출력단(romz3)은 워드라인 부스팅신호 발생수단(40)에 연결된다.
여기서, 상기 리페어정보 발생수단(42)은 리페어된 어드레스가 입력되었을 때 인에이블할 수 있게 퓨즈(도시 생략)가 내장되어 있다.
도 4는 도 3에 도시된 워드라인 부스팅신호 발생수단의 적용예를 나타낸 회로도로서, 본 발명의 실시예에서 워드라인 부스팅신호 발생수단(34∼40)은 상호 동일하게 구성되므로 도 4에 도시된 워드라인 부스팅신호 발생수단은 워드라인 부스팅신호 발생수단(34)이라 하고 설명한다.
도 4에서, 워드라인 부스팅신호 발생수단(34)은 퓨즈박스(도시 생략)로부터의 리페어 결과신호(rom0∼rom3) 및 외부 어드레스를 입력받아 현재 입력된 외부 어드레스에 대한 리페어여부를 판별하여 워드라인 부스팅신호(px)의 활성화를 결정하는 결정부(34a)와, 상기 결정부(34a)로부터의 신호에 의해 소정 레벨의 워드라인 부스팅신호(px)를 출력하는 출력부(34b)로 구성된다.
상기 결정부(34a)는 퓨즈박스(도시 생략)로부터의 신호(rom0∼rom3)를 노어게이트(44)에 의해 처리한 신호(노드(N1)의 신호) 및 외부 어드레스를 입력받아 디코딩하는 디코딩소자(ND1; 낸드게이트)와, 인버터(IV1)를 매개로 한 상기 디코딩소자(ND1)로부터의 신호 및 입력되는 리페어정보(romz)에 의해 스위칭동작하여 워드라인 부스팅신호(px)의 인에이블을 결정하는 스위칭소자(P1, P2, P3, Q1, Q2, Q3)를 구비한다. 상기 P1∼P3는 PMOS트랜지스터이고 Q1∼Q3는 NMOS트랜지스터로서, 상기 PMOS트랜지스터(P1, P2)와 NMOS트랜지스터(Q1, Q2)는 상호 직렬로 접속되고, 상기 NMOS트랜지스터(Q3)는 드레인이 결정부(34a)의 출력단(N2)에 접속되고 소오스가 NMOS트랜지스터(Q1, Q2)사이에 접속되어 상기 PMOS트랜지스터(P1)와 마찬가지로 인버터(IV1)를 통해 디코딩소자(ND1)의 출력신호를 게이트로 입력받는다. 상기 PMOS트랜지스터(P3)는 전원전압단과 상기 결정부(34a)의 출력단(N2) 사이에 접속되고 상기 NMOS트랜지스터(Q2)와 마찬가지로 워드라인 부스팅신호 디스에이블신호(pxdis)를 게이트로 입력받는다. 그리고, 상기 출력단(N2)에는 두개의 인버터(IV2, IV3)가 연결되어 워드라인 부스팅 바신호(pxb)를 출력한다.
상기 출력부(34b)는 고전압단과 상기 결정부(34a)의 출력단(N2) 사이에 접속된 크로스 커플형 전류미러(CM)와, 전류미러(CM)의 출력신호(노드(N3)의 신호)에 의해 스위칭동작하여 워드라인 부스팅신호(px)를 활성화시키는 스위칭소자(P4, Q4, Q5)를 구비한다. 상기 P4는 PMOS트랜지스터이고 상기 Q4와 Q5는 NMOS트랜지스터로서, 상기 PMOS트랜지스터(P4)와 NMOS트랜지스터(Q4)는 CMOS형태로 접속되고 그들의 게이트는 상기 전류미러(CM)의 출력신호를 입력받는다.
상기 노어게이트(44)의 출력신호는 인버터를 통해 디코더 선택부(48)의 일입력단으로 입력되고, 워드라인을 인에이블시키라고 지시하는 제어신호(CS) 및 인버터(IV4)를 통한 상기 노어게이트(44)의 출력신호는 앤드게이트 로직(낸드게이트와 인버터로 구성)인 디코딩부(46)를 통해 상기 디코더 선택부(48)의 다른 입력단으로 입력된다. 상기 디코더 선택부(48)에서는 리페어 여부에 따라 현재의 메모리 셀 어레이 블럭에 적용된 노멀 로오 디코더(50) 및 리던던트 로오 디코더(52)중에서 어느 한 디코더를 활성화시킨다.
상기 디코더 선택부(48)는 블럭선택신호(BS) 및 상기 노어게이트(44)의 출력신호를 입력받아 낸드처리하는 낸드게이트(48a)와, 이 낸드게이트(48a)의 출력신호를 반전시켜 노멀 로오 디코더(50)측으로 제공하는 인버터(IV5)와, 블럭선택신호(BS) 및 상기 디코딩부(46)로부터의 출력신호를 입력받아 낸드처리하는 낸드게이트(48b) 및, 이 낸드게이트(48b)의 출력신호를 반전시켜 리던던트 로오 디코더(52)측으로 제공하는 인버터(IV6)로 구성된다. 상기 노멀 로오 디코더(50)와 리던던트 로오 디코더(52)의 내부회로구성은 통상적인 구성이어서 설명을 생략한다.
상기 노멀 로오 디코더(50)의 출력신호에 의해 노멀 워드라인 드라이버(54)가 구동되고, 상기 리던던트 로오 디코더(52)의 출력신호에 의해 리던던트 워드라인 드라이버(56)가 구동되는데, 상기 노멀 워드라인 드라이버(54)와 상기 리던던트 워드라인 드라이버(56)는 상호 동일한 구성(즉, 도 1a)으로 이루어진다.
이어, 상기와 같이 구성된 본 발명의 실시예에 따른 로오 리페어장치의 동작에 대해 도 5 및 도 6의 파형도를 참조하여 설명하면 다음과 같다.
먼저, 리페어를 하지 않은 경우에 대해 설명한다.
리페어를 하지 않은 경우에는 리페어 정보발생수단(42)의 리페어정보 출력단(romz0∼romz3)에서의 신호파형이 도 5에서와 같이 로우레벨을 유지하게 되고 이 로우레벨의 신호는 각각의 워드라인 부스팅신호 발생수단(34∼40; 본 발명의 실시예에서는 모든 워드라인 부스팅신호 발생수단의 내부동작이 동일하므로 하나의 워드라인 부스팅신호 발생수단(34)에 한하여 설명한다)에 인가되고, 노어게이트(44; 도 4)에서는 도시되지 않은 퓨즈박스로부터의 신호(rom0∼rom3; 이 경우 로우레벨의 신호)를 노어처리하여 하이레벨의 신호를 출력한다. 이 하이레벨의 신호(노드(N1)의 신호)는 워드라인 부스팅신호 발생수단(34)의 결정부(34a)의 낸드게이트(ND1)의 일입력단으로 입력되고 그 낸드게이트(ND1)의 다른 입력단으로는 외부 어드레스가 입력된다. 그에 따라 워드라인 부스팅신호 발생수단(34)은 외부 어드레스의 입력에 의해 제어되는데, 하이레벨의 외부 어드레스입력에 따라 워드라인 부스팅신호 발생수단(34)의 노드(N2)는 로우레벨이 되므로, 그 워드라인 부스팅신호 발생수단(34)은 도 5에서와 같이 하이레벨의 워드라인 부스팅신호(px)를 출력하게 된다.
이때, 상기 노어게이트(44)의 출력신호에 의해 디코더 선택부(48)에서는 하이레벨의 신호(노드(N3)의 신호; 도 5참조)를 노멀 로오 디코더(50)로 인가하고 리던던트 로오 디코더(52)로는 로우레벨의 신호(노드(N4)의 신호; 도 5참조)를 인가하게 되므로, 상기 노멀 로오 디코더(50)에서는 로우레벨의 신호를 노멀 워드라인 드라이버(54)로 제공하여 도 5에서와 같이 노멀 워드라인을 인에이블시키게 된다.
상술한 경우와 반대로 리페어를 한 경우에 대해 설명한다.
리페어를 한 경우에는 상기 리페어 정보발생수단(42)의 리페어정보 출력단(romz0∼romz3)중에서 임의의 출력단이 하이레벨로 되고(본 발명의 실시예의 경우 도 6에서와 같이 리페어정보 출력단(romz0)만 하이레벨 유지), 이 신호는 워드라인 부스팅신호 발생수단(34)으로 인가된다. 그에 따라, 워드라인 부스팅신호 발생수단(34)에서는 도 6에서와 같이 하이레벨의 워드라인 부스팅신호(px)를 출력하게 된다.
이때, 상기 노어게이트(44)의 출력신호에 의해 디코더 선택부(48)에서는 로우레벨의 신호(노드(N3)의 신호; 도 6참조)를 노멀 로오 디코더(50)로 인가하고 리던던트 로오 디코더(52)로는 하이레벨의 신호(노드(N4)의 신호; 도 6참조)를 인가하게 되므로, 상기 리던던트 로오 디코더(52)에서는 로우레벨의 신호를 리던던트 워드라인 드라이버(56)로 제공하여 도 6에서와 같이 리던던트 워드라인을 인에이블시키게 된다.
이상 설명한 바와 같은 본 발명에 의하면, 하나의 메모리 셀 어레이 블럭에 워드라인 부스팅신호 발생수단을 하나만 사용함으로써 칩면적을 줄여 경쟁력을 높일 수 있고, 노멀 워드라인과 리던던트 워드라인의 구조를 동일하게 함으로써 구조적 차이에서 발생되는 RC지연의 차이를 제거하여 칩의 성능을 향상시키게 된다.
한편 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있다.
도 1a 및 도 1b는 종래의 메모리 소자의 워드라인 배선 방식을 설명하는 도면,
도 2는 종래의 메모리 셀 어레이 블럭에 채용되는 워드라인 부스팅신호 발생기의 설치상태를 보여주는 도면,
도 3은 본 발명의 실시예에 따른 로오 리페어장치의 구성도,
도 4는 도 3에 도시된 워드라인 부스팅신호 발생수단의 적용예를 나타낸 회로도,
도 5는 정상동작시의 도 3에서의 각 신호출력단 및 도 4에서의 각 노드의 신호파형도,
도 6은 리페어한 경우의 도 3에서의 각 신호출력단 및 도 4에서의 각 노드의 신호파형도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 로오 디코더 12 : 워드라인
14 : 서브 워드라인 드라이버 16 : 메탈 스트랩핑
18∼24 : 노멀 워드라인 부스팅신호 발생기
26∼32 : 리던던트 워드라인 부스팅신호 발생기
34∼40 : 워드라인 부스팅신호 발생수단
42 : 리페어정보 발생수단 44 : 노어게이트
46 : 디코딩부 48 : 디코더 선택부
50 : 노멀 로오 디코더 52 : 리던던트 로오 디코더
54 : 노멀 워드라인 드라이버 56 : 리던던트 워드라인 드라이버

Claims (8)

  1. 블럭선택 어드레스에 의해 구분가능한 두개 이상의 메모리 셀 어레이 블럭을 가지는 반도체 메모리 소자에 있어서,
    상기 각각의 메모리 셀 어레이 블럭에 대해 일대일로 배치되고, 상기 두개 이상의 메모리 셀 어레이 블럭의 노멀 워드라인 및 리던던트 워드라인에 공통으로 연결되며, 리페어시 워드라인 부스팅신호를 선택된 메모리 셀 어레이 블럭의 리던던트 워드라인 드라이버로 제공하고, 리페어하지 않은 경우에는 워드라인 부스팅신호를 선택된 메모리 셀 어레이 블럭의 노멀 워드라인 드라이버로 제공하는 워드라인 부스팅신호 발생수단 및;
    상기 다수의 워드라인 부스팅신호 발생수단에 일대일로 접속된 리페어정보 출력단을 가지고, 리페어정보를 해당하는 워드라인 부스팅신호 발생수단으로 제공하는 리페어정보 발생수단을 구비하는 것을 특징으로 하는 로오 리페어장치.
  2. 제 1항에 있어서, 상기 노멀 워드라인 드라이버와 상기 리던던트 워드라인 드라이버는 상호 동일한 구성으로 이루어진 것을 특징으로 하는 로오 리페어장치.
  3. 제 1항에 있어서, 상기 워드라인 부스팅신호 발생수단은 입력되는 외부 어드레스에 대하여 리페어 어드레스인지를 판별하여 워드라인 부스팅신호의 활성화를 결정하는 결정부와, 상기 결정부로부터의 신호에 의해 소정 레벨의 워드라인 부스팅신호를 출력하는 출력부로 구성되는 것을 특징으로 하는 로오 리페어장치.
  4. 제 3항에 있어서, 상기 워드라인 부스팅신호 발생수단은 리페어하지 않은 어드레스가 입력되면 외부 어드레스의 입력에 의해 제어되고, 리페어를 한 어드레스가 입력되면 상기 결정부의 출력신호의 제어를 받는 것을 특징으로 하는 로오 리페어장치.
  5. 제 3항에 있어서, 상기 결정부는 상기 리페어정보 발생수단의 각 출력단의 신호를 디코딩한 결과신호 및 외부 어드레스를 입력받아 디코딩하는 디코딩소자와, 상기 디코딩소자로부터의 신호 및 입력되는 리페어정보에 의해 스위칭동작하여 워드라인 부스팅신호의 인에이블을 결정하는 스위칭소자를 구비하는 것을 특징으로 하는 로오 리페어장치.
  6. 제 5항에 있어서, 상기 리페어정보 발생수단의 각 출력단의 신호에 대한 디코딩은 노어게이트에 의해 행해지는 것을 특징으로 하는 로오 리페어장치.
  7. 제 5항에 있어서, 상기 디코딩소자는 낸드게이트인 것을 특징으로 하는 로오 리페어장치.
  8. 제 5항에 있어서, 상기 출력부는 고전압단과 상기 결정부의 출력단 사이에 접속된 크로스 커플형 전류미러와, 상기 전류미러의 출력신호에 의해 스위칭동작하여 워드라인 부스팅신호를 활성화시키는 스위칭소자를 구비하는 것을 특징으로 하는 로오 리페어장치.
KR1019980045572A 1998-10-28 1998-10-28 로오 리페어장치 KR100546175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045572A KR100546175B1 (ko) 1998-10-28 1998-10-28 로오 리페어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045572A KR100546175B1 (ko) 1998-10-28 1998-10-28 로오 리페어장치

Publications (2)

Publication Number Publication Date
KR20000027617A KR20000027617A (ko) 2000-05-15
KR100546175B1 true KR100546175B1 (ko) 2006-04-14

Family

ID=19555951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045572A KR100546175B1 (ko) 1998-10-28 1998-10-28 로오 리페어장치

Country Status (1)

Country Link
KR (1) KR100546175B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505411B1 (ko) * 1999-12-30 2005-08-05 주식회사 하이닉스반도체 로오 리페어 회로
KR100400771B1 (ko) * 2001-05-03 2003-10-08 주식회사 하이닉스반도체 워드라인 리던던시 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0465808A1 (en) * 1990-06-19 1992-01-15 Texas Instruments Incorporated Variable size set associative DRAM redundancy scheme
KR940017062A (ko) * 1992-12-05 1994-07-25 김광호 반도체집적회로의 워드라인 승압회로 및 그 제어회로
KR970051446A (ko) * 1995-12-29 1997-07-29 김주용 리던던시 로오 디코더 회로
JPH09219098A (ja) * 1995-12-06 1997-08-19 Nec Corp 半導体記憶装置及びその駆動回路
JPH09245496A (ja) * 1996-03-06 1997-09-19 Toshiba Microelectron Corp 半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0465808A1 (en) * 1990-06-19 1992-01-15 Texas Instruments Incorporated Variable size set associative DRAM redundancy scheme
KR940017062A (ko) * 1992-12-05 1994-07-25 김광호 반도체집적회로의 워드라인 승압회로 및 그 제어회로
KR950008673B1 (ko) * 1992-12-05 1995-08-04 삼성전자주식회사 반도체집적회로의 워드라인 승압회로 및 그 제어회로
JPH09219098A (ja) * 1995-12-06 1997-08-19 Nec Corp 半導体記憶装置及びその駆動回路
KR970051446A (ko) * 1995-12-29 1997-07-29 김주용 리던던시 로오 디코더 회로
JPH09245496A (ja) * 1996-03-06 1997-09-19 Toshiba Microelectron Corp 半導体記憶装置

Also Published As

Publication number Publication date
KR20000027617A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
KR0158484B1 (ko) 불휘발성 반도체 메모리의 행리던던씨
US6026036A (en) Synchronous semiconductor memory device having set up time of external address signal reduced
KR970012781A (ko) 컬럼 리던던시 회로를 가지는 반도체 메모리 장치
US5245576A (en) Dynamic memory row/column redundancy scheme
KR100546175B1 (ko) 로오 리페어장치
KR0179550B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR19990003769A (ko) 반도체 소자의 리던던트 장치
US20030026147A1 (en) Fuse box including make-link and redundant address decoder having the same, and method for repairing defective memory cell
US6252808B1 (en) Semiconductor memory device having improved row redundancy scheme and method for curing defective cell
KR100253395B1 (ko) 로우/컬럼 선택 회로
JP3108488B2 (ja) 半導体集積回路
KR100454632B1 (ko) 반도체소자의워드라인리페어장치
KR100340113B1 (ko) 반도체메모리장치
KR100546103B1 (ko) 로오 리던던시 회로
KR20000032852A (ko) 반도체 메모리 장치의 리던던시 테스트 회로
KR100242719B1 (ko) 로우 결함복구회로를 구비한 반도체 메모리 장치
KR19990006098A (ko) 반도체 메모리 소자의 로우 디던던시(Row Redundancy) 회로
KR100224771B1 (ko) 2 로오 브리지 리페어 보상 회로
KR19990086158A (ko) 반도체 메모리의 칼럼 리페어장치
KR100616491B1 (ko) 반도체메모리소자의 컬럼리던던시회로
KR20000042474A (ko) 메모리 셀 테스트 회로
KR100206720B1 (ko) 스피드 로스를 방지하기 위한 반도체 메모리장치의 디셀렉트 신호 제공방법
KR950000428B1 (ko) 메모리 소자의 리던던시 회로
KR940005698B1 (ko) 반도체 메모리장치의 리던던트 디코더
KR20000003581A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee