KR950008673B1 - 반도체집적회로의 워드라인 승압회로 및 그 제어회로 - Google Patents

반도체집적회로의 워드라인 승압회로 및 그 제어회로 Download PDF

Info

Publication number
KR950008673B1
KR950008673B1 KR1019920023380A KR920023380A KR950008673B1 KR 950008673 B1 KR950008673 B1 KR 950008673B1 KR 1019920023380 A KR1019920023380 A KR 1019920023380A KR 920023380 A KR920023380 A KR 920023380A KR 950008673 B1 KR950008673 B1 KR 950008673B1
Authority
KR
South Korea
Prior art keywords
word line
array
circuit
spare
control circuit
Prior art date
Application number
KR1019920023380A
Other languages
English (en)
Other versions
KR940017062A (ko
Inventor
이영택
최종현
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920023380A priority Critical patent/KR950008673B1/ko
Priority to JP30516093A priority patent/JP3674874B2/ja
Priority to US08/161,851 priority patent/US5404330A/en
Publication of KR940017062A publication Critical patent/KR940017062A/ko
Application granted granted Critical
Publication of KR950008673B1 publication Critical patent/KR950008673B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

반도체집적회로의 워드라인 승압회로 및 그 제어회로
제1도(a), (b)는 종래기술에 의한 워드라인 승압방식을 보여주는 블럭다이아그램.
제2도(a), (b)는 본 발명에 의한 워드라인 승압회로 및 제어회로가 구비된 워드라인 승압방식을 보여준 블럭다이아그램.
제3도는 본 발명에 의한 워드라인 승압제어회로의 일 실시예.
제4도(a), (b), (c)는 본 발명에 의한 워드라인 승압제어회로의 다른 실시예.
제5도는 워드라인 로딩이 변화할시에 워드라인 승압제어회로가 구비되는 경우와 구비되지 않은 경우의 워드라인 승압회로의 출력특성을 보여주는 파형도.
제6도는 본 발명에 의한 워드라인 승압회로 및 제어회로가 스페어 워드라인에 적용한 것을 보여주는 블럭다이아그램.
제7도는 제6도의 워드라인 승압제어회로의 상세회로도 및
제8도는 제7도에 따른 제6도에서의 워드라인 전압레벨의 출력특성을 보여주는 파형도이다.
본 발명은 반도체집적회로에 관한 것으로, 특히 일정한 전압레벨의 워드라인신호를 공급하여 주기 위한 워드라인 승압회로(word-line boosting circuit) 및 그 제어회로(control circuit)에 관한 것이다.
통상적으로 다이나믹 램(dynamic RAM)과 같은 반도체집적회로의 경우에는 메모리 쎌의 구성이 하나의 액세스트랜지스터(access transistor)와 하나의 스토리지캐패시터(storage capacitor)로 이루어지는데 상기 스토리지캐패시터에 '1' 또는 '0'이라는 데이타를 저장하게 된다. 그리고 상기 스토리지캐패시터에 저장된 데이타는 상기 액세스트랜지스터의 채널을 통해서 비트라인으로 전달되는데 이때 상기의 데이타가 상기 비트 라인으로 전달되는 속도 및 전압레벨의 상태는 상기 액세스트랜지스터의 게이트에 인가되는 워드라인의 전압레벨에 달려있게 된다. 한편 반도체집적회로가 고집적화 및 대용량화해 감에 따라 그에 따른 칩의 고속동작을 요구하는데 비하여, 칩의 고집적화는 트랜지스터의 크기의 축소에 의해 동작전원전압의 저전압화를 가져왔다. 그래서 고집적 반도체집적회로와 같이 낮은 전원전압을 사용하는 경우에는 메모리 쎌내의 액세스트랜지스터의 게이트에 인가되는 워드라인의 전압레벨이 스토리지캐패시터에 저장되어 있는 데이타를 충분히 비트라인으로 전달할 수 있을 정도가 되지 못하여 이에 따른 동작속도의 저하 등과 같은 여러가지 문제가 발생된다. 이러한 문제를 해결하기 위하여 이 분야에서는 칩내에 전원전압 이상의 승압전압을 출력하는 전압승압회로(이 명칭은 이 분야에서 부우스팅회로라고도 통용되고 있으나, 후술되는 본 명세서상에서는 '전압승압회로'라 기술될 것이며 '전원승압회로'라 함은 '워드라인 승압회로'를 의미함을 이해하여야 할 것이다)를 구비하는 것이 제시되었고, 이로부터 칩의 동작속도의 고속화의 욕구를 충족하게 되었다.
이와 관련하여 종래에제시된 전압승압회로를 구비하는 워드라인 승압방식을 보여주는 블럭다이아그램을 제1도(a), (b)에 도시하였다. 제1도(a)에 도시된 바와 같이 종래에는 별도의 전원을 사용하지 않고 W/L 전압을 공급전원전압레벨인 Vcc보다 더 높은 전압으로 만들어 주기 위해서, 차아지 펌핑(charge pumping)을 이용하는 워드라인 승압회로를 내장하고 있다. 워드라인의 승압레벨(boosting level)은 펌핑캐패시터(pumping capacitor)(도시하지 않음)와 소정의 인에이블되는 워드라인이 갖는 기생캐패시터 사이에 전하분배비(charge sharing ratio)에 의해 결정된다. 즉, 펌핑캐패시터의 크기(size)가 워드라인 기생캐패시터보다 크면 클수록 승압되는 레벨은 올라간다. 따라서 워드라인 승압회로(1)의 펌핑캐패시터의 크기는 워드라인의 로딩(loading)을 고려하여 인에이블시 워드라인의 전압레벨이 Vcc+VTN(여기서 VTN은 메모리 쎌의 액세스트랜지스터 문턱(threshold)전압임) 이상이 되도록 결정하여야 한다. 만약 펌핑캐패시터의 크기가 워드라인 로딩에 비해 너무 크면 워드라인 전압이 너무 높아져서 과도한 스트레스(stress)가 가해져서 칩의 수명을 단축시키고, 반면에 너무 작으면 데이타 라인의 전압이 메모리 쎌의 스토리지캐패시터로 충분히 전달되지 못하게 된다. 결국 종래의 워드라인 승압회로를 사용하는 경우는 워드라인 승압회로에 연결되는 워드라인 로딩이 항상 일정해야만 일정한 워드라인 레벨을 유지할 수 있다.
한편 제1도(b)는 고집적 반도체집적회로에 적용되는 워드라인 승압방식을 보여주는 구성으로서, 하나의 워드라인 승압회로(1)에 두개의 메모리 쎌 어레이(3A)(3B)가 함께 연결되어 있으면서 회로동작시 인에이블되는 워드라인을 선택하는 로우디코더(2A)(2B)의 코딩(coding)방식이 서로 달라지는 것을 도시하고 있다. 그래서 임의의 하나의 어레이블럭은 액티브(active)동작시 항상 일정한 수의 워드라인이 인에이블되어 워드라인 승압회로(1)와 연결되는데 비하여, 다른 어레이블럭은 회로동작시 로우어드레스(row address)에 따라 일정수의 워드라인이 인에이블 될때도 있고 전혀 동작을 하지 않는 때도 있게 된다. 따라서 워드라인 승압회로(1)에 연결되는 워드라인 로딩은 하나의 어레이블럭이 인에이블될 때와 두개의 어레이블럭이 인에이블 될때가 서로 달라지게 된다. 만일 두개의 어레이블럭 3A, 3B가 모드 인에이블 되는 때의 워드라인 로딩을 고려하여 워드라인 승압회로를 설계하면 한개의 어레이블럭만이 인에이블 될때에 워드라인 전압이 너무 높아져서 과도한 스트레스가 가해져서 메모리 소자의 수명을 단축시키고, 한개의 어레이블럭이 인에이블 되는 경우를 고려하여 워드라인 승압회로를 설계하면 두개의 어레이블럭이 인에이블 될때에 워드라인 로딩이 워드라인 승압회로의 펌핑캐패시터의 크기에 비해 너무 커서 워드라인 전압이 너무 낮게된다. 이러한 워드라인 승압방식에서는 보다 안정한 워드라인 전압을 공급해주기가 어려우며, 결과적으로 신뢰성있는 반도체집적회로의 동작을 실현하지 못하게 된다.
따라서 본 발명의 목적은 반도체집적회로의 신뢰성을 향상시키는 워드라인 승압회로를 제공함에 있다.
본 발명의 다른 목적은 워드라인 로딩에 관계없이 워드라인 전압을 공급하는 워드라인 승압회로를 제공함에 있다.
본 발명의 또 다른 목적은 워드라인 로딩에 관계없이 일정한 워드라인 전압을 공급하도록 제어하는 승압제어회로를 구비하는 워드라인 승압회로를 제공함에 있다.
본 발명의 또 다른 목적은 워드라인 승압회로가 워드라인 로딩에 관계없이 일정한 워드라인 전압레벨을 공급하도록 제어하는 워드라인 승입제어회로를 제공함에 있다.
본 발명의 또 다른 목적은 소정의 블럭선택정보를 입력하여 워드라인 로딩에 관계없이 일정한 워드라인 전압을 공급하도록 하는 워드라인 승압제어회로를 제공함에 있다.
본 발명의 또 다른 목적은 노멀 쎌 어레이 및 스페어 쎌 어레이 각각에 따로 구비되는 워드라인 승압회로를 제공함에 있다.
본 발명의 또 다른 목적은 노멀 쎌 어레이 및 스페어 쎌 어레이 각각에 따로 구비되어 워드라인 승압레벨을 조절하는 승압제어회로를 구비하는 워드라인 승압회로를 제공함에 있다.
이러한 본 발명의 목적들을 용이하게 달성하기 위하여 본 발명은, 메모리 쎌을 각각 다수개로 저장하는 제1 및 제2메모리 쎌 어레이와, 상기 제1메모리 쎌 어레이의 메모리 쎌을 선택하는 제1로우디코더와, 상기 제2메모리 쎌 어레이의 메모리 쎌을 선택하는 제2로우디코더와, 상기 제1 및 제2로우디코더에 각각 연결되어 소정의 메모리 쎌의 액세스동작시 메모리 쎌 데이타의 원활한 액세스를 위하여 전원전압 이상의 승압된 전압을 출력하는 워드라인 승압회로를 가지는 반도체집적회로에 있어서, 상기 워드라인 승압회로에 연결되고 상기 제1메모리 쎌 어레이 또는 제2메모리 쎌 어레이를 선택하는 블럭선택정보를 입력하여, 상기 블럭선택정보에 의해 상기 제1 및 제2메모리 쎌 어레이가 동시에 선택되는 경우와 상기 제1 및 제2메모리 쎌 어레이가 서로 독립적으로 선택되는 경우에 상기 워드라인 승압회로의 출력레벨을 다르게 조절하는 워드라인 승압제어회로임을 특징으로 한다. 상기에서 본 발명에 의한 워드라인 승압제어회로는 상기 제1 및 제2메모리 쎌 어레이중 하나의 어레이만 선택되는 경우에는 상기 워드라인 승압회로의 출력레벨을 감소시키고, 상기 제1 및 제2메모리 쎌 어레이가 모두 선택되는 경우에는 상기 워드라인 승압회로의 출력레벨을 그대로 출력하게 하는 워드라인 승압제어회로임을 이해하여야 할 것이며, 이로부터 종래에 제1 및 제2메모리 쎌 어레이가 동시에 선택되거나 또는 독립적으로 선택됨에 따라 워드라인의 로딩이 달라져서 안정한 워드라인 전압을 공급하여 주지 못하였던 문제를 본 발명에서는 해결함도 아울러 이해하여야 할 것이다.
이하 본 발명의 바람직한 실시예가 첨부된 도면과 함께 상세히 설명될 것이다.
설명에 앞서 이하 후술되는 본 명세서상에서는 워드라인의 로딩 문제를 해결하기 위하여 본 발명에 의한 워드라인 승압제어회로가 구비되는 워드라인 승압회로와 워드라인 승압회로와 메모리 쎌 어레이와의 연결관계를 보여주는 블럭다이아램의 여러 실시예가 발명의 이해를 돕기 위하여 설명될 것임을 이해하여야 할 것이다.
먼저, 제2도(a)는 이 분야에서 일반적인 다이나믹 램에서의 워드라인 승압회로와 메모리 쎌 어레이가 결합된 형태에다가 본 발명에 의한 워드라인 승압제어회로를 구비한 실시예를 블럭다이아그램이다. 제2도(a)의 구성은, 메모리 쎌을 각각 다수개로 저장되는 메모리 쎌 어레이 A(12A), B(13B)와, 상기 메모리 쎌 어레이 A(13A)의 메모리 쎌을 선택하는 로우디코더 A(12A)와, 상기 메모리 쎌 어레이 B(13B)의 메모리 쎌을 선택하는 로우디코더 B(12B)와, 상기 로우디코더A (12A), B(12B)에 각각 연결되어 소정의 메모리 쎌의 액세스동작시 메모리 쎌 데이타의 원활한 액세스를 위하여 전원전압 이상의 승압된 전압을 출력하는 워드라인 승압회로(10)를 가지는 반도체집적회로에 있어서, 상기 워드라인 승압회로(10)에 연결되고 상기 메모리 쎌 어레이A(13A) 또는 메모리 쎌 어레이B(13B)를 선택하는 블럭선택정보를 입력하여, 상기 블럭선택정보에 의해 상기 메모리 쎌 어레이A(13A), B(13B)가 동시에 선택되는 경우와 상기 메모리 쎌 어레이A(13A), B(13B)가 서로 독립적으로 선택되는 경우에 상기 워드라인 승압회로(10)의 출력레벨을 다르게 조절하는 워드라인 승압제어회로(11)를 보여준다. 그래서 메모리 쎌 어레이A(13A)는 동작시에 항상 일정한 수의 워드라인이 로우디코더A(12A)에 의해서 선택되어 워드라인 승압회로(10)에 연결되고 메모리 쎌 어레이B(13B)는 로우디코더B(12B)에 의해서 특정 어드레스가 들어올때만 메모리 쎌 어레이B(13B)에 있는 일정한 수의 워드라인이 인에이블되어 워드라인 승압회로(10)와 연결된다. 이때 메모리 쎌 어레이A(13A)만 인에이블되면 워드라인 승압회로(10)에서의 로딩은 메모리 쎌 어레이(13A)에서 인에이블되는 워드라인 수 만큼만 되고 메모리 쎌 어레이A(13A), B(13B) 모두 인에이블 되는 경우에는 메모리 쎌 어레이A(13A)에서 인에이블되는 워드라인 로딩에 메모리 쎌 어레이B(13B)에서 인에이블되는 워드라인 로딩이 추가된다. 그리고 제2도(a)에서 워드라인 제어회로(11)는 메모리 쎌 어레이B(13B)의 선택신호의 정보를 받아서 워드라인 승압회로(10) 및 그 출력을 제어하여 메모리 쎌 어레이B(13B)의 동작여부에 따라 워드라인 로딩이 변하는 것을 상쇄하므로서, 메모리 쎌 어레이A(13A), B(13B)에 공급되는 워드라인의 전압레벨이 일정하게 유지되도록 한다.
제2도(b)는 본 발명에 의한 워드라인 승압회로와 그 제어회로가, 엑스트라 쎌 어레이(extra cell array : 이는 반도체집적회로 분야에서 결함쎌을 대치하여 주기 위해 구비하는 스페어 또는 리던던트 쎌 어레이와는 전혀 다른 것으로, 이는 통상의 노멀 메모리 쎌 어레이의 일부분으로서 하나의 칩내에서 노멀 메모리 쎌 어레이와 인접하게 레이-아웃되어 패리티(parity) 비트를 저장하는 쎌 어레이이며, 바이트 와이드 메모리중 x8, x16 계열과는 달리 x9, x18과 같은 메모리에 주로 적용되어 데이타 출력동작시 패리티비트도 동시에 출력되어진다.)를 가지는 메모리 쎌 어레이에 적용되는 과정을 보여주는 블럭다이아그램이다. 제2도(b)의 구성은 메모리 쎌 어레이가 엑스트라 쎌 어레이를 구비하는 경우의 가능한 어레이구성으로서, 로우디코더와 본 발명의 워드라인 승압회로 및 그 제어회로의 배치를 나타낸 것이다. 레이아웃(lay-out)의 효율성 및 용이성과 액티브동작시 전류가 한쪽으로 편중되는 것을 막기위해 노멀 쎌 어레이를 양쪽으로 대칭으로 분할시켜 각 블럭에서 일정수의 워드라인을 동작시키고 다시 여기서 같은 수의 입/출력 데이타가 연결된다. 따라서 이와 같이 메모리 쎌 어레이가 대칭으로 분할배열된 상태에서 제2도(b)와 같이 엑스트라 쎌 어레이를 추가한 것이다. 도시한 바와 같이 엑스트라 쎌 어레이는 노멀 쎌 어레이 배치와 같은 구성으로 대칭으로 분할 배치되어야 한다. 그런데 엑스트라 쎌 어레이에서 인에이블되는 워드라인의 수가 하나만 필요하다면 두개로 분할된 엑스트라 쎌 어레이(A), (B)중 항상 하나만 인에이블된다. 반면에 워드라인 승압회로는 펌핑캐패시터의 크기의 한계, 레이아웃의 간결성, 신호선 버싱(bussing)처리의 용이성 등의 이유로 좌우 대칭중 한쪽을 담당할 수 있게 역시 두개로 만들게 된다. 결국 엑스트라 쎌 어레이가 하나의 어레이블럭에서 노멀 쎌 어레이와 비대칭적으로 동작하기 때문에 워드라인 승압회로에 연결되는 워드라인 로딩 역시 비대칭이다. 따라서 워드라인의 전압레벨을 엑스트라 쎌 어레이와 동작 여부에 관계없이 일정하게 하기 위해서는 제2도(b)에서와 같이 엑스트라 쎌 어레이 선택 정보를 받는 워드라인 승압레벨 제어회로를 워드라인 승압회로에 연결해야 한다.
제3도는 제2도(a), (b)의 블럭다이아그램에서 적용되는 워드라인 승압제어회로의 일실시예를 나타낸 것이다. 제3도에서 워드라인 승압제어회로의 구성은, 소정의 블럭선택정보인를 입력하는 패스트랜지스터(21)와, 상기 패스트랜지스터(21)의 채널에 게이트가 연결되고 워드라인 승압회로의 출력단에 채널의 일단이 연결되는 풀다운트랜지스터(22)와, 상기 풀다운트랜지스터(22)의 채널의 타단과 접지전압단 사이에 접속되어 상기 풀다운트랜지스터(22)의 채널에 흐르는 전류는 방전시키기 위한 캐패시터(23)로 이루어진다. 제3도에서 øBLS는 예를들어 제2도(b)에서의 엑스트라 쎌 어레이를 인에이블시키는 신호이고,는 그 반대의 상태를 갖는 신호이다. 그래서 엑스트라 쎌 어레이에 있는 엑스트라 쎌이 선택되면가 "로우"가 되어 풀다운트랜지스터(22)가 비도통되고, 이로부터 워드라인 승압회로(20)에 의해서 생성된 전압레벨이 그대로 워드라인으로 전달된다. 그리고 엑스트라 쎌 어레이가 선택되지 않으면가 "하이"로 되어 풀다운트랜지스터 22가 도통되고 엑스트라 쎌 어레이의 워드라인 로딩을 구동할 수 있는 전하(charge)가 캐패시터 23으로 빠져나간다. 그래서 워드라인 로딩이 캐패시터 23에 의해 상쇄되어 워드라인의 전압레벨이 엑스트라 쎌 어레이가 인에이블된 경우와 같다. 이때 캐패시터 23의 크기는 엑스트라 쎌 어레이의 워드라인 로딩에 따라 결정해야 함이 바람직하다.
제4도의 (a)는 제2도(a), (b)의 워드라인 승압제어회로의 다른 실시예이다. 제4도(a)의 구성을 설명하면, 워드라인 승압회로(20)의 출력신호를 직접 입력하는 제1입력과 상기 워드라인 승압회로의 출력에 지연수단(31)을 삽입하여 입력하는 제2입력과, 상기 블럭선택정보를 입력하는 제3입력을 각각 입력으로 하는 낸드게이트(32)와, 상기 낸드게이트(32)의 출력단에 직렬연결되는 인버터(33)와, 상기 인버터(33)에 게이트가 연결되고 상기 워드라인 승압회로(20)의 출력단과 접지전압단 사이에 채널이 연결되어 상기 낸드게이트(32)의 출력신호에 따라 상기 워드라인 승압회로의 전압레벨을 선택적으로 방전시키기 위한 풀다운수단(34)으로 이루어진 워드라인 승압제어회로이다. 제4도(a)에서 엑스트라 쎌 어레이가 인에이블되면가 "로우"가 되어 트랜지스터 34의 게이트 노드 n1이 0V로 되면, 트랜지스터 34가 비도통된다. 그래서 워드라인 승압회로(20)의 출력이 레벨변화없이 그대로 소정의 워드라인으로 전달된다. 한편 엑스트라 쎌 어레이가 인에이블되지 않으면가 "하이"레벨의 신호로 낸드게이트(32)로 입력된다. 그리고 워드라인 승압회로(20)의 출력이 "하이"로 되는 순간 신호선 35는 "하이"로 되어(이때 지연수단(31)은 홀수개의 인버터로 구성되는바, 이전의 워드라인 승압회로(20)의 출력이 "로우"로 되어 있었기 때문에 그 출력레벨은 "하이"로 됨을 유의하여야 할 것이다.) 낸드게이트(32)로 입력되고, 이로부터 낸드게이트(32)는 "로우"신호를 출력하고, 노드 n1은 "하이"로 천이된다. 그리고 트랜지스터 34가 도통되어 엑스트라 쎌 어레이의 워드라인 로딩을 구동할 정도의 차아지만이 트랜지스터 34를 통하여 빠져나가 스페어 쎌 어레이의 워드라인 로딩을 상쇄하게 된다. 한편 지연수단(31)의 출력신호가 소정의 시간이 경과후에 "로우"로 바뀌면, 낸드게이트(32)는 다시 "하이"신호를 출력하는바, 이로부터 트랜지스터 34는 다시 비도통하게 된다. 이때 지연수단(31)은 제4도(b)와 같이 통상의 인버터(41)(43),…, (45)와 저항, 캐패시터(42)(44),…, (46)를 이용하면 된다. 지연시간을 결정하는 것은 인버터의 갯수와 여기에 부가된 저항과 캐패시터의 갯수 및 크기에 의해 결정되는데, 이 지연시간은 제4도(c)에 도시된 바와 같은 트랜지스터 34의 게이트에 전달되는 노드 n1에서의 펄스폭을 결정하므로 엑스트라 쎌 어레이의 워드라인 로딩을 고려하여 결정하여야 한다. 그리고 펄스가 발생되기 위해서는 제4도(a)의 논리구성상 반드시 워드라인 승압회로의 출력과 반대위상을 만들어야 하므로 인버터만은 홀수개로 되어야 한다.
제5도는 본 발명에 대한 이해를 돕기 위하여 워드라인 로딩이 변화할시에 워드라인 승압회로에 승압제어회로가 구비되는 경우와 구비되지 않은 경우의 워드라인 승압회로의 출력특성을 보여주는 파형도이다. 제5도의 시뮬레이션(simulation)은 Vcc=4V에서 시행했으며 노멀 쎌 어레이와 엑스트라 쎌 어레이 모두 캐패시턴스 로딩이 30pF(pico farad=10-12farad)정도이다. 제5도에서 볼 수 있듯이 엑스트라 쎌 어레이가 하나만 인에이블될시에 기존의 워드라인 승압방식을 사용하면 노멀 쎌 어레이와 엑스트라 쎌 어레이 모두 인에이블 되는 경우에 비해 약 0.8V 정도 더 높다. 반면에 본 발명에 의한 워드라인 승압제어회로를 사용하는 경우 노멀 쎌 어레이 하나만 인에이블된 경우도 노멀 쎌 어레이와 엑스트라 쎌 어레이 모두 인에이블된 경우와 같이 워드라인 승압레벨이 5V로 거의 같다. 이때 워드라인 승압제어회로에서 캐패시터로 사용된 것의 크기는 엑스트라 쎌 어레이의 워드라인 로딩과 비슷한 30pF이다. 그리고 워드라인 승압제어회로의 풀다운트랜지스터(제4도(a)의 트랜지스터 34)의 크기는 W/L=100/1.1이고 지연시간에 의한 펄스폭은 약 5ns이다.
제6도는 본 발명에 의한 워드라인 승압회로 및 그 제어회로를 스페어 워드라인 승압회로에 적용한 형태의 블럭다이아그램이다. 제6도의 블럭구성에 나타난 바와 같이 제6도의 구성상의 특징은 본 발명에 의한 워드라인 승압제어회로를 구비한 워드라인 승압회로의 개념을 소정의 결합 쎌의 발생시 이를 대치하여 주기 위한 스페어 쎌 어레이에 적용한 것이다. 이는 통상의 다이나믹 램에 구비되는 스페어 쎌 어레이에 공급되는 워드라인의 전압레벨은 노멀 워드라인에 공급되는 전압레벨과 유사한 전압레벨로 공급됨에 따라 과도한 스트레스가 가해지는 문제를 해결하기 위한 것이다. 그래서 제6도는 워드라인 승압회로(50A)와 스페어 워드라인 승압회로(50B)에 각각 연결된 노멀 워드라인과 스페어 워드라인의 로딩의 차이점을 어느쪽으로든지 임의의 승압제어회로(제6도는 스페어 워드라인에 승압제어회로(53)가 구비된 것을 도시하고 있음)로 로딩을 보상시키는 것과, 노멀 워드라인에 연결된 워드라인 승압회로(50A)와 스페어 워드라인에 연결된 워드라인 승압회로(50B)를 다르게 구성하여 승압전압의 전송로를 서로 분리하여 동작시키는 것을 특징으로 한다. 제6도에 도시된 바와 같이 노멀 워드라인의 승압전송로와 스페어 워드라인의 승압전송로를 분리하므로서 워드라인 승압회로(50A)와 스페어 워드라인 승압회로(50B)를 각각 따로 만들어 워드라인 승압전압을 각 최종단의 승압 전압레벨이 같게 공급할 수 있다. 즉 노멀 워드라인의 승압전송로인 VPN과 스페어 워드라인의 승압전송로인 VPS에서 로우디코더(52A), (52B)를 통한 메모리 쎌 어레이 방향으로 바다라 본 로딩이 각각 다르기 때문에 초기에 VPN과 VPS가 같다면 최종단의 전압레벨은 다를 수 밖에 없다. 따라서 본 발명에 의한 제6도에서와 같이 워드라인 승압회로(50A), (50B)를 각각 따로 구성함에 의해 최종단의 전압레벨을 같은 전압레벨로 최적화시킬 수 있다.
제7도(a)는 제6도의 스페어 워드라인 승압회로(50B) 및 승압제어회로(53)의 상세회로로서 스페어 워드라인(SWL)쪽이 로딩이 작기 때문에 접지전압에 전극의 일단이 연결되고 엔형 채널(N-channel)을 가지는 캐패시터 65를 스페어 워드라인에 연결하여 노멀 워드라인쪽의 로딩과 같게 해줘서 본 발명에 의한 제3도의 WLi와 SWL같은 전압레벨을 갖게 한다. 이때 캐패시터 65의 크기는 스페어 워드라인에 공급되는 스페어 워드라인 전압레벨을 고려하여 적절히 바람직하게 실시하여야 할 것이다.
제7도(b)에 나타난 것은 제6도에 제시된 스페어 워드라인 승압회로(50B)의 출력이 전달되는 경로에 예를들어 클램프(clamp)소자로서의 엔모오스 다이오드(NMOS diode)채널을 이용하여 스페어 워드라인의 전압레벨을 문턱전압 VT만큼 강하시켜 스페어 쎌 어레이에 과부하(over stress)가 걸리지 않고 신뢰성을 보장하기 위한 것을 도시하고 있다.
제8도는 노멀 쎌 어레이에 연결되는 노멀 워드라인과 스페어 쎌 어레이에 연결되는 스페어 워드라인에 각각 공급되는 전압레벨을 서로 비슷하게 하기 위해 실시된 본 발명에 의한 제6도의 출력특성을 보여주는 파형도로서, 도시한 바와 같이 워드라인 전압레벨이 공급될시에 노멀 워드라인에 공급되는 전압레벨과 스페어 워드라인에 공급되는 전압레벨이 비슷한 바, 이로부터 스페어 워드라인의 로딩이 현격하게 줄어들음을 알 수 있다.
제3도 내지 제7도에 도시된 워드라인 승압회로 및 그 제어회로는 본 발명의 사상에 입각하여 실현한 최적의 실시예로서, 이는 본 발명의 기술적 범주를 벗어나지 않는 한에서는 논리구성을 고려하여 다르게 실시할 수 있음은 명백한 사실이다.
상술한 바와 같이 본 발명은 워드라인 로딩문제를 해결하기 위하여 워드라인 승압회로에 소정의 제어회로를 구비하므로서, 예를들어 노멀 메모리 쎌 어레이가 엑스트라 쎌 어레이를 구비하는 경우에나 또는 노멀 메모리 쎌 어레이와 스페어 쎌 어레이에 서로 동일한 워드라인 전압을 공급함으로서, 워드라인의 로딩을 최소화할 수 있어 데이타 액세스동작의 고속동작 및 그 신뢰성을 향상시킬 수 있다.

Claims (15)

  1. 메모리 쎌을 각각 다수개로 저장하는 제1 및 제2메모리 쎌 어레이와, 상기 제1메모리 쎌 어레이의 메모리 쎌을 선택하는 제1로우디코더와, 상기 제2메모리 쎌 어레이의 메모리 쎌을 선택하는 제2로우디코더와, 상기 제1 및 제2로우디코더에 각각 연결되어 소정의 메모리 쎌의 액세스동작시 메모리 쎌 데이타의 원활한 액세스를 위하여 전원전압 이상의 승압된 전압을 출력하는 워드라인 승압회로를 가지는 반도체집적회로에 있어서, 상기 워드라인 승압회로에 연결되고 상기 제1메모리 쎌 어레이나 제2메모리 쎌 어레이를 선택하는 블럭선택정보를 입력하여, 상기 블럭선택정보에 의해 상기 제1 및 제2메모리 쎌 어레이가 동시에 선택되는 경우와 상기 제1 및 제2메모리 쎌 어레이가 서로 독립적으로 선택되는 경우에 상기 워드라인 승압회로의 출력레벨을 다르게 조절함을 특징으로 하는 워드라인 승압제어회로.
  2. 제1항에 있어서, 상기 워드라인 승압제어회로가, 상기 블럭선택정보를 입력하는 패스트랜지스터와, 상기 패스트랜지스터의 채널에 게이트가 연결되고 상기 워드라인 승압회로의 출력단에 채널의 일단이 연결되는 풀다운트랜지스터와, 상기 풀다운트랜지스터의 채널의 타단과 접지전압단 사이에 접속되어 상기 풀다운트랜지스터의 채널에 흐르는 전류는 방전시키 위한 캐패시터로 이루어짐을 특징으로 하는 워드라인 승압제어회로.
  3. 제1항 또는 제2항에 있어서, 상기 워드라인 승압제어회로가, 상기 제1 및 제2메모리 쎌 어레이중 하나의 어레이만 선택되는 경우에는 상기 워드라인 승압회로의 출력전압레벨을 감소시키고, 상기 제1 및 제2메모리 쎌 어레이가 모두 선택되는 경우에는 상기 워드라인 승압회로의 출력레벨을 그대로 출력하게 함을 특징으로 하는 워드라인 승압제어회로.
  4. 각각 다수개의 메모리 쎌을 저장하는 다수개의 노멀 메모리 쎌 어레이와, 상기 다수개의 노멀 메모리 쎌 어레이의 적어도 하나 이상에 구비되고 메모리 쎌을 저장하는 다수개의 엑스트라 쎌 어레이를 각각 가지고, 소정의 로우어드레스의 디코딩에 의해 상기 다수개의 노멀 메모리 쎌 어레이의 메모리 쎌이나 상기 엑스트라 쎌 어레이의 메모리 쎌을 선택하는 반도체집적회로에 있어서, 상기 로우어드레스에 동기되어 상기 노멀 메모리 쎌 어레이나 상기 엑스트라 쎌 어레이를 선택하는 블럭선택정보가 입력되는 워드라인 승압제어회로를 구비하고, 상기 워드라인 승압제어회로에 의해서 전압레벨이 서로 다른 제1 워드라인전압과 제2 워드라인전압을 선택적으로 출력함을 특징으로 하는 워드라인 승압회로.
  5. 제4항에 있어서, 상기 워드라인 승압제어회로가, 상기 워드라인 승압회로의 출력신호를 직접 입력하는 제1입력과 상기 워드라인 승압회로의 출력에 지연수단을 삽입하여 입력하는 제2입력과 상기 블럭선택정보를 입력하는 제3입력을 각각 입력으로 하는 논리수단과, 상기 논리수단과 상기 워드라인 승압회로의 출력신호에 각각 연결되어 상기 논리수단의 출력신호에 따라 상기 워드라인 승압회로의 출력신호의 전압레벨을 선택적으로 방전시키기 위한 풀다운수단으로 이루어짐을 특징으로 하는 워드라인 승압회로.
  6. 제4항 또는 제5항에 있어서, 상기 제1 워드라인전압이 상기 제2 워드라인전압보다 더 높은 전압이며, 상기 제1 워드라인전압은 상기 노멀 메모리 쎌 어레이와 상기 엑스트라 쎌 어레이가 동시에 선택될시에 출력되는 신호이고 상기 제2 워드라인전압은 상기 노멀 메모리 쎌 어레이만 선택될시에 출력되는 신호임을 특징으로 하는 워드라인 승압회로.
  7. 다수개의 메모리 쎌을 저장하는 노멀 메모리 쎌 어레이와, 상기 노멀 메모리 쎌 어레이에 인접하여 구비되고 메모리 쎌을 저장하는 다수개의 엑스트라 쎌 어레이와, 소정의 로우어드레스를 디코딩하여 상기 노멀 메모리 쎌 어레이나 상기 엑스트라 쎌 어레이에 저장된 메모리 쎌의 선택을 구동하는 로우디코더와, 상기 로우디코더에 출력단이 연결되어 칩 외부에서 공급되는 전원전압이상의 승압전압을 출력하는 워드라인 승압회로를 가지는 반도체집적회로에 있어서, 상기 워드라인 승압회로의 출력단에 연결되고, 상기 로우어드레스에 동기되어 상기 노멀 메모리 쎌 어레이블럭이나 상기 엑스트라 쎌 어레이를 선택하는 블럭선택정보가 입력되어, 상기 워드라인 승압회로로의 출력전압을 서로 전압레벨이 다른 제1 워드라인전압과 제2 워드라인전압으로 선택적으로 출력되게 제어함을 특징으로 하는 워드라인 승압제어회로.
  8. 제7항에 있어서, 상기 워드라인 승압제어회로가, 상기 워드라인 승압회로의 출력신호를 직접 입력하는 제1입력과 상기 워드라인 승압회로의 출력에 지연수단을 삽입하여 입력하는 제2입력과 상기 블럭선택정보를 입력하는 제3입력을 각각 입력으로 하는 논리수단과, 상기 논리수단의 출력신호와 상기 워드라인 승압회로의 출력신호에 각각 연결되어 상기 논리수단의 출력신호의 제어에 의해 상기 워드라인 승압회로의 출력신호의 전압레벨을 선택적으로 방전시키기 위한 풀다운수단으로 이루어짐을 특징으로 하는 워드라인 승압제어회로.
  9. 제7항 또는 제8항에 있어서, 상기 제1워드라인전압이 상기 제2워드라인전압보다 더 높은 전압이며, 상기 제1워드라인전압은 상기 노멀 메모리 쎌 어레이와 상기 엑스트라 쎌 어레이가 동시에 선택될시에 출력되는 신호이고 상기 제2 워드라인전압은 상기 노멀 메모리 쎌 어레이만 선택될시에 출력되는 신호임을 특징으로 하는 워드라인 승압제어회로.
  10. 주기억수단으로서의 메모리 쎌을 저장하는 노멀 메모리 쎌 어레이와, 보조기억수단으로서의 스페어 쎌을 저장하는 스페어 쎌 어레이를 각각 가지는 반도체집적회로에 있어서, 상기 노멀 메모리 쎌 어레이에 연결되어 상기 노멀 메모리 쎌 어레이내의 워드라인의 전압레벨을 승압시키는 노멀용 워드라인 승압회로와, 상기 스페어 쎌 어레이에 연결되어 상기 스페어 쎌 어레이내의 메모리 쎌의 워드라인의 전압레벨을 승압시키는 스페어용 워드라인 승압회로와, 상기 스페어 워드라인의 출력단에 형성되어 스페어 워드라인의 로딩에 상관없이 일정한 전압레벨을 공급할 수 있도록 제어하는 스페어 워드라인 승압제어회로를 각각 구비함을 특징으로 하는 워드라인 승압회로.
  11. 제10항에 있어서, 상기 스페어 워드라인 승압제어회로가 캐패시터로 이루어짐을 특징으로 하는 워드라인 승압회로.
  12. 제10항에 있어서, 상기 스페어 워드라인 승압제어회로가 상기 스페어용 워드라인 승압회로의 출력단에 입력측이 접속되는 엔모오스 다이오드임을 특징으로 하는 워드라인 승압회로.
  13. 주기억수단으로서의 메모리 쎌을 저장하는 노멀 메모리 쎌 어레이와, 보조기억수단으로서의 스페어 쎌을 저장하는 스페어 쎌 어레이와, 상기 노멀 메모리 쎌 어레이에 연결되어 상기 노멀 메모리 쎌 어레이의 워드라인을 구동하는 노멀 로우디코더와, 상기 스페어 쎌 어레이에 연결되어 상기 스페어 쎌 어레이의 스페어 워드라인을 구동하는 스페어 로우디코더와, 상기 노멀 로우디코더에 연결되어 상기 노멀 메모리 쎌 어레이내의 워드라인의 전압레벨을 승압시키는 노멀용 워드라인 승압회로와, 상기 스페어 로우디코더에 연결되어 상기 스페어 쎌 어레이내의 워드라인의 전압레벨을 승압시키는 스페어용 워드라인 승압회로를 가지는 반도체집적회로에 있어서, 상기 스페어용 워드라인 승압회로의 출력단에 연결되어 상기 스페어 워드라인에 걸리는 전압레벨을 일정한 전압레벨을 공급될 수 있도록 제어함을 특징으로 하는 스페어 워드라인 승압제어회로.
  14. 제13항에 있어서, 상기 워드라인 승압제어회로가 상기 스페어 워드라인 승압회로의 출력단과 접지전압단 사이에 형성되는 캐패시터로 이루어짐을 특징으로 하는 워드라인 승압제어회로.
  15. 제13항에 있어서, 상기 스페어 워드라인 승압제어회로가 상기 스페어용 워드라인 승압회로의 출력단에 입력측이 접속되는 엔모오스 다이오드임을 특징으로 하는 워드라인 승압제어회로.
KR1019920023380A 1992-12-05 1992-12-05 반도체집적회로의 워드라인 승압회로 및 그 제어회로 KR950008673B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920023380A KR950008673B1 (ko) 1992-12-05 1992-12-05 반도체집적회로의 워드라인 승압회로 및 그 제어회로
JP30516093A JP3674874B2 (ja) 1992-12-05 1993-12-06 半導体集積回路のワード線昇圧回路及びその制御回路
US08/161,851 US5404330A (en) 1992-12-05 1993-12-06 Word line boosting circuit and control circuit therefor in a semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920023380A KR950008673B1 (ko) 1992-12-05 1992-12-05 반도체집적회로의 워드라인 승압회로 및 그 제어회로

Publications (2)

Publication Number Publication Date
KR940017062A KR940017062A (ko) 1994-07-25
KR950008673B1 true KR950008673B1 (ko) 1995-08-04

Family

ID=19344790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023380A KR950008673B1 (ko) 1992-12-05 1992-12-05 반도체집적회로의 워드라인 승압회로 및 그 제어회로

Country Status (3)

Country Link
US (1) US5404330A (ko)
JP (1) JP3674874B2 (ko)
KR (1) KR950008673B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546175B1 (ko) * 1998-10-28 2006-04-14 주식회사 하이닉스반도체 로오 리페어장치

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006377B1 (ko) * 1993-11-17 1996-05-15 삼성전자주식회사 반도체 메모리장치의 워드라인 로딩 보상 회로
US5724286A (en) * 1994-12-14 1998-03-03 Mosaid Technologies Incorporated Flexible DRAM array
KR0172333B1 (ko) * 1995-01-16 1999-03-30 김광호 반도체 메모리 장치의 전원 승압 회로
JPH09128966A (ja) * 1995-10-31 1997-05-16 Nec Corp ダイナミック型半導体記憶装置
JPH09320267A (ja) * 1996-05-28 1997-12-12 Oki Micro Design Miyazaki:Kk 昇圧回路の駆動方法および昇圧回路
KR100320610B1 (ko) * 1997-12-24 2002-04-22 박종섭 반도체메모리장치
US6215708B1 (en) * 1998-09-30 2001-04-10 Integrated Device Technology, Inc. Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness
KR100351054B1 (ko) * 2000-06-13 2002-09-05 삼성전자 주식회사 승압 전압 레벨 안정화 회로를 구비한 반도체 메모리장치
US7864597B2 (en) * 2004-11-29 2011-01-04 Stmicroelectronics, Inc. Method and circuit for controlling generation of a boosted voltage in devices receiving dual supply voltages
US10878646B2 (en) 2005-12-08 2020-12-29 Smartdrive Systems, Inc. Vehicle event recorder systems
US20070150138A1 (en) 2005-12-08 2007-06-28 James Plante Memory management in event recording systems
US9201842B2 (en) 2006-03-16 2015-12-01 Smartdrive Systems, Inc. Vehicle event recorder systems and networks having integrated cellular wireless communications systems
US8996240B2 (en) 2006-03-16 2015-03-31 Smartdrive Systems, Inc. Vehicle event recorders with integrated web server
US20070268158A1 (en) * 2006-05-09 2007-11-22 Drivecam, Inc. System and Method for Reducing Driving Risk With Insight
US20070257782A1 (en) * 2006-05-08 2007-11-08 Drivecam, Inc. System and Method for Multi-Event Capture
US8373567B2 (en) * 2006-05-08 2013-02-12 Drivecam, Inc. System and method for identifying non-event profiles
US7804426B2 (en) * 2006-05-08 2010-09-28 Drivecam, Inc. System and method for selective review of event data
US7659827B2 (en) * 2006-05-08 2010-02-09 Drivecam, Inc. System and method for taking risk out of driving
US9836716B2 (en) * 2006-05-09 2017-12-05 Lytx, Inc. System and method for reducing driving risk with hindsight
US20080043736A1 (en) * 2006-08-18 2008-02-21 Drivecam, Inc. Data Transfer System and Method
US7536457B2 (en) * 2006-05-08 2009-05-19 Drivecam, Inc. System and method for wireless delivery of event data
US8314708B2 (en) * 2006-05-08 2012-11-20 Drivecam, Inc. System and method for reducing driving risk with foresight
US8649933B2 (en) 2006-11-07 2014-02-11 Smartdrive Systems Inc. Power management systems for automotive video event recorders
US8989959B2 (en) 2006-11-07 2015-03-24 Smartdrive Systems, Inc. Vehicle operator performance history recording, scoring and reporting systems
US8868288B2 (en) 2006-11-09 2014-10-21 Smartdrive Systems, Inc. Vehicle exception event management systems
US8239092B2 (en) 2007-05-08 2012-08-07 Smartdrive Systems Inc. Distributed vehicle event recorder systems having a portable memory data transfer system
US9159452B2 (en) 2008-11-14 2015-10-13 Micron Technology, Inc. Automatic word line leakage measurement circuitry
US8588007B2 (en) 2011-02-28 2013-11-19 Micron Technology, Inc. Leakage measurement systems
US8634264B2 (en) * 2011-10-26 2014-01-21 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for measuring leakage current
US9728228B2 (en) 2012-08-10 2017-08-08 Smartdrive Systems, Inc. Vehicle event playback apparatus and methods
US9501878B2 (en) 2013-10-16 2016-11-22 Smartdrive Systems, Inc. Vehicle event playback apparatus and methods
US9610955B2 (en) 2013-11-11 2017-04-04 Smartdrive Systems, Inc. Vehicle fuel consumption monitor and feedback systems
US8892310B1 (en) 2014-02-21 2014-11-18 Smartdrive Systems, Inc. System and method to detect execution of driving maneuvers
US9663127B2 (en) 2014-10-28 2017-05-30 Smartdrive Systems, Inc. Rail vehicle event detection and recording system
US11069257B2 (en) 2014-11-13 2021-07-20 Smartdrive Systems, Inc. System and method for detecting a vehicle event and generating review criteria
US9679420B2 (en) 2015-04-01 2017-06-13 Smartdrive Systems, Inc. Vehicle event recording system and method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247480A (en) * 1989-05-02 1993-09-21 Kabushiki Kaisha Toshiba Electrically erasable progammable read-only memory with nand cell blocks
US5038325A (en) * 1990-03-26 1991-08-06 Micron Technology Inc. High efficiency charge pump circuit
US5267201A (en) * 1990-04-06 1993-11-30 Mosaid, Inc. High voltage boosted word line supply charge pump regulator for DRAM

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546175B1 (ko) * 1998-10-28 2006-04-14 주식회사 하이닉스반도체 로오 리페어장치

Also Published As

Publication number Publication date
KR940017062A (ko) 1994-07-25
US5404330A (en) 1995-04-04
JPH06203554A (ja) 1994-07-22
JP3674874B2 (ja) 2005-07-27

Similar Documents

Publication Publication Date Title
KR950008673B1 (ko) 반도체집적회로의 워드라인 승압회로 및 그 제어회로
EP1255254B1 (en) Word line driver for a semiconductor memory device
US6141262A (en) Boosting circuit with boosted voltage limited
US6496409B2 (en) Variable capacity semiconductor memory device
US6477091B2 (en) Method, apparatus, and system to enhance negative voltage switching
KR102312585B1 (ko) 반도체 장치 및 프로그램 방법
US6813216B2 (en) Method for discharging word line and semiconductor memory device using the same
JPH08241592A (ja) 半導体メモリ装置の電源昇圧回路
JP2011103175A (ja) Ｃｍｏｓデコーディング回路
US5282171A (en) Semiconductor memory device having a word driver
US5818790A (en) Method for driving word lines in semiconductor memory device
KR20190103008A (ko) 레벨 시프터 및 반도체 장치
US5504715A (en) Word line loading compensating circuit of semiconductor memory device
US5022000A (en) Semiconductor memory device
US6661734B2 (en) Semiconductor memory device
US6229755B1 (en) Wordline driving apparatus in semiconductor memory devices
US7450460B2 (en) Voltage control circuit and semiconductor device
JP2008103033A (ja) 半導体記憶装置及びこれにおける電力供給方法
US6477102B1 (en) Redundant programmable circuit and semiconductor memory device having the same
US5886933A (en) Boost voltage generator for controlling a memory cell array
US6999348B2 (en) Nonvolatile semiconductor storage unit
KR960008282B1 (ko) 가변전원을 공급하는 워드라인 드라이버를 가지는 반도체 메모리장치
KR102328355B1 (ko) 반도체 기억장치 및 프리차지 방법
KR100842899B1 (ko) 전류 센스 앰프 회로
KR100213215B1 (ko) 반도체 메모리 장치의 서브 워드라인 드라이버 제어 신호 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee