KR19990086158A - 반도체 메모리의 칼럼 리페어장치 - Google Patents

Abstract

본 발명은 반도체 메모리의 칼럼 리페어장치에 관한 것으로, 종래 장치는 임의의 비트라인이 페일될 경우 그에 해당되는 칼럼어드레스 경로를 닫고 리던던시 경로를 열어서 리페어를 수행하는데 그 칼럼어드레스에 해당되는 비트라인의 수가 많아서 와이드 입출력버스메모리의 경우에는 칩의 면적이 커지고, 또한 입력된 칼럼어드레스를 퓨즈어레이에 기록되어 있는 페일어드레스와 비교하여 두 개가 서로 동일한 지를 판단해야 하기 때문에 지연시간이 발생하는 문제점이 있었다. 따라서, 본 발명은 입출력라인중 페일이 발생한 입출력라인의 주소를 저장하는 퓨즈어레이와; 상기 퓨즈어레이의 페일이 발생한 입출력라인의 어드레스를 입력받아 이를 입력되는 칼럼어드레스신호와 비교하여 그에 따른 스위칭신호를 발생하는 스위칭신호발생부와; 상기 스위칭신호발생부의 스위칭신호를 입력받아 스위칭동작하여 그에 따라 페일이 발생한 비트라인이 연결된 입출력라인을 인접한 입출력라인으로 리페어하는 스위칭부로 구성하여 페일된 비트라인을 인접한 입출력라인으로 대체함으로써 칩의 면적을 최소화함과 아울러 지연시간을 줄일 수 있는 효과가 있다.

Description

반도체 메모리의 칼럼 리페어장치

본 발명은 반도체 메모리의 칼럼 리페어장치에 관한 것으로, 특히 페일된 비트라인을 인접한 입출력라인으로 대체함으로써 칩의 면적을 최소화함과 아울러 지연시간을 줄일 수 있도록 한 반도체 메모리의 칼럼 리페어장치에 관한 것이다.

일반적으로 메모리의 소정 비트라인에 페일이 발생할 경우 그에 해당되는 칼럼어드레스가 입력되면 그 칼럼어드레스를 미리 프로그램되어 있는 페일된 칼럼어드레스 와 비교하여 그 비교결과가 일치하면 그 칼럼어드레스에 해당된 디코더는 동작하지 않고 리던던시칼럼디코더를 동작시켜서 그 리던던시칼럼디코더에 연결된 비트라인에 정보를 라이트하거나 리드함으로써 리페어동작을 수행한다.

일반적으로, 메모리는 상기와 같은 리페어방법이 효과적이지만, 근래에는 메모리와 로직을 통합한 형태의 새로운 개념의 메모리가 많이 연구되고 있고, 이 경우에는 메모리와 로직의 입출력이 칩의 내부에서 연결되어 데이터입출력시 큰용량성을 구동해야 할 필요가 없으므로 메모리와 로직의 대역폭을 높이기 위해 와이드 입출력버스를 이용하게 된다.

상기 와이드 입출력버스를 가진 메모리는 한 칼럼 싸이클동안 많은 정보를 전달하기 위해 하나의 칼럼 어드레스가 선택되면 그에 의해서 선택되는 입출력라인의 수는 보통의 메모리보다 상당히 많게 되는데, 이 경우 기존의 칼럼 리페어방식을 사용하면 리페어동작에 요구되는 칩의 면적은 굉장히 커지게 된다.

이하, 종래 반도체 메모리의 칼럼 리페어장치에 대해 첨부한 도면을 참조하여 상세히 설명한다.

도 1은 종래 반도체 메모리장치의 구성을 보인 블록도로서, 이에 도시된 바와같이 소정 칼럼어드레스신호를 입력받아 이를 소정 처리하는 칼럼어드레스신호처리부(12)와; 상기 칼럼어드레스신호처리부(12)로부터 신호를 입력받아 이를 디코딩하여 그에 따른 메모리셀어레이의 칼럼을 선택하는 칼럼디코더(11)와; 상기 칼럼디코더(11)의 칼럼선택신호를 입력받아 그에 따라 칼럼라인이 선택되는 메모리셀어레이부(10)와; 페일비트라인이 포함된 칼럼어드레스 입력되면 그에 따라 리페어칼럼라인을 선택하는 스페어디코더(13)와; 상기 스페어디코더(13)의 리페어칼럼라인선택신호를 입력받아 그에 따른 리페어 칼럼라인이 선택되는 리던던시셀어레이부(14)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.

먼저, 칼럼어드레스신호처리부(12)에서는 소정 칼럼어드레스신호가 입력되면 이를 소정 신호 처리해서 이를 칼럼디코더(11)에 인가하고, 이에 의해 상기 칼럼디코더(11)는 상기 칼럼어드레스신호처리부(12)의 소정 처리된 신호를 입력받아 이를 디코딩하여 그에 따른 칼럼선택신호를 메모리셀어레이부(10)에 인가한다.

이후, 상기 메모리셀어레이부(10)는 상기 칼럼디코더(11)로부터 칼럼선택신호를 입력받아 그에 따른 메모리셀어레이의 해당 칼럼라인을 선택하고, 또한 사전에 발생된 워드라인신호에 의해 선택된 워드라인과 함께 결과적으로 이차원적인 메모리셀어레이부(10)에서 소정셀을 선택한다.

만약, 상기 칼럼어드레스신호처리부(12)는 페일비트라인이 포함된 칼럼어드레스가 입력되면 이를 소정 처리하여 그 처리된 신호를 스페어디코더(13)에 인가되며, 이에 의해 상기 스페어디코더(13)는 상기 스페어디코더(13)로부터 신호를 입력받아 이를 디코딩하여 그에 따른 칼럼선택신호를 리던던시셀어레이부(14)에 인가한다.

이에따라, 상기 리던던시셀어레이부(14)는 상기 스페어디코더(13)의 칼럼선택신호에 의해 그에 대응되는 리던던시칼럼라인이 선택되어 리페어동작이 수행된다.

여기서, 도 2는 한 칼럼어드레스신호에 의해 선택되는 비트라인의 수가 2배로 증가할 경우에 대한 구성도로서, 상기와 같은 경우에 도1과 같은 칼럼 리페어 상태대로라면 리던던시칼럼라인에 해당되는 비트라인의 갯수는 두배로 증가하기 때문에 도1과 비교하면 리페어동작수행에 소모되는 부분의 면적이 두배로 증가하게 된다.

즉, 실제로 상용화되고 있는 와이드 입출력버스 메모리의 경우에 한 칼럼어드레스신호에 의해 선택되는 비트라인의 수가 기존의 메모리보다 10배,20배 증가하기 때문에 이로 인한 면적의 증가는 굉장히 심각하다.

그리고, 도 3은 기존의 칼럼리페어동작에 대한 순서도로서, 먼저 칼럼어드레스신호가 입력되면 이 칼럼어드레스신호를 퓨즈어레이(미도시)에 기록되어 있는 페일칼럼어드레스신호와 비교된다.

이때, 상기 비교결과 입력된 칼럼어드레스신호가 상기 퓨즈어레이(미도시)에 기록된 페일어드레스신호와 다르면 정상 칼럼 경로가 열려서 이에 해당하는 정상칼럼디코디에 의해서 선택된 비트라인이 입출력라인에 연결되고, 상기 칼럼어드레스신호가 상기퓨즈어레이(미도시)에 기록된 페일어드레스신호와 같으면 정상 칼럼경로는 닫히고 리던던시경로가 대신 열려서 스페어디코더(13)에 의해서 선택된 리페어비트라인에 입출력라인이 연결되어 리페어동작을 수행한다.

따라서, 기존의 칼럼리페어 동작시에는 칼럼어드레스신호가 입력될 때마다 그 칼럼어드레스신호를 퓨즈어레이(미도시)에 저장되어 있는 페일어드레스신호와 비교하는 스텝이 필요하다.

즉, 상기와 같이 동작하는 종래 장치는 임의의 비트라인이 페일될 경우 그에 해당되는 정상칼럼라인 경로를 닫고 리던던시칼럼라인 경로를 열어서 리페어를 수행하는데 그 칼럼어드레스에 해당되는 비트라인의 수가 많은 와이드 입출력버스메모리의 경우에는 리페어 동작시에 한번에 교체되어야하는 비트라인의 갯수가 많음으로 리페어 동작에 요구되는 칩의 면적이 커지고, 또한 입력된 칼럼어드레스를 퓨즈어레이에 기록되어 있는 페일칼럼어드레스와 비교하여 두 개가 서로 동일한 지를 판단해야 하기 때문에 칼럼어드레스신호 처리시에 시간지연이 발생하는 문제점이 있었다.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 기존의 정상칼럼경로와리던던시칼럼경로를 갖는 리페어방법 대신에 페일된 비트라인이 연결된 입출력라인을 인접한 입출력라인으로 대체하는 리페어 방법을 제안함으로써 리페어 동작에 필요한 칩의 면적을 최소화함과 아울러 지연시간을 줄일 수 있도록 한 새로운 반도체 메모리의 칼럼 리페어장치를 제공함에 그 목적이 있다.

도 1은 일반적인 반도체 메모리장치의 구성을 보인 블록도.

도 2는 도 1에 있어서, 한 칼럼어드레스신호에 의해 선택되는 비트라인의 수가 2배로 증가할 경우에 대한 구성을 보인 블록도.

도 3은 도 1에 있어서, 칼럼리페어동작에 대한 흐름도.

도 4는 본 발명 반도체 메모리의 칼럼리페어장치에 대한 구성을 보인 회로도.

*****도면의 주요부분에 대한 부호의 설명*****

20 : 퓨즈어레이 21 : 스위칭신호발생부

22 : 제1 스위칭부 22 : 제2 스위칭부

상기와 같은 목적은 입출력라인중 페일이 발생한 입출력라인의 주소를 저장하는 퓨즈어레이와; 상기 퓨즈어레이의 페일이 발생한 입출력라인의 어드레스를 입력받아 이를 입력되는 칼럼어드레스신호와 비교하여 그에 따른 스위칭신호를 발생하는 스위칭신호발생부와; 상기 스위칭신호발생부의 스위칭신호를 입력받아 스위칭동작하여 그에 따라 페일이 발생한 비트라인이 연결된 입출력라인을 인접한 입출력라인으로 리페어하는 스위칭부로 구성함을 특징으로 한다.

이하, 본 발명의 일실시예에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.

도 4는 본 발명 반도체 메모리의 칼럼 리페어장치에 대한 일실시예의 구성을 보인 블록도로서, 이에 도시한 바와같이 입출력라인중 페일이 발생한 두 개의 입출력라인에 대한 주소를 저장하는 퓨즈어레이(20)와; 상기 퓨즈어레이(20)의 페일이 발생한 두 개의 입출력라인에 대한 어드레스를 입력받아 이를 입력되는 칼럼어드레스신호와 비교하여 그에 따른 스위칭신호를 발생하는 스위칭신호발생부(21)와; 상기 스위칭신호발생부(21)의 스위칭신호를 입력받아 스위칭동작하여 그에 따라 두 개의 페일라인을 각기 리페어하는 제1,제2 스위칭부(22),(23)로 구성한다.

이와같이 구성한 본 발명의 일실시예의 동작을 상세히 설명한다.

먼저, 내부입출력라인의 갯수를 66개로하여 최대 2개의 페일비트라인을 리페어할 수 있다고 가정하면, 페일이 발생한 입출력라인의 주소는 초기에 퓨즈어레이(20)에 기록되어 있고, 이때 스위칭신호발생부(21)는 소정 칼럼어드레스가 입력되면 그 칼럼어드레스를 상기 퓨즈어레이(20)에 저장된 페일이 발생한 입출력라인의 어드레스와 비교하여 그에 따른 스위칭신호를 출력한다.

상기에서 퓨즈어레이(20)는 페일이 발생한 비트라인에 대해서는 로우를 출력하고, 페일이 발생하지 않은 비트라인에 대에서는 하이를 출력하여 그 신호를 스위칭신호발생부(21)에 인가한다.

이에 따라, 도 4의 스위칭신호발생부(21)의 전원전압과 접지전압 사이에 직렬로 연결된 다수의 엔모스트랜지스터(N)에 대한 각각의 게이트에 입력으로 들어가면 로우를 입력으로 받는 엔모스트랜지스터(N)는 스위칭 오프되고 나머지 엔모스트랜지스터(N) 모두 게이트 입력이 하이이므로 스위치 온이 된다.

이에 따라, 스위치 오프된 엔모스트랜지스터(N)를 기준으로 해서 접지전압쪽으로 연결된 노드들은 접지전압의 전위를 갖게 되어 로우로 되고 전원전압(VCC)쪽으로 연결되어 있는 노드들은 하이가 된다.

이후, 상기 스위칭신호발생부(21)의 신호들은 각기 제1,제2 스위칭부(22),(23)의 다수의 엔모스트랜지스터(N)에 대한 각각의 게이트에 입력으로 들어가서 외부입출력라인과 연결되어 있는 페일 내부입출력라인의 경로는 닫고 그 다음번의 내부 입출력라인을 원래 페일 입출력라인이 연결되려고 하였던 리페어 입출력라인에 연결해 줌으로써 리페어동작을 수행한다.

예를 들어, 도 4와 같이 퓨즈어레이(20)에 3 번째 칼럼라인과 8 번째 칼럼라인이 페일이라면, 상기 퓨즈어레이(20)는 3,8 번째 라인에 대한 페일신호인 로우를 스위칭신호발생부(21)에 인가한다.

이에따라, 상기 스위칭신호발생부(21)의 대응되는 엔모스트랜지스터(N)의 게이트에는 로우가 입력되어 각기 스위칭 오프되어 상기 스위칭신호발생부(21)는 로우신호를 각기 제1 스위칭부(22)와 제2 스위칭부(23)에 인가한다.

이에따라, 상기 제1 스위칭부(22)는 상기 스위칭신호발생부(21)의 3번째 칼럼라인에 해당되는 엔모스트랜지스터(N)는 오프되고, 또한 제2 스위칭부(23)는 상기 스위칭신호발생부(21)의 8번째 칼럼라인에 해당되는 엔모스트랜지스터(N)도 오프된다.

즉, 상기와 같은 방법으로 페일된 내부입출력라인만을 건너뛰어서 인접한 내부입출력라인과 외부입출력라인이 연결되게 된다.

그러므로, 상기와 같이 내부입출력라인의 수가 66개이고 외부입출력라인의 수가 64개이면 최대 2개의 페일 내부입출력라인을 건너뛰어서 64개의 내부입출력라인과 64개의 외부입출력라인을 연결시킬수 있는 것이다.

또한, 상기와 같은 리페어동작방법에서는 메모리의 파워온시에 리페어동작을 수행하는 제1,제2 스위칭부(22),(23)가 셋업되므로 칼럼어드레스가 입력될 때마다 퓨즈어레이(20)에 기록된 페일칼럼어드레스와 입력된 칼럼어드레스를 비교해야 할 필요가 없기 때문에 메모리칼럼동작의 고속화가 용이하다.

그리고, 도 4와 같이 스위칭신호발생부(21)는 간단하게 다수의 엔모스트랜지스터(N)가 직렬 연결되어 이 다수의 엔모스트랜지스터(N)에 대한 각각의 게이트 입력이 로우일 경우 스위치 오프되고 게이트 입력이 하이이면 스위치 온되는 구조로 구성한다.

결과적으로, 66개의 내부 입출력 라인중에 2개의 페일입출력 라인이 있다면 그 두 개의 페일입출력라인의 인접한 내부입출력라인을 상기 두 개의 페일입출력라인과 각기 연결되는 외부입출력라인과 연결함으로써 리페어동작을 수행한다.

이상에서 상세히 설명한 바와 같이 본 발명은 페일된 비트라인을 인접한 입출력라인으로 대체함으로써 칩의 면적을 최소화함과 아울러 지연시간을 줄일 수 있는 효과가 있다.

Claims (3)

1. 입출력라인중 페일이 발생한 입출력라인의 주소를 저장하는 퓨즈어레이와; 상기 퓨즈어레이의 페일이 발생한 입출력라인의 어드레스를 입력받아 이를 입력되는 칼럼어드레스신호와 비교하여 그에 따른 스위칭신호를 발생하는 스위칭신호발생부와; 상기 스위칭신호발생부의 스위칭신호를 입력받아 스위칭 동작하여 그에 따라 페일이 발생한 입출력라인을 리페어하는 스위칭부로 구성한 것을 특징으로 하는 반도체 메모리의 칼럼 리페어장치.
2. 제1 항에 있어서, 스위칭부는 페일입출력라인의 갯수만큼 구비되는 것을 특징으로 하는 반도체 메모리의 칼럼 리페어장치.
3. 제1 항 또는 제2 항에 있어서, 스위칭부는 페일비트라인과 연결된 외부입출력라인을 대치할 때 스위칭동작에 의해 i번째 페일입출력라인만 건너뛰어 i+1번째 내부 입출력라인과 i번째 외부입출력라인을 연결시키는 것을 특징으로 하는 반도체 메모리의 칼럼 리페어장치.