KR20070038672A - 반도체 메모리 장치의 칼럼 리페어 회로 - Google Patents

반도체 메모리 장치의 칼럼 리페어 회로 Download PDF

Info

Publication number
KR20070038672A
KR20070038672A KR1020050093851A KR20050093851A KR20070038672A KR 20070038672 A KR20070038672 A KR 20070038672A KR 1020050093851 A KR1020050093851 A KR 1020050093851A KR 20050093851 A KR20050093851 A KR 20050093851A KR 20070038672 A KR20070038672 A KR 20070038672A
Authority
KR
South Korea
Prior art keywords
fuse
column
repair
signal
address
Prior art date
Application number
KR1020050093851A
Other languages
English (en)
Inventor
하성주
김용미
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050093851A priority Critical patent/KR20070038672A/ko
Publication of KR20070038672A publication Critical patent/KR20070038672A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/812—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치의 리페어 효율을 향상시킬 수 있는 칼럼 리페어 회로에 관한 것으로, 본 발명에 의한 칼럼 리페어 회로는 메모리 블록에 각각 접속되어, 프리 디코딩된 칼럼 어드레스를 입력받아 입력 어드레스와 커팅된 퓨즈의 어드레스를 비교하여 어드레스 일치 여부에 따라 퓨즈 어드레스 신호를 출력하는 퓨즈박스 및 퓨즈박스의 출력 신호, 칼럼 인에이블 신호 및 타 블록에 접속된 리페어 회로의 퓨즈박스 출력 신호에 응답하여 리던던시 칼럼 인에이블 신호 또는 정상 칼럼 인에이블 신호를 출력하기 위한 리던던시 신호 제어부를 포함하되, 리던던시 신호 제어부로 입력되는 타 리페어 회로의 퓨즈박스 출력 신호는 퓨즈박스를 구성하는 퓨즈의 총 개수 미만의 퓨즈에서 출력되는 퓨즈 어드레스 신호가 되도록 한다.
본 발명에 의하면 일부 퓨즈만을 공유하여 사용함으로써 리던던시 칼럼의 사용 효율을 향상시킬 수 있고, 공유된 퓨즈를 이용하여 더 이상 커팅할 퓨즈가 없는 타 블록의 리페어가 가능해지게 된다.
칼럼 리페어, 퓨즈, 공유

Description

반도체 메모리 장치의 칼럼 리페어 회로{Column Repair Circuit for Semiconductor Memory Apparatus}
도 1은 반도체 메모리 장치의 일반적인 칼럼 리페어 회로의 일 예시도,
도 2는 도 1에 도시한 칼럼 리페어 회로에 의한 칼럼 리페어 개념을 설명하기 위한 일 예시도,
도 3은 반도체 메모리 장치의 일반적인 칼럼 리페어 회로에 의한 칼럼 리페어 개념을 설명하기 위한 다른 예시도,
도 4는 본 발명에 의한 반도체 메모리 장치의 칼럼 리페어 회로의 구성도,
도 5는 도 4에 도시한 칼럼 리페어 회로에 의한 칼럼 리페어 개념을 설명하기 위한 도면이다.
<도면의 주요 부분에 대한 부호 설명>
20, 22, 24, 26 : 메모리 블록 30, 32, 34, 36 : 칼럼 리페어 회로
302, 322 : 퓨즈박스 304, 324 : 리던던시 신호 제어부
306, 326 : 칼럼 메인 디코더
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치의 리페어 효율을 향상시킬 수 있는 칼럼 리페어 회로에 관한 것이다.
일반적으로 메모리 소자는 수많은 셀들로 이루어지며, 이러한 셀 중 어느 하나에라도 결함이 발생하면 해당 메모리 소자가 오동작하게 되어 불량품으로 처리된다. 따라서, 셀에 결함이 발생한 경우 이를 미리 인지하고 있다가 해당 셀에 대한 접근 요청이 있는 경우 결함이 발생한 셀 대신 리던던시 회로에 포함된 셀로 접속을 전환하기 위한 리페어 회로가 이용되고 있다. 여기에서, 리던던시 회로란 메모리 셀 내에 별도로 구비해 둔 여분의 메모리 셀 집합으로서, 결함이 발생한 셀의 대체 셀로 사용된다.
한편, 메모리 장치는 복수의 뱅크로 나뉘어 제어되며, 복수의 뱅크 각각은 복수의 블록으로 나뉘어 제어된다. 그리고, 복수의 블록에 각각 칼럼 리페어 회로를 연결하여 불량이 발생한 셀을 리페어 셀로 대치하도록 한다.
도 1은 일반적인 칼럼 리페어 회로의 일 예시도이다.
도시한 것과 같이, 일반적인 칼럼 리페어 회로(10)는 프리 디코딩된 칼럼 어드레스(YA)를 입력받아 입력 어드레스와 커팅된 퓨즈의 어드레스를 비교하여 어드레스 일치 여부에 따른 신호(FUSE_OUT)를 출력하는 퓨즈박스(110) 및 퓨즈박스 (110)의 출력 신호와 칼럼 인에이블 신호(P1)에 응답하여 리던던시 칼럼 인에이블 신호(P2) 또는 정상 칼럼 인에이블 신호(P3)를 출력하기 위한 리던던시 신호 제어부(120)를 포함하여 이루어진다. 리던던시 신호 제어부(120)의 출력 신호를 칼럼 메인 디코더(130)로 입력되며, 칼럼 메인 디코더(130)는 리던던시 신호 제어부(120)의 출력 신호와 프리 디코딩된 칼럼 어드레스 신호(YA)에 응답하여 칼럼 어드레스 신호를 출력한다. 칼럼 메인 디코더(130)의 출력 신호에 따라 메모리 블록(20)의 해당 메모리 셀이 선택되어 진다. 여기에서, 퓨즈박스(110)는 복수의 퓨즈를 포함한다.
이러한 현재의 리페어 회로는 각 메모리 블록마다 하나씩 구비되어 블록별로 칼럼 리페어가 독립적으로 이루어지게 된다.
도 2는 도 1에 도시한 칼럼 리페어 회로에 의한 칼럼 리페어 개념을 설명하기 위한 일 예시도이다.
도 2에서, 메모리 뱅크는 예를 들어 4개의 블록(BL0~BL3)으로 이루어져 있으며, 각각의 블록(BL0~BL3)마다 리페어 회로가 접속되어, 리페어 회로를 구성하는 각각의 퓨즈(F00~F03, F10~F13, F20~F23, F30~F33)에 의해 칼럼 리페어가 수행된다.
이와 같이 구성하는 경우 동일한 칼럼 어드레스를 갖는 둘 이상의 블록에서 불량이 발생할 경우 각 블록별로 같은 칼럼을 제어하는 퓨즈를 커팅해야 하므로 제어 절차가 복잡한 단점이 있다. 또한, 각 블록의 칼럼 어드레스를 제어하는 퓨즈의 수가 한정되어 있기 때문에 한정된 수의 퓨즈를 모두 사용하고 나면 더 이상 리 페어가 불가능한 문제가 있다.
이러한 문제를 해결하기 위하여 두 블록이 퓨즈를 공유하는 방안이 제안되었으며, 이를 도 3을 참조하여 설명하면 다음과 같다.
도 3은 일반적인 칼럼 리페어 회로에 의한 칼럼 리페어 개념을 설명하기 위한 다른 예시도이다.
도시한 것과 같이, 블록(BL0)과 블록(BL1)에 접속된 리페어 회로를 구성하는 퓨즈(F00~F03, F10~F13)가 동일한 칼럼을 제어하는 퓨즈끼리 공유되어 있는 것을 알 수 있다. 예를 들어, 블록(BL0)의 퓨즈(F00)와 블록(BL1)의 퓨즈(F10)가 상호 출력 신호를 공유하는 것이다.
이와 같이 구성하는 경우 둘 이상의 블록에서 동일한 칼럼 어드레스에 불량이 발생하는 경우, 공유되어 있는 퓨즈 중 어느 하나의 퓨즈만을 커팅하여도 두 블록에 발생한 불량을 모두 리페어할 수 있다. 그리고, 도 2와 동일한 개수의 퓨즈를 이용하면서도 2배의 칼럼을 리페어할 수 있기 때문에 불량이 발생한 거의 모든 칼럼에 대한 리페어가 가능하게 된다.
그러나, 둘 이상의 블록에서 동일한 칼럼 어드레스에 불량이 발생하는 경우는 확률적으로 높지 않기 때문에 사용 효율이 저하되는 단점이 있다.
본 발명은 상술한 단점 및 문제점을 해결하기 위하여 안출된 것으로서, 퓨즈의 개수를 증가시키지 않으면서 리페어 효율을 증대시킬 수 있는 반도체 메모리 장 치의 리페어 회로를 제공하는 데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 칼럼 리페어 회로는 복수의 블록을 포함하는 복수의 뱅크로 이루어지는 반도체 메모리 장치의 칼럼 리페어 회로로서, 상기 리페어 회로는 상기 블록에 각각 접속되어, 프리 디코딩된 칼럼 어드레스를 입력받아 입력 어드레스와 커팅된 퓨즈의 어드레스를 비교하여 어드레스 일치 여부에 따라 퓨즈 어드레스 신호를 출력하는 퓨즈박스; 및 상기 퓨즈박스의 출력 신호, 칼럼 인에이블 신호 및 타 블록에 접속된 리페어 회로의 퓨즈박스 출력 신호에 응답하여 리던던시 칼럼 인에이블 신호 또는 정상 칼럼 인에이블 신호를 출력하기 위한 리던던시 신호 제어부;를 포함하되, 상기 리던던시 신호 제어부로 입력되는 타 리페어 회로의 퓨즈박스 출력 신호는 상기 퓨즈박스를 구성하는 퓨즈의 총 개수 미만의 퓨즈에서 출력되는 퓨즈 어드레스 신호인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.
도 4는 본 발명에 의한 칼럼 리페어 회로의 구성도로서, 예를 들어 메모리 뱅크가 4개의 블록으로 구성되는 경우를 나타내었다.
도시한 것과 같이, 본 발명의 리페어 회로(30, 32, 34, 36)는 각각 칼럼 메인 디코더(306, 326, 346, 366)에 접속되고, 프리 디코딩된 칼럼 어드레스(YA)를 입력받아 입력 어드레스와 커팅된 퓨즈의 어드레스를 비교하여 어드레스 일치 여부에 따른 출력 신호(Q0_FUSE_OUT, Q1_FUSE_OUT, …)를 퓨즈 어드레스 신호로서 출력하는 퓨즈박스(302, 322) 및 퓨즈박스(302, 322)의 출력 신호(Q0_FUSE_OUT, Q1_FUSE_OUT, …)와 칼럼 인에이블 신호(P1) 및 타 리페어 회로의 퓨즈박스 출력 신호에 응답하여 리던던시 칼럼 인에이블 신호(Q0_P2, Q1_P2) 또는 정상 칼럼 인에이블 신호(Q0_P3, Q1_P3)를 출력하기 위한 리던던시 신호 제어부(304, 324)를 포함하여 이루어진다.
각 리던던시 신호 제어부(304, 324)의 출력 신호는 칼럼 메인 디코더(306, 326)로 입력되며, 칼럼 메인 디코더(306, 326)는 각각 리던던시 신호 제어부(304, 324)의 출력 신호(Q0_P2, Q0_P3)(Q1_P2, Q1_P3)와 프리 디코딩된 칼럼 어드레스(YA)에 응답하여 칼럼 어드레스 신호를 출력한다. 다만, 리던던시 신호 제어부(304, 324)로 입력되는 타 리페어 회로의 퓨즈박스 출력 신호는 퓨즈박스를 구성하는 퓨즈의 총 개수 미만의 퓨즈에서 출력되는 퓨즈 어드레스 신호(Q0_FUSE_OUT<2:3>, Q1_FUSE_OUT<0:1>)가 되도록 제어하여, 모든 퓨즈를 공유하지 않고 일부 퓨즈만이 적어도 두 블록 간에 공유되도록 한다.
도 4에서는 리페어 회로(30)의 퓨즈2가 리페어 회로(32)의 퓨즈0과 공유되고, 리페어 회로(30)의 퓨즈3이 리페어 회로(32)의 퓨즈1과 공유되는 예를 나타내었다.
도 5는 도 4에 도시한 칼럼 리페어 회로에 의한 칼럼 리페어 개념을 설명하기 위한 도면으로, 도시한 것과 같이, 메모리 블록(20)의 리페어를 담당하는 리페 어 회로의 퓨즈2(F02) 및 퓨즈3(F03)이 메모리 블록(22)의 리페어를 담당하는 리페어 회로의 퓨즈0(F10) 및 퓨즈1(F11)과 각각 공유되어 있는 것을 알 수 있다. 마찬가지로, 메모리 블록(24)의 리페어를 담당하는 퓨즈2(F22) 및 퓨즈3(F23)이 메모리 블록(26)의 리페어를 담당하는 퓨즈0(F30) 및 퓨즈1(F31)과 각각 공유되어 있는 것을 알 수 있다.
이와 같이, 칼럼 리페어 회로를 구성하는 퓨즈 중 적어도 하나, 퓨즈의 총 개수 미만의 퓨즈를 타 칼럼 리페어 회로와 공유하도록 구성함으로써, 하나의 퓨즈를 이용하여 둘 이상의 메모리 뱅크의 칼럼을 공통으로 제어할 수 있음은 물론, 공유되지 않은 퓨즈를 이용해서는 각 메모리 블록을 독립적으로 제어할 수 있다.
예를 들어, 둘 이상의 메모리 블록의 동일한 칼럼 어드레스에 불량이 발생한 경우 공통으로 연결된 퓨즈 중 어느 하나를 커팅하고, 메모리 블록에 독립적으로 발생한 불량에 대해서는 하나의 메모리 블록에서만 해당 퓨즈를 커팅하여 칼럼 리페어가 이루어지도록 함으로써 리페어 효율을 향상시킬 수 있다.
구체적으로 설명하면, 하나의 메모리 뱅크에 접속되는 각 리페어 회로로는 동일한 칼럼 어드레스가 입력되고, 각각의 리페어 회로는 입력된 칼럼 어드레스와 커팅된 퓨즈 어드레스를 비교하도록 되어 있으므로, 메모리 뱅크를 구성하는 둘 이상의 블록의 동일한 칼럼 어드레스에 불량이 발생한 경우, 두 블록에서 각각의 퓨즈를 커팅하여 리페어하는 것보다, 본 발명에서와 같이 하나의 퓨즈를 커팅하는 것 만으로 동시에 리페어를 수행하는 것이 동작 측면에서 유리하게 된다. 또한, 이와 같은 경우 하나의 퓨즈를 커팅하여 리페어를 수행하여도 공유된 퓨즈가 남아있기 때문에, 나머지 퓨즈를 이용하여 다른 불량 셀을 리페어할 수 있게 된다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면 칼럼 리페어 회로의 퓨즈를 부분적으로 공유하여 사용함으로써, 둘 이상의 메모리 블록의 동일한 어드레스에 불량이 발생한 경우, 하나의 퓨즈를 커팅하는 것만으로 리페어가 가능하게 되어 리페어 효율을 향상시킬 수 있다.
또한, 일부 퓨즈는 공유하여 사용하고 나머지 퓨즈는 독립적으로 칼럼 어드레스의 리페어를 수행하도록 함으로써 리던던시 칼럼의 사용 효율을 향상시킬 수 있고, 블록별로 독립적인 리페어를 수행하는 경우에 비하여 공유된 퓨즈를 이용하여 더 이상 커팅할 퓨즈가 없는 타 블록의 리페어가 가능해지기 때문에 메모리 소자의 동작 신뢰성을 개선할 수 있다.

Claims (2)

  1. 복수의 블록을 포함하는 복수의 뱅크로 이루어지는 반도체 메모리 장치의 칼럼 리페어 회로로서,
    상기 리페어 회로는 상기 블록에 각각 접속되어, 프리 디코딩된 칼럼 어드레스를 입력받아 입력 어드레스와 커팅된 퓨즈의 어드레스를 비교하여 어드레스 일치 여부에 따라 퓨즈 어드레스 신호를 출력하는 퓨즈박스; 및
    상기 퓨즈박스의 출력 신호, 칼럼 인에이블 신호 및 타 블록에 접속된 리페어 회로의 퓨즈박스 출력 신호에 응답하여 리던던시 칼럼 인에이블 신호 또는 정상 칼럼 인에이블 신호를 출력하기 위한 리던던시 신호 제어부;
    를 포함하되, 상기 리던던시 신호 제어부로 입력되는 타 리페어 회로의 퓨즈박스 출력 신호는 상기 퓨즈박스를 구성하는 퓨즈의 총 개수 미만의 퓨즈에서 출력되는 퓨즈 어드레스 신호인 것을 특징으로 하는 반도체 메모리 장치의 칼럼 리페어 회로.
  2. 제 1 항에 있어서,
    상기 퓨즈박스의 출력 신호는 적어도 하나의 타 리페어 회로로 입력되는 것을 특징으로 하는 반도체 메모리 장치의 칼럼 리페어 회로.
KR1020050093851A 2005-10-06 2005-10-06 반도체 메모리 장치의 칼럼 리페어 회로 KR20070038672A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050093851A KR20070038672A (ko) 2005-10-06 2005-10-06 반도체 메모리 장치의 칼럼 리페어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050093851A KR20070038672A (ko) 2005-10-06 2005-10-06 반도체 메모리 장치의 칼럼 리페어 회로

Publications (1)

Publication Number Publication Date
KR20070038672A true KR20070038672A (ko) 2007-04-11

Family

ID=38159879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093851A KR20070038672A (ko) 2005-10-06 2005-10-06 반도체 메모리 장치의 칼럼 리페어 회로

Country Status (1)

Country Link
KR (1) KR20070038672A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907000B1 (ko) * 2007-06-11 2009-07-08 주식회사 하이닉스반도체 리던던시 회로
US9601216B2 (en) 2014-12-26 2017-03-21 Samsung Electronics Co., Ltd. Semiconductor device including redundancy cell array

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051427A (ko) * 1995-12-26 1997-07-29 김광호 리던던시 효율을 높인 반도체 메모리 장치
KR19990014031A (ko) * 1997-07-21 1999-02-25 윤종용 리던던시 퓨즈박스 및 복수개의 메모리블락들에 공유되는 칼럼 리던던시 퓨즈박스를 구비하는 반도체장치
KR19990086158A (ko) * 1998-05-26 1999-12-15 김영환 반도체 메모리의 칼럼 리페어장치
KR20000018206U (ko) * 1999-03-15 2000-10-16 김영환 메모리장치의 리페어 회로
KR20020025348A (ko) * 2000-09-28 2002-04-04 박종섭 칼럼 리던던시 리페어 회로
KR20020041549A (ko) * 2000-11-28 2002-06-03 박종섭 반도체 메모리 소자의 리던던시 회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051427A (ko) * 1995-12-26 1997-07-29 김광호 리던던시 효율을 높인 반도체 메모리 장치
KR19990014031A (ko) * 1997-07-21 1999-02-25 윤종용 리던던시 퓨즈박스 및 복수개의 메모리블락들에 공유되는 칼럼 리던던시 퓨즈박스를 구비하는 반도체장치
KR19990086158A (ko) * 1998-05-26 1999-12-15 김영환 반도체 메모리의 칼럼 리페어장치
KR20000018206U (ko) * 1999-03-15 2000-10-16 김영환 메모리장치의 리페어 회로
KR20020025348A (ko) * 2000-09-28 2002-04-04 박종섭 칼럼 리던던시 리페어 회로
KR20020041549A (ko) * 2000-11-28 2002-06-03 박종섭 반도체 메모리 소자의 리던던시 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907000B1 (ko) * 2007-06-11 2009-07-08 주식회사 하이닉스반도체 리던던시 회로
US7573763B2 (en) 2007-06-11 2009-08-11 Hynix Semiconductor Inc. Redundancy circuit
US9601216B2 (en) 2014-12-26 2017-03-21 Samsung Electronics Co., Ltd. Semiconductor device including redundancy cell array

Similar Documents

Publication Publication Date Title
KR100395031B1 (ko) 리던던트의 메모리 셀 유닛을 포함하는 집적 반도체 메모리
JPH03272099A (ja) 半導体記憶装置の冗長回路
US7443756B2 (en) Memory device having redundancy fuse blocks arranged for testing
JP4433130B2 (ja) 冗長回路を備えた半導体メモリ装置
KR100633595B1 (ko) 반도체 메모리 장치 및 그 구동 방법
CN116246684A (zh) 熔丝匹配逻辑中的共享组件
US7336550B2 (en) Semiconductor memory device with reduced multi-row address testing
KR100468315B1 (ko) 리페어 회로
KR20070038672A (ko) 반도체 메모리 장치의 칼럼 리페어 회로
JP2001110196A (ja) 半導体メモリ装置
US7359264B2 (en) Semiconductor memory device
JP4521636B2 (ja) 半導体記憶装置
US8310888B2 (en) Repair fuse device
KR100554986B1 (ko) 효율적으로 에러셀을 리페어 할 수 있는 반도체 메모리 장치
US20110158013A1 (en) Fuse set of semiconductor memory and repair determination circuit using the same
JP2008226389A (ja) 半導体記憶装置
JP2009087513A (ja) 半導体記憶装置、及びメモリセルテスト方法
KR100400771B1 (ko) 워드라인 리던던시 회로
KR20090013620A (ko) 리페어 회로
KR20140017075A (ko) 반도체 메모리 장치 및 그 동작 방법
KR100563736B1 (ko) 반도체 메모리 소자의 리페어 장치
KR100403959B1 (ko) 싱글셀리페어회로
KR100532453B1 (ko) 로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법및 이를 이용하는 반도체 메모리장치
KR101497543B1 (ko) 리던던시 워드라인을 공유하는 반도체 메모리 장치
KR20060070032A (ko) 오픈 비트라인 구조를 갖는 반도체 메모리 장치 및 그것의컬럼 리던던시 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application