KR100532453B1 - 로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법및 이를 이용하는 반도체 메모리장치 - Google Patents

로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법및 이를 이용하는 반도체 메모리장치 Download PDF

Info

Publication number
KR100532453B1
KR100532453B1 KR10-2003-0050505A KR20030050505A KR100532453B1 KR 100532453 B1 KR100532453 B1 KR 100532453B1 KR 20030050505 A KR20030050505 A KR 20030050505A KR 100532453 B1 KR100532453 B1 KR 100532453B1
Authority
KR
South Korea
Prior art keywords
redundancy
word line
memory cell
word lines
cell block
Prior art date
Application number
KR10-2003-0050505A
Other languages
English (en)
Other versions
KR20050011412A (ko
Inventor
이찬용
이중화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0050505A priority Critical patent/KR100532453B1/ko
Publication of KR20050011412A publication Critical patent/KR20050011412A/ko
Application granted granted Critical
Publication of KR100532453B1 publication Critical patent/KR100532453B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법 및 이를 이용하는 반도체 메모리장치가 개시된다. 상기 로우 리페어 방법은, 제1동작지정 신호가 설정되면 글로벌 워드라인내에 포함되는 복수개의 워드라인들을 리던던시 글로벌 워드라인내에 포함되는 리던던시 워드라인들로 한꺼번에 대체하는 단계; 및 제2동작지정 신호가 설정되면, 상기 글로벌 워드라인내의 리페어할 워드라인을 상기 리던던시 글로벌 워드라인내의 리던던시 워드라인으로 워드라인 단위로 대체하는 단계를 구비하는 것을 특징으로 한다. 상기 제1 및 제2동작지정 신호는 복수개의 어드레스 정보와 복수개의 퓨즈 정보를 이용하여 발생된다.

Description

로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법 및 이를 이용하는 반도체 메모리장치{Row repair method for improving row redundancy efficiency and semiconductor memory device using the same}
본 발명은 반도체 메모리장치에 관한 것으로, 특히 로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법 및 이를 이용하는 반도체 메모리장치에 관한 것이다.
반도체 메모리장치를 제조하는 동안에는 메모리셀들에 불량(defect)이 발생할 수 있으며 일반적으로 수율을 향상시키기 위해 이러한 불량 메모리셀(defective cell)들을 리던던시(redundancy) 메모리셀들로 대체시키는 리페어(repair)를 수행한다.
도 1은 종래의 로우 리페어(row repair) 방법을 나타내는 도면이다.
도 1에 도시된 종래의 리페어 방법은 불량셀(MC1,MC2)을 구동시키는 워드라인, 즉 불량 워드라인(WL0,WL3)을 여분의 리던던시 셀을 구동시키는 다른 워드라인(WL)으로 대체하는경우, 4개의 워드라인(WL0-WL3)을 구동시키는 글로벌(global) 워드라인(NWE)을 여분의 리던던시 글로벌 워드라인(SWE)으로 한꺼번에 대체하는 방법이다.
즉 메모리셀 블록(i)에서 메모리셀(MC1)에 불량이 발생하였을 경우 불량 메모리셀(MC1)을 구동하는 불량 워드라인(WL0)뿐만 아니라 WL1 내지 WL3가 한꺼번에 즉 글로벌 워드라인(NWE0)가 리던던시 메모리셀 블록(k)내의 리던던시 글로벌 워드라인(SWE0)으로 대체된다. 메모리셀 블록(j)에서 메모리셀(MC2)에 불량이 발생하였을 경우 불량 메모리셀(MC2)을 구동하는 불량 워드라인(WL3)뿐만 아니라 WL0 내지 WL2가 한꺼번에 즉 글로벌 워드라인(NWE1)이 리던던시 메모리셀 블록(k)내의 리던던시 글로벌 워드라인(SWE1)으로 대체된다.즉
퓨즈박스(0,1)에는 블록 어드레스 정보와 NWE 어드레스 정보만이 이용되며 워드라인(WL) 어드레스 정보는 이용되지 않는다. 즉, 블록(k)의 SWE0에 연결되는 퓨즈박스(0)에서는 블록(i)의 어드레스 정보와 불량 워드라인(WL0)가 포함되는 NWE0의 어드레스 정보를 이용하여 리페어한다. 마찬가지로 블록(k)의 SWE1에 연결되는 퓨즈박스(1)에서는 블록(j)의 어드레스 정보와 불량 워드라인(WL3)가 포함되는 NWE1의 어드레스 정보를 이용하여 리페어한다.
이러한 경우에는 블록(i)내의 정상 워드라인들(WL1,WL2,WL3)에 연결되어 있는 정상 메모리셀들도 함께 리페어되고 블록(j)내의 정상 워드라인들(WL0,WL1,WL2)에 연결되어 있는 정상 메모리셀들도 함께 리페어되는 단점이 있다. 그리고, 리던던시 블록(k)내의 임의의 SWE에 포함되어 있는 리던던시 워드라인들(WL0-WL3)중 적어도 하나가 불량일 경우에는 그 SWE로는 리페어하지 못한다. 따라서 SWE 개수가 충분치 못하거나 SWE의 위치가 메모리셀 영역의 에지(edge)에 위치하는 등 SWE가 포함하고 있는 리던던시 워드라인들의 불량 가능성이 큰 구조를 갖는 메모리장치에서는 로우 러던던시 효율을 현저히 떨어뜨려 수율저하 현상을 보일 수 있는 단점이 있다.
따라서 본 발명이 이루고자하는 다른 기술적 과제는, 반도체 메모리장치의 로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법을 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 로우 리던던시 효율을 향상시킬 수 있는 반도체 메모리장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일면(Aspect)에 따른 로우 리페어 방법은, 복수개의 워드라인들을 구동하는 제1글로벌 워드라인을 포함하는 제1메모리셀 블록, 복수개의 워드라인들을 구동하는 제2글로벌 워드라인을 포함하는 제2메모리셀 블록, 복수개의 리던던시 워드라인들을 구동하는 제1리던던시 글로벌 워드라인과 또 다른 복수개의 리던던시 워드라인들을 구동하는 제2리던던시 글로벌 워드라인을 포함하는 리던던시 메모리셀 블록을 구비하는 반도체 메모리장치의 로우 리페어 방법에 있어서, 상기 제1메모리셀 블록내의 불량 워드라인을 상기 리던던시 메모리셀 블록내의 상기 제1리던던시 글로벌 워드라인에 포함되는 워드라인으로 대체하는 단계; 및 상기 제2메모리셀 블록내의 불량 워드라인을 상기 리던던시 메모리셀 블록내의 상기 제2리던던시 글로벌 워드라인에 포함되는 워드라인으로 대체하는 단계를 구비하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 일면(Aspect)에 따른 로우 리페어 방법은, 복수개의 워드라인들을 구동하는 제1글로벌 워드라인을 포함하는 제1메모리셀 블록, 복수개의 워드라인들을 구동하는 제2글로벌 워드라인을 포함하는 제2메모리셀 블록, 복수개의 리던던시 워드라인들을 구동하는 제1리던던시 글로벌 워드라인과 또 다른 복수개의 리던던시 워드라인들을 구동하는 제2리던던시 글로벌 워드라인을 포함하는 리던던시 메모리셀 블록을 구비하는 반도체 메모리장치의 로우 리페어 방법에 있어서, 상기 제1메모리셀 블록내의 불량 워드라인 및 이웃하는 적어도 하나의 정상 워드라인을 한꺼번에 상기 리던던시 메모리셀 블록내의 상기 제1리던던시 글로벌 워드라인에 포함되는 워드라인들로 대체하는 단계; 및 상기 제2메모리셀 블록내의 불량 워드라인 및 이웃하는 적어도 하나의 정상 워드라인을 한꺼번에 상기 리던던시 메모리셀 블록내의 상기 제2리던던시 글로벌 워드라인에 포함되는 워드라인들로 대체하는 단계를 구비하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 일면(Aspect)에 따른 로우 리페어 방법은, 복수개의 워드라인들을 구동하는 글로벌 워드라인을 포함하는 메모리셀 블록 및 복수개의 리던던시 워드라인들을 구동하는 리던던시 글로벌 워드라인을 포함하는 리던던시 메모리셀 블록을 구비하는 반도체 메모리장치의 로우 리페어 방법에 있어서, 제1동작지정 신호가 설정되면, 상기 글로벌 워드라인내에 포함되는 상기 복수개의 워드라인들을 상기 리던던시 글로벌 워드라인내에 포함되는 상기 리던던시 워드라인들로 한꺼번에 대체하는 단계; 및 제2동작지정 신호가 설정되면, 상기 글로벌 워드라인내의 리페어할 워드라인을 상기 리던던시 글로벌 워드라인내의 리던던시 워드라인으로 워드라인 단위로 대체하는 단계를 구비하는 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일면(Aspect)에 따른 반도체 메모리장치는, 복수개의 워드라인들을 구동하는 제1글로벌 워드라인을 포함하는 제1메모리셀 블록; 복수개의 워드라인들을 구동하는 제2글로벌 워드라인을 포함하는 제2메모리셀 블록; 및 복수개의 리던던시 워드라인들을 구동하는 제1리던던시 글로벌 워드라인과 또 다른 복수개의 리던던시 워드라인들을 구동하는 제2리던던시 글로벌 워드라인을 포함하는 리던던시 메모리셀 블록을 구비하고, 상기 제1메모리셀 블록내의 불량 워드라인은 상기 리던던시 메모리셀 블록내의 상기 제1리던던시 글로벌 워드라인에 포함되는 워드라인으로 대체되고, 상기 제2메모리셀 블록내의 불량 워드라인은 상기 리던던시 메모리셀 블록내의 상기 제2리던던시 글로벌 워드라인에 포함되는 워드라인으로 대체되는 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일면(Aspect)에 따른 반도체 메모리장치는, 복수개의 워드라인들을 구동하는 제1글로벌 워드라인을 포함하는 제1메모리셀 블록; 복수개의 워드라인들을 구동하는 제2글로벌 워드라인을 포함하는 제2메모리셀 블록; 및 복수개의 리던던시 워드라인들을 구동하는 제1리던던시 글로벌 워드라인과 또 다른 복수개의 리던던시 워드라인들을 구동하는 제2리던던시 글로벌 워드라인을 포함하는 리던던시 메모리셀 블록을 구비하고, 상기 제1메모리셀 블록내의 불량 워드라인 및 이웃하는 적어도 하나의 정상 워드라인이 한꺼번에 상기 리던던시 메모리셀 블록내의 상기 제1리던던시 글로벌 워드라인에 포함되는 워드라인으로 대체되고, 상기 제2메모리셀 블록내의 불량 워드라인 및 이웃하는 적어도 하나의 정상 워드라인이 한꺼번에 상기 리던던시 메모리셀 블록내의 상기 제2리던던시 글로벌 워드라인에 포함되는 워드라인으로 대체되는 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 또 다른 일면(Aspect)에 따른 반도체 메모리장치는, 복수개의 워드라인들을 구동하는 글로벌 워드라인을 포함하는 메모리셀 블록; 복수개의 리던던시 워드라인들을 구동하는 리던던시 글로벌 워드라인을 포함하는 리던던시 메모리셀 블록; 및 복수개의 어드레스 정보와 복수개의 퓨즈 정보를 이용하여 제1 및 제2동작지정 신호를 발생하는 퓨즈박스를 구비하고, 상기 제1동작지정 신호가 활성화되면 상기 글로벌 워드라인내에 포함되는 상기 복수개의 워드라인들이 상기 리던던시 글로벌 워드라인내에 포함되는 상기 리던던시 워드라인들로 한꺼번에 대체되고, 상기 제2동작지정 신호가 활성화되면 상기 글로벌 워드라인내의 리페어할 워드라인이 상기 리던던시 글로벌 워드라인내의 리던던시 워드라인으로 워드라인 단위로 대체되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명에 따른 로우 리페어 방법을 나타내는 도면이다.
본 발명에 따른 로우 리페어 방법은 의사 부분 로우 리페어(Pseudo Partial Row Repair) 방법으로서 도 1에 도시된 종래의 방법과는 달리 메모리셀 블록들(i,j)에서 불량이 발생된 워드라인의 어드레스 정보를 리던던시 어드레스에 조합해서 리페어할 워드라인만 리던던시 메모리셀 블록(k)내의 리던던시 글로벌 워드라인(SWE)으로 대체하는 방법이다.
즉 본 발명에 따른 리페어 방법에서는 메모리셀 블록들(i,j)내의 글로벌 워드라인(NWE)에 포함되는 워드라인들(WL0-WL3)을 2부분으로 나누어서 리페어한다. 예컨대 메모리셀 블록(i)에서 메모리셀(MC1)에 불량이 발생하였을 경우 불량 메모리셀(MC1)을 구동하는 불량 워드라인(WL0) 및 이웃하는 정상 워드라인(WL1)이 리던던시 메모리셀 블록(k)내의 리던던시 글로벌 워드라인(SWE0)에 포함되는 두개의 리던던시 워드라인들(WL0,WL2)으로 대체된다. 또한 메모리셀 블록(j)에서 메모리셀(MC2)에 불량이 발생하였을 경우 불량 메모리셀(MC2)을 구동하는 불량 워드라인(WL3) 및 이웃하는 정상 워드라인(WL2)이 리던던시 메모리셀 블록(k)내의 리던던시 글로벌 워드라인(SWE1)에 포함되는 두개의 리던던시 워드라인들(WL2,WL3)으로 대체된다.
다시말해, 제1메모리셀 블록(i)내의 워드라인들(WL0-WL3)중 워드라인(WL0)에 불량이 발생한 경우에, 제1메모리셀 블록(i)내의 모든 워드라인들(WL0-WL3)이 한꺼번에 리던던시 메모리셀 블록(k)내의 제1리던던시 워드라인들, 즉 리던던시 글로벌 워드라인(SWE0)에 포함되는 리던던시 워드라인들(WL0-WL3)으로 대체되지 않고, 불량 워드라인(WL0)을 포함하여 제1메모리셀 블록(i)내의 일부의 워드라인들(WL0 및 WL1)이 부분적으로 리던던시 메모리셀 블록(k)내의 상기 제1리던던시 워드라인들중 일부로 대체된다.또한 제2메모리셀 블록(j)내의 워드라인들(WL0-WL3)중 워드라인(WL3)에 불량이 발생한 경우에, 제2메모리셀 블록(j)내의 모든 워드라인들(WL0-WL3)이 한꺼번에 리던던시 메모리셀 블록(k)내의 제2리던던시 워드라인들, 즉 리던던시 글로벌 워드라인(SWE1)에 포함되는 리던던시 워드라인들(WL0-WL3)로 대체되지 않고, 불량 워드라인(WL3)을 포함하여 제2메모리셀 블록(j)내의 일부의 워드라인들(WL2 및 WL3)만이 부분적으로 상기 제2리던던시 워드라인들중 일부로 대체된다.따라서 블록(i)내의 정상 워드라인들(WL2,WL3)에 연결되어 있는 정상 메모리셀들, 즉 불량이 없는 메모리셀들은 리페어되지 않고 또한 블록(j)내의 정상 워드라인들(WL0,WL1)에 연결되어 있는 정상 메모리셀들은 리페어되지 않는다.
또한 리던던시 블록(k)내의 임의의 SWE에 포함되는 리던던시 워드라인들(WL0-WL3)중 예컨대 WL0 및 WL1이 불량이더라도 WL2 및 WL3은 리페어용 워드라인으로 활용될 수 있으며 이와 반대로 WL2 및 WL3이 불량이더라도 WL0 및 WL1은 마찬가지로 리페어용 워드라인으로 이용될 수 있다. 따라서 본 발명에 따른 로우 리페어 방법은 도 1에 도시된 종래의 방법에 비하여 로우 리던던시 효율 측면에서 유리하다.
한편 도 2에서 퓨즈박스(0,1)의 정보를 조합시켜서 예컨대 블록(i)의 두개의 불량 워드라인(WL0,WL1)을 리던던시 블록(k)내의 SWE0의 WL0 및 WL1으로 리페어하고 블록(j)의 두개의 불량 워드라인(WL2,WL3)을 SWE0의 WL2 및 WL3로 리페어하는 즉, 하나의 SWE을 사용하여 서로 다른 NEW에 포함되는 워드라인들을 리페어하는 방법이 사용될 수 있다. 그러나 이 방법은 하나의 SWE당 두개의 퓨즈 박스가 필요하므로 레이아웃이 커지는 단점이 있다.
따라서 레이아웃이 커지는 단점을 줄이면서도 로우 리던던시 효율을 향상시키기 위해서는 도 2에 도시된 본 발명에 따른 로우 리던던시 리페어 방법이 최적의 방법이라 할 수 있다.
도 3은 도 2에 도시된 퓨즈박스의 회로를 나타내는 도면이다.
도 3을 참조하면, 마스터 퓨즈(Fm)의 절단 유무에 따라 노드(A)와 노드(B)의 상태가 정해지고 노드(A)가 논리 하이(high)로 인에이블되면 디코드된 로우 어드레스 정보(Decoded row address)(IJ, KL)가 퓨즈들(Fd1-Fd8)을 통하여 SWE 인에이블 신호(SWE-EN)를 구동하는 입력단(C,D)으로 들어간다. 낸드게이트(ND1)은 SWE의 불량 유무를 테스트할 때 필요한 로우 블록 어드레스(BLADD)와 리던던시 테스트 정보(RTEST)를 받아서 퓨즈들(Fd1-Fd8)에 대한 컷팅 정보 및 디코드된 로우 어드레스(IJ, KL)와는 상관없이 SWE를 인에이블시키는데 이용된다.
도 3에 도시된 회로의 동작원리를 살펴보면, 임의의 메모리셀 블록의 NEW를 리던던시 메모리셀 블록의 SWE로 리페어하는 경우 마스터 퓨즈(Fm)를 컷팅한 다음 리페어하고자하는 메모리셀의 로우 어드레스에 해당하는 디코드된 로우 어드레스에 연결된 퓨즈를 제외한 나머지 모든 퓨즈들을 컷팅한다.
그러면 노드(A)가 논리 하이가 되고 노드(B)는 논리 로우(Low)가 되어 SWE 인에이블 신호(SWE-EN)가 논리 하이가 된다. 마스터 퓨즈(Fm)를 컷팅하지 않는 경우에는 노드(A)는 논리 로우가 되고 노드(B)는 논리 하이가 되어 SWE 인에이블 신호(SWE-EN)는 논리 로우가 된다.
도 1에 도시된 종래기술의 퓨즈박스에서는 NWE를 인에이블시키는 데 필요한 디코디드 로우 어드레스(IJ, KL)만이 사용되는 반면에 도 2에 도시된 본 발명에서의 퓨즈박스, 즉 도 3의 퓨즈박스에서는 NWE를 인에이블시키는 데 필요한 디코디드 로우 어드레스(IJ, KL)뿐만 아니라 워드라인(WL)을 인에이블시키는 데 필요한 디코디드 로우 어드레스(XY)도 사용된다. 이에 따라 이와 관련된 회로, 즉 퓨즈들(Fe1, Fe2), 2개의 피모스 트랜지스터들(P1,P2), 및 1개의 퓨즈(Fe3)가 추가된다. P1은 리던던시 테스트시 플로우팅(Floating) 구간을 없애기 위하여 사용된다.
추가되는 디코디드 로우 어드레스(XY) 개수는 리페어할 WL 단위에 의해 결정되는데 NWE에 포함되는 WL 하나하나를 각각 SWE에 포함되는 WL으로 리페어하려면 4개의 디코디드 로우 어드레스(XY)가 필요하고 NWE에 포함되는 WL 2개 단위로 리페어하려면 2개의 디코디드 로우 어드레스(XY)가 필요하다.
도 3에 도시된 퓨즈박스에서는 퓨즈들(Fe1,Fe2,Fe3)를 이용하면 도 1에 도시된 바와 같이 NWE를 SWE로 한꺼번에 대체하는 방법과 도 2에 도시된 바와 같이 NWE내의 리페어할 WL만 SWE내의 WL으로 대체하는 리페어 방법을 선택해서 사용할 수있다.
즉, NWE를 SWE로 한꺼번에 대체하기 위해서는, 퓨즈(Fe1, Fe2)를 컷팅하고 퓨즈(Fe3)를 컷팅하지 않으면 WL을 인에이블시키는 데 필요한 디코디드 로우 어드레스(XY) 정보는 무시(Don't care)가 되어서 그 결과 NWE가 SWE로 한꺼번에 리페어된다. 퓨즈(Fe1, Fe2)중 해당 어드레스에 대한 것을 남기고 나머지 하나를 컷팅하고 퓨즈(Fe3)를 컷팅하면 NWE내의 리페어할 WL만 SWE내의 WL으로 리페어된다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 로우 리페어 방법 및 이를 이용하는 반도체 메모리장치는 로우 리던던시 효율을 향상시킬 수 있는 장점이 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 로우 리페어(row repair) 방법을 나타내는 도면이다.
도 2는 본 발명에 따른 로우 리페어 방법을 나타내는 도면이다.
도 3은 도 2에 도시된 퓨즈박스의 회로를 나타내는 도면이다.

Claims (7)

  1. 삭제
  2. 복수개의 워드라인들을 구동하는 제1글로벌 워드라인을 포함하는 제1메모리셀 블록, 복수개의 워드라인들을 구동하는 제2글로벌 워드라인을 포함하는 제2메모리셀 블록, 복수개의 제1리던던시 워드라인들을 구동하는 제1리던던시 글로벌 워드라인과 복수개의 제2리던던시 워드라인들을 구동하는 제2리던던시 글로벌 워드라인을 포함하는 리던던시 메모리셀 블록을 구비하는 반도체 메모리장치의 로우 리페어 방법에 있어서,
    상기 제1메모리셀 블록내의 상기 복수개의 워드라인들중 적어도 하나의 워드라인에 불량이 발생한 경우에, 상기 제1메모리셀 블록내의 상기 모든 워드라인들을 한꺼번에 상기 리던던시 메모리셀 블록내의 상기 제1리던던시 워드라인들로 대체하지 않고, 상기 불량 워드라인을 포함하여 상기 제1메모리셀 블록내의 일부의 워드라인들만을 부분적으로 상기 제1리던던시 워드라인들중 일부로 대체하는 단계; 및
    상기 제2메모리셀 블록내의 상기 복수개의 워드라인들중 적어도 하나의 워드라인에 불량이 발생한 경우에, 상기 제2메모리셀 블록내의 상기 모든 워드라인들을 한꺼번에 상기 리던던시 메모리셀 블록내의 상기 제2리던던시 워드라인들로 대체하지 않고, 상기 불량 워드라인을 포함하여 상기 제2메모리셀 블록내의 일부의 워드라인들만을 부분적으로 상기 제2리던던시 워드라인들중 일부로 대체하는 단계를 구비하는 것을 특징으로 하는 로우 리페어 방법.
  3. 복수개의 워드라인들을 구동하는 글로벌 워드라인을 포함하는 메모리셀 블록 및 복수개의 리던던시 워드라인들을 구동하는 리던던시 글로벌 워드라인을 포함하는 리던던시 메모리셀 블록을 구비하는 반도체 메모리장치의 로우 리페어 방법에 있어서,
    제1동작지정 신호가 설정되면, 상기 글로벌 워드라인내에 포함되는 상기 복수개의 워드라인들을 상기 리던던시 글로벌 워드라인내에 포함되는 상기 리던던시 워드라인들로 한꺼번에 대체하는 단계; 및
    제2동작지정 신호가 설정되면, 상기 글로벌 워드라인내의 리페어할 워드라인을 상기 리던던시 글로벌 워드라인내의 리던던시 워드라인으로 워드라인 단위로 대체하는 단계를 구비하는 것을 특징으로 하는 로우 리페어 방법.
  4. 제3항에 있어서, 상기 제1 및 제2동작지정 신호는 복수개의 어드레스 정보와 복수개의 퓨즈 정보를 이용하여 발생되는 것을 특징으로 하는 로우 리페어 방법.
  5. 삭제
  6. 복수개의 워드라인들을 구동하는 제1글로벌 워드라인을 포함하는 제1메모리셀 블록;
    복수개의 워드라인들을 구동하는 제2글로벌 워드라인을 포함하는 제2메모리셀 블록; 및
    복수개의 제1리던던시 워드라인들을 구동하는 제1리던던시 글로벌 워드라인과 복수개의 제2리던던시 워드라인들을 구동하는 제2리던던시 글로벌 워드라인을 포함하는 리던던시 메모리셀 블록을 구비하고,
    상기 제1메모리셀 블록내의 상기 복수개의 워드라인들중 적어도 하나의 워드라인에 불량이 발생한 경우에, 상기 제1메모리셀 블록내의 상기 모든 워드라인들이 한꺼번에 상기 리던던시 메모리셀 블록내의 상기 제1리던던시 워드라인들로 대체되지 않고, 상기 불량 워드라인을 포함하여 상기 제1메모리셀 블록내의 일부의 워드라인들이 부분적으로 상기 제1리던던시 워드라인들중 일부로 대체되고, 상기 제2메모리셀 블록내의 상기 복수개의 워드라인들중 적어도 하나의 워드라인에 불량이 발생한 경우에, 상기 제2메모리셀 블록내의 상기 모든 워드라인들이 한꺼번에 상기 리던던시 메모리셀 블록내의 상기 제2리던던시 워드라인들로 대체되지 않고, 상기 불량 워드라인을 포함하여 상기 제2메모리셀 블록내의 일부의 워드라인들만이 부분적으로 상기 제2리던던시 워드라인들중 일부로 대체되는 것을 특징으로 하는 반도체 메모리장치.
  7. 복수개의 워드라인들을 구동하는 글로벌 워드라인을 포함하는 메모리셀 블록;
    복수개의 리던던시 워드라인들을 구동하는 리던던시 글로벌 워드라인을 포함하는 리던던시 메모리셀 블록; 및
    복수개의 어드레스 정보와 복수개의 퓨즈 정보를 이용하여 제1 및 제2동작지정 신호를 발생하는 퓨즈박스를 구비하고,
    상기 제1동작지정 신호가 활성화되면 상기 글로벌 워드라인내에 포함되는 상기 복수개의 워드라인들이 상기 리던던시 글로벌 워드라인내에 포함되는 상기 리던던시 워드라인들로 한꺼번에 대체되고, 상기 제2동작지정 신호가 활성화되면 상기 글로벌 워드라인내의 리페어할 워드라인이 상기 리던던시 글로벌 워드라인내의 리던던시 워드라인으로 워드라인 단위로 대체되는 것을 특징으로 하는 반도체 메모리장치.
KR10-2003-0050505A 2003-07-23 2003-07-23 로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법및 이를 이용하는 반도체 메모리장치 KR100532453B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0050505A KR100532453B1 (ko) 2003-07-23 2003-07-23 로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법및 이를 이용하는 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0050505A KR100532453B1 (ko) 2003-07-23 2003-07-23 로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법및 이를 이용하는 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR20050011412A KR20050011412A (ko) 2005-01-29
KR100532453B1 true KR100532453B1 (ko) 2005-11-30

Family

ID=37223471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0050505A KR100532453B1 (ko) 2003-07-23 2003-07-23 로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법및 이를 이용하는 반도체 메모리장치

Country Status (1)

Country Link
KR (1) KR100532453B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102364840B1 (ko) 2014-11-05 2022-02-18 삼성전자주식회사 신경세포의 탈수초화와 연관된 질환을 치료하기 위한 약학적 조성물 및 그를 이용하는 방법

Also Published As

Publication number Publication date
KR20050011412A (ko) 2005-01-29

Similar Documents

Publication Publication Date Title
KR950008541B1 (ko) 반도체 기억장치의 용장회로
US20050207244A1 (en) Semiconductor memory and redundancy repair method
KR20010078791A (ko) 여분의 메모리 셀 유닛을 포함하는 집적 반도체 메모리
KR20070057336A (ko) 공통 퓨즈 블락을 갖는 메모리 장치
KR100526882B1 (ko) 멀티 블록 구조를 갖는 반도체 메모리 장치에서의리던던시 회로
US7116591B2 (en) Redundancy circuits and memory devices having a twist bitline scheme and methods of repairing defective cells in the same
KR20040008024A (ko) 리페어 회로
JPH04222998A (ja) 半導体メモリ装置
KR100532453B1 (ko) 로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법및 이를 이용하는 반도체 메모리장치
KR0172382B1 (ko) 메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치
JP2001110196A (ja) 半導体メモリ装置
US20080316844A1 (en) Selection method of bit line redundancy repair and apparatus performing the same
KR100320683B1 (ko) 스탠바이 전류불량 구제기능을 가지는 반도체 메모리 장치
KR100502130B1 (ko) 반도체 기억 장치 및 그 설정 방법
KR0172349B1 (ko) 로우 리던던시 회로를 가지는 반도체 메모리 장치
US6249466B1 (en) Row redundancy scheme
KR100242719B1 (ko) 로우 결함복구회로를 구비한 반도체 메모리 장치
KR20090013620A (ko) 리페어 회로
KR0177787B1 (ko) 로우 리던던시 회로 및 그 제어방법
KR100400771B1 (ko) 워드라인 리던던시 회로
KR20070038672A (ko) 반도체 메모리 장치의 칼럼 리페어 회로
KR20070034652A (ko) 반도체 메모리 장치의 컬럼 리던던시 회로 및 그에 의한컬럼 리페어 방법
KR100206699B1 (ko) 개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치
KR100363089B1 (ko) 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치
KR19990000471A (ko) 반도체 메모리 장치의 칼럼 리던던시 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee