KR100363089B1 - 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치 - Google Patents

리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치 Download PDF

Info

Publication number
KR100363089B1
KR100363089B1 KR1020000028029A KR20000028029A KR100363089B1 KR 100363089 B1 KR100363089 B1 KR 100363089B1 KR 1020000028029 A KR1020000028029 A KR 1020000028029A KR 20000028029 A KR20000028029 A KR 20000028029A KR 100363089 B1 KR100363089 B1 KR 100363089B1
Authority
KR
South Korea
Prior art keywords
column
redundancy
bank
signal
repair
Prior art date
Application number
KR1020000028029A
Other languages
English (en)
Other versions
KR20010029740A (ko
Inventor
이희춘
이승훈
이형동
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to TW089117776A priority Critical patent/TW473734B/zh
Priority to JP2000270534A priority patent/JP3751810B2/ja
Priority to US09/657,318 priority patent/US6426902B1/en
Publication of KR20010029740A publication Critical patent/KR20010029740A/ko
Application granted granted Critical
Publication of KR100363089B1 publication Critical patent/KR100363089B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Abstract

결함이 발생한 노말 메모리 셀의 칼럼을 리던던시 메모리 셀의 칼럼으로 리페어하는 리던던시 회로 및 이를 포함하는 반도체 메모리 장치가 개시된다. 본 발명의 반도체 메모리 장치에 구비되는 리던던시 회로는 다수개의 프로그래머블 디코더들과 칼럼 프리 디코더를 포함한다. 다수개의 프로그래머블 디코더들 중에서 하나라도 리페어 수행 모드에 진입하면, 노말 메모리 셀의 칼럼을 선택하는 칼럼 프리 디코더가 디스에이블된다. 그리고 프로그래머블 디코더들 각각은 하나의 메모리 뱅크 또는 메모리 뱅크 그룹의 노말 메모리 셀의 칼럼을 리던던시 칼럼으로 대체한다. 이와 같이, 뱅크별로 칼럼이 리던던시 칼럼으로 대체됨으로써, 리던던시 효율이 크게 향상된다.

Description

리던던시 효율을 향상시키는 리던던시 회로를 포함하는 반도체 메모리 장치{Semiconductor memory device having redundancy circuit capable of improving redundancy efficiency}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 리던던시 효율을 향상시키는 리던던시 회로를 포함하는 반도체 메모리 장치에 관한 것이다.
디램(DRAM: Dynamic Random Access Memory)은 많은 수의 메모리 셀들로 구성되며, 이 메모리 셀들중에서 하나의 메모리 셀이라도 결함을 가지게 되면 반도체 메모리 장치는 제대로 동작을 수행하지 못하여 불량품으로 처리된다. 더욱이 반도체 메모리 장치의 고집적 및 고속화를 추구하는 최근의 경향에 따라 이러한 결함셀이 발생될 확률은 점점 높아지고 있다. 그리하여 디램의 제조비용을 결정하는 웨이퍼 수율, 즉 하나의 웨이퍼 상에 제조공정된 전체 칩수에 대한 양품(non-defective) 칩수의 비로 나타내는 웨이퍼 수율이 낮아지고 있다. 따라서, 고집적 메모리 장치의 도래와 더불어 웨이퍼 수율을 향상시키기 위해 결함 셀을 정정(correct)하기 위한 방법이 더욱 중요하게 되었다.
결함 셀을 정정하기 위한 하나의 방법으로 결함셀을 여분의 다른 셀로 대체하는 리던던시 회로를 내장하는 기술이 사용되고 있다. 일반적으로 리던던시 회로는 여분의 행과 열로 배열되는 리던던시 메모리 셀 블락을 구동하며 결함셀 대신에 리던던시 메모리 셀을 선택하는 데, 결함셀을 지정하는(addressing) 행 및/또는 열 어드레스 신호가 입력되면 노멀 메모리 셀 블락의 결함셀을 대신에 리던던시 메모리 셀이 선택된다.
노멀 메모리 셀 블락에서 발생된 결함 행 및/또는 열을 리던던시 행 및/또는 열로 대체하는 하나의 방법이 미국 특허 번호 제 5,325,334에 개시되어 있다.
상기 미국 특허에 따르면 결함 열이 포함된 열 어드레스 신호가 퓨즈 박스 어레이로 입력되면 소정의 리던던시 열이 활성화되며, 활성화된 리던던시 열은 결함 열을 대체한다. 퓨즈 박스 어레이에는 다수의 결함 열을 리페어하기 위하여 다수개의 퓨즈 박스가 배열되어 있으며, 각각의 퓨즈 박스는 해당 결함 열 어드레스에 대응하여 선택적으로 절단/태워 끊어버리는 방식으로 프로그램된 다수의 퓨즈를 포함한다. 따라서 결함 열 어드레스 신호가 퓨즈 박스로 입력되면 블락 선택 제어 회로에서 제공되는 출력신호에 응답하여 리던던시 열 드라이버 게이트가 구동되어 소정의 리던던시 열이 선택된다.
그런데, 상기 미국특허에 따른 리던던시 설계(scheme)는 도 1에 도시된 방식으로 이루어진다. 도 1에서, 노멀 메모리 셀 블락은 다수개의 뱅크들(BANK0,BANK1,…,BANK15)로 구성되며, 노멀 메모리 셀 블락 내에서 발생된 결함 셀들은 불량_1, 불량_2, 불량_3 및 불량_4의 유형으로 나타나고, 노멀 메모리 셀 블락의 양쪽에 리던던시 셀 블락이 각각 존재한다고 가정하자, 그리고 각 리던던시 셀 블락은 다수개의 결함셀을 대체하도록 설정될 수도 있으나 하나의 결함 셀을 대체하도록 설정된다고 가정하자.
불량_1의 결함 셀은 불량_1에 해당하는 열 어드레스에 대응하여 프로그램된 제1 퓨즈 박스(FB1)에 의하여 왼쪽 리던던시 셀 블락으로 대체된다. 불량_2,불량_3 및 불량_4의 결함 셀들은 일명 비트성 불량으로 발생된 것으로 이 비트에 해당하는 열 어드레스에 대응하여 프로그램된 제2 퓨즈 박스(FB2)에 의하여 오른쪽 리던던시 셀 블락으로 대체된다. 그리하여 노멀 메모리 셀 블락 내 각각의 결함 셀이 연결되는 열 전체가 리던던시 열로 대체된다. 즉, 해당 결함 셀을 선택하는 칼럼 선택 경로가 차단되어 노멀 메모리 셀 블락 내 결함 셀의 열에 연결되는 정상 셀들도 리던던시 열에 연결되는 리던던시 셀들로 대체된다.
그런데, 불량_1의 결함 셀의 열을 대체한 리던던시 열에 연결되는 리던던시 셀에 불량이 발생하는 경우 예컨대, 비록 불량_1의 결함 셀은 리던던시 셀로 대체되지만 정상 셀이 대체된 리던던시 셀이 불량인 경우가 발생할 수도 있다. 이 경우, 결함 리던던시 열의 대체가 불가능하기 때문에 메모리 장치는 최종 불량처리된다. 그리하여, 결함 열을 대체하고자 하던 리던던시 열의 불량으로 인해 의도된 리던던시 효과를 얻지 못하게 되어 리던던시 효율이 떨어지는 문제점이 발생한다.
한편, 리던던시 효율을 향상시키기 위하여 리던던시 셀들을 많이 구비할 수도 있다. 그러나, 무작정 많은 리던던시 셀들을 구비하게 되면 증대되는 리던던시 효율에 반하여 이들이 차지하는 용적으로 인하여 칩 면적이 커지는 문제점이 발생한다.
따라서, 리던던시 효율을 향상시킬 수 있는 리던던시 회로가 요구된다.
본 발명의 목적은 향상된 리던던시 효율을 갖는 리던던시 회로를 포함하는 메모리 장치를 제공하는 것이다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 리던던시 설계(scheme) 방식을 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 리던던시 회로를 포함하는 메모리 장치를 나타내는 블락도이다.
도 3은 도 2의 프로그래머블 디코더를 구체적으로 나타내는 회로도이다.
도 4는 뱅크별로 결함이 발생하는 노말 메모리 셀의 리페어 수행을 나타내는 도면이다.
도 5는 하나의 메모리 뱅크 그룹을 구성하는 다수개의 메모리 뱅크들의 노말 메모리 셀의 리페어 수행을 나타내는 도면이다.
도 6은 본 발명의 다른 실시예에 따른 리던던시 회로를 포함하는 메모리 장치를 나타내는 도면이다.
도 7은 도 6의 선택로직부를 구체적으로 나타내는 회로도이다.
도 8은 도 6의 리던던시 회로로 구현되는 리던던시 방식을 나타내는 도면이다.
상기 목적을 달성하기 위하여 본 발명의 일 실시예에 의하면 반도체 메모리 장치는 행들과 열들로 배열되는 복수개의 노말 메모리 셀을 포함하고, 결함이 발생하는 상기 노말 메모리 셀의 칼럼을 리페어할 수 있는 리던던시 칼럼에 배열되는 리던던시 셀들을 포함하는 다수개의 메모리 뱅크들을 포함하며, 2개 이상의 상기 메모리 뱅크의 칼럼은 동일한 칼럼 선택 신호에 의하여 선택된다. 그리고, 반도체 메모리 장치는 상기 결함이 발생하는 상기 노말 메모리 셀의 칼럼을 상기 리던던시 칼럼으로 대체하는 것을 제어하는 리던던시 회로를 구비하는 데, 상기 리던던시 회로는 절단 가능한 다수개의 칼럼 퓨즈들 및 뱅크 퓨즈들을 포함한다. 상기 리던던시 회로는 상기 결함이 발생하는 상기 노말 메모리 셀의 칼럼 및 뱅크에 대응하여 선택적으로 절단되는 상기 칼럼 퓨즈들 및 상기 뱅크 퓨즈들의 조합에 의하여 리페어되는 상기 메모리 뱅크 및 칼럼이 프로그램되며, 소정의 칼럼 어드레스 신호군과 소정의 뱅크 신호군에 응답하여 활성하는 출력 신호를 발생하는 다수개의 프로그래머블 디코더들을 포함한다. 리던던시 회로는 또한 상기 다수개의 프로그래머블 디코더들의 출력 신호를 논리합하여, 상기 리던던시 칼럼을 인에이블하는 리던던시 선택 신호를 발생하는 논리 회로를 구비한다. 상기 리던던시 회로는 다른 메모리 뱅크에 속하는 둘 이상의 상기 결함이 발생하는 상기 노말 메모리 셀의 칼럼을 하나의 상기 리던던시 칼럼으로 리페어하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 의하면, 상기 리던던시 회로 내 논리 회로 대신에 선택 로직부를 구비하는 데, 상기 선택 로직부는 소정의 제어 신호에 응답하여 상기 다수개의 프로그래머블 디코더들의 출력 신호 각각에 대응되는 상기 리던던시 칼럼을 인에이블하는 리던던시 선택 신호를 발생한다. 특히, 상기 선택 로직부는 상기 리던던시 회로가 위치하는 영역의 상기 리던던시 칼럼을 인에이블하는 리던던시 선택 신호를 발생할 건지 아니면 다른 영역의 상기 리던던시 칼럼을 인에이블하는 리던던시 선택 신호를 발생할 건지를 결정한다.
이와 같은 본 발명의 리던던시 회로에 의하면, 서로 다른 뱅크 내 서로 다른 칼럼 어드레스에서 발생된 결함 셀들을, 그리고 서로 다른 뱅크 그룹 내 서로 다른 칼럼 어드레스에서 발생된 결함 셀들을 하나의 리던던시 칼럼으로 대체할 수 있으며, 서로 다른 영역에 속하는 리던던시 회로를 이용하여 결함 셀을 대체 할 수 있기 때문에, 리던던시 효율이 향상된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 2는 본 발명의 일 실시예에 따른 리던던시 회로를 포함하는 메모리 장치의 개략적인 블락도이다. 이를 참조하면, 메모리 장치(300)는 칼럼 어드레스 디코더(31), 뱅크 신호 발생부(32), 칼럼 프리 디코더(33), 다수개의 프로그래머블 디코더들(35_i, i=1~n) 및 논리 회로(37)를 구비한다. 여기에서 프로그래머블 디코더들(35_i,i=1~n) 및 논리회로(37)가 리던던시 회로(30)에 해당된다.
메모리 장치(300)가 통상적으로 동작하는 노말(normal) 모드에서는, 외부에서 입력되는 칼럼 어드레스(CA)는 칼럼 어드레스 디코더(31)와 칼럼 프리 디코더(33)를 통하여 노말 메모리 셀의 칼럼을 선택하는 노말 선택 신호(NOR_CSL)을 인에이블시킨다. 칼럼 어드레스 디코더(31)는 외부 칼럼 어드레스군(CA)를 디코딩하여 칼럼 어드레스 신호군(DCA)을 제공하고, 뱅크 신호 발생부(32)는 외부 로우 어드레스군(RA)를 디코딩하여, 뱅크 신호군(BDCA)을 제공한다.
프로그래머블 디코더들(35_i, i=1~n) 각각은 절단 가능한 다수개의 칼럼 퓨즈들(43_F1, 43_F2, 43_F3, 도 3 참조)과 뱅크 퓨즈들(45_F1, 45_F2, 도 3 참조)을 포함한다. 절단되는 칼럼 퓨즈들(43_F1, 43_F2, 43_F3) 및 뱅크 퓨즈들(45_F1, 45_F2)의 조합은 대체하고자 하는 메모리 뱅크 및 칼럼을 나타낸다. 그리고, 프로그래머블 디코더들(35_i, i=1~n) 각각은 소정의 칼럼 어드레스 신호군(DCA)과 뱅크 신호군(BDCA)에 응답하여, 출력 신호(REDi, i=1~n)를 활성한다.
논리 회로(37)는 프로그래머블 디코더들(35_i, i=1~n)의 출력 신호들(REDi, i=1~n)을 논리합(ORing)하여 리던던시 선택 신호(RED_CSL)를 발생한다. 따라서, 프로그래머블 디코더들(35_i, i=1~n)의 출력 신호들(REDi, i=1~n) 중에서 어느 하나가 로직 하이레벨로 활성하면, 리던던시 선택 신호(RED_CSL)도 로직 하이레벨로 활성한다. 여기서, 리던던시 선택 신호(RED_CSL)는 결함이 발생된 노말 메모리 셀(미도시)의 칼럼을 대체할 수 있는 리던던시 칼럼을 인에이블하는 신호이다.
칼럼 프리 디코더(33)는 칼럼 어드레스 신호군(DCA)에 응답하여 노말 칼럼 선택 신호(NOR_CSL)를 활성한다. 여기서, 노말 칼럼 선택 신호(NOR_CSL)는 노말 메모리 셀의 칼럼을 선택하는 신호이다. 칼럼 프리 디코더(33)의 디스에이블은 리던던시 선택 신호(RED_CSL)에 의하여 제어된다. 즉, 리던던시 선택 신호(RED_CSL)가 로직 하이레벨로 활성하면 칼럼 프리 디코더(33)는 디스에이블된다. 버퍼(36)는 칼럼 프리 디코더(33)의 출력 신호를 버퍼링하여 노말 칼럼 선택 신호(NOR_CSL)를 발생한다.
도 3은 도 2의 프로그래머블 디코더(35_i, i=1~n)를 구체적으로 나타내는 회로도이다. 도 3을 참조하면, 프로그래머블 디코더(35_i)는 리페어 결정부(41), 리페어 칼럼 선택부(43) 및 리페어 뱅크 선택부(45)를 구비한다.
리페어 결정부(41)는 리페어 칼럼 선택부(43)와 리페어 뱅크 선택부(45)의 인에이블 여부를 제어하는 제1 및 제2 리페어 결정 신호(CFUSEU, CFUSED)를 발생한다. 즉, 리페어 인에이블 퓨즈(ENF)가 절단되고 리페어 마스터 신호(MAST)가 로직 하이레벨로 되면, 제1 리페어 결정 신호(CFUSEU)는 로직 하이레벨로 되고 제2 리페어 결정 신호(CFUSED)는 로직 로우레벨로 된다. 그러므로, 리페어 인에이블 퓨즈(ENF)가 절단된 프로그래머블 디코더(35_i)는 인에이블되어, 결함이 발생된 노말 메모리 셀(미도시)의 칼럼을 디스에이블하고 리던던시 셀을 포함하는 리던던시 칼럼을 인에이블시킬 수 있다. 즉, 결함이 발생된 노말 메모리 셀의 칼럼을 대신하여, 리던던시 칼럼이 선택될 수 있다.
그러나, 리페어 디스에이블 퓨즈(DIF)가 절단되면, 제1 리페어 결정 신호(CFUSEU)는 로직 로우레벨로 되고 제2 리페어 결정 신호(CFUSED)는 로직 하이레벨로 된다. 따라서, 리페어 디스에이블 퓨즈(DIF)가 절단된 프로그래머블 디코더(35_i)는 결함이 발생된 노말 메모리 셀(미도시)의 리페어 작업을 수행하지 않는다.
리페어 칼럼 선택부(43)에서는 선택적으로 절단되는 칼럼 퓨즈들(43_F1, 43_F2, 43_F3)의 조합에 의해 대체하고자 하는 노말 메모리 셀의 칼럼으로 프로그램된다. 즉, 리페어 인에이블 퓨즈(ENF)가 절단되어 제1 리페어 결정 신호(CFUSEU)가 로직 하이레벨로 되면, 일련의 엔모스 트랜지스터들(43_N1, 43_N2, 43_N3)은 인에이블된다. 따라서, 칼럼 어드레스 경로가 형성된다. 이때, 칼럼 퓨즈들(43_F1, 43_F2, 43_F3) 중에서, 리페어하고자 하는 칼럼 어드레스를 제외한 나머지 칼럼 어드레스에 연결되는 칼럼 퓨즈들이 절단되면, 리페어되는 칼럼으로 프로그램된다.
리페어 뱅크 선택부(45)는 선택적으로 절단되는 뱅크 퓨즈들(45_F1, 45_F2)의 조합에 의하여 리페어하고자 하는 메모리 뱅크로 프로그램된다. 본 발명의 리던던시 회로에 의하면, 노말 메모리 셀의 칼럼이 리던던시 칼럼으로 대체되는 리페어 동작은 각 메모리 뱅크별로 독립하여 수행된다.
도 4는 뱅크별로 결함이 발생한 노말 메모리 셀의 리페어 수행을 나타내는 도면으로서, 뱅크 0의 노말 메모리 셀에 결함이 발생한 경우를 나타낸다. 도 3과 도 4를 참조하면, 뱅크 0에 해당하는 뱅크 신호군(BDCA)과 연결되는 뱅크 퓨즈들을 제외한 나머지 뱅크 퓨즈들이 절단된다. 이때, 절단되지 않은 칼럼 퓨즈로 칼럼 어드레스가 입력되면, 노말 메모리 셀의 칼럼은 디스에이블되고, 리던던시 칼럼이 인에이블된다. 그리하여, 뱅크 0의 칼럼만이 리던던시 칼럼으로 대체된다(①).
뱅크 1에서도 결함이 있는 노말 메모리 셀이 발생하는 경우에는, 뱅크 0의 결함 칼럼을 리페어하기 위하여 사용된 프로그래머블 디코더(35_1)가 아닌 다른 프로그래머블 디코더(35_2)가 사용된다. 뱅크 1의 결함이 발생한 노말 메모리 셀의 칼럼을 리페어하기 위한 프로그램밍 방법은 뱅크 0의 칼럼 리페어를 위한 프로그래밍 방법과 동일한 방법으로 실현될 수 있다(②). 따라서, 뱅크 0과 뱅크 1에서 발생된 서로 다른 결함 칼럼이 하나의 리던던시 칼럼으로 대체될 수 있다.
본 발명의 리던던시 회로에 의하면, 하나의 프로그래머블 디코더에 의하여 칼럼 리페어가 수행되도록 프로그램되는 메모리 뱅크의 수는 복수개가 될 수도 있다. 도 5는 하나의 메모리 뱅크 그룹을 구성하는 다수개의 메모리 뱅크들의 노말 메모리 셀의 리페어 수행을 나타내는 도면으로서, 뱅크 0 내지 뱅크 3의 동일한 칼럼에 해당하는 노말 메모리 셀에 결함이 발생되는 경우를 나타낸다. 도 3과 도 5를 참조하면, 프로그래머블 디코더(35_3) 내 뱅크 0에서 뱅크 3까지에 해당하는 뱅크 퓨즈들을 제외한 나머지 뱅크 퓨즈들을 절단한다. 그러면, 뱅크 0 내지 뱅크 3에서 결함이 발생된 노말 메모리 셀들은 리던던시 칼럼에 연결된 리던던시 셀들로 대체된다(③). 도 4의 경우와 마찬가지로 도 5의 경우에도 다른 프로그래머블 디코더(35_4)를 사용하여 뱅크 8 내지 뱅크 11을 하나의 리던던시 칼럼으로 리페어할 수 있다(④). 즉, 서로 다른 칼럼 어드레스를 가지는 메모리 뱅크 그룹의 칼럼이 하나의 리던던시 칼럼으로 대체될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 리던던시 회로를 포함하는 메모리 장치를 나타내는 개략적인 블락도이다. 도 6의 리던던시 회로(50)는 도 2의 리던던시 회로(30)와 비교하여 도 2의 논리 회로(37) 대신에 선택 로직부(51), OR 로직부들(52,53) 및 버퍼들(54,55)을 사용한다는 점에서 차이가 있다.
선택 로직부(51)는 제어 신호(cntl)에 응답하여 프로그래머블 디코더(35_n)의 출력(REDn)을 제1 OR 로직부(52)로 전송할 것인지 아니면 제2 OR 로직부(53)로 전송할 것인지를 결정한다. 도 6에서는 프로그래머블 디코더(35_2)가선택로직부(510에 연결된 경우가 도시되어 있다. 도 7은 선택 로직부(51)의 구체적인 회로도를 나타낸다. 이를 참조하면, 로직 로우레벨의 제어 신호(cntl)에 응답하여 제1 전송게이트(TG1)가 턴온되어 프로그래머블 디코더의 출력(RED2)을 제1 OR 로직부(52)와 연결되는 노드 N1으로 전송한다. 그리고 로직 하이레벨의 제어 신호(cntl)에 응답해서는 제2 전송게이트(TG2)가 턴온되어 프로그래머블 디코더의 출력(RED2)을 제2 OR 로직부(53)와 연결되는 노드 N1으로 전송한다.
다시, 도 6을 참조하면, 제1 OR 로직부(52)는 제1 프로그래머블 디코더(35_1)의 출력(RED1)과 제2 프로그래머블 디코더(35_2)의 출력(RED2)에 대응하여 하나의 리던던시 칼럼(RED_CSL1)을 활성화시킨다. 여기에서 제1 프로그래머블 디코더(35_1) 내의 퓨즈 프로그래밍과 제2 프로그래머블 디코더(35_2) 내 퓨즈 프로그래밍은 서로 다르다. 그러므로, 도 4와 도 5에서 설명한 바와 같이, 하나의 리던던시 칼럼(RED_CSL1)은 서로 다른 뱅크들에 발생된 서로 다른 결함 칼럼들을 대체하게 된다.
도 8은 도 6의 리던던시 회로(50)로 구현되는 리던던시 설계(scheme) 방식을 나타내는 도면이다. 도 8에서, 제1 및 제2 프로그래머블 디코더(35_1, 35-2)는 노말 메모리 셀 블락의 왼쪽에 위치하는 리던던시 셀 블락 아래쪽에 위치하고, 제3 및 제4 프로그래머블 디코더(35_3, 35-4)는 오른쪽 리던던시 셀 블락 아래쪽에 위치한다고 설정하자.
일반적으로, 해당 위치의 프로그래머블 디코더들은 노말 메모리 셀 블락에서 발생된 결함 셀들을 이에 대응되는 위치의 리던던시 셀 블락으로 대체하게 된다.즉, 불량_1의 결함 셀과 불량_2의 결함 셀이 연결된 노말 메모리 셀의 칼럼들 각각은 제1 및 제2 프로그래머블 디코더(35_1, 35_2)를 사용하여 제1 리던던시 칼럼(RED_CSL1)으로 대체되고, 불량_3 내지 불량_5와 같이 비트성 불량으로 발생된 결함 셀들이 연결된 노말 메모리 셀의 칼럼은 제4 프로그래머블 디코더(35_4)를 사용하여 제2 리던던시 칼럼(RED_CSL2)으로 대체된다.
여기에서 오른쪽 리던던시 셀 블락 내 리던던시 셀들이 결함 셀들을 대체하기 위하여 모두 사용되었다고 가정하자. 그러면, 불량_6의 결함 셀은 제3 프로그래머블 디코더(35_3)를 사용하여 제1 리던던시 칼럼(RED_CSL1)으로 대체된다. 이 때 제1 선택 로직부(51_1)의 제어 신호(cntl_1)는 로직 로우레벨이며 제2 프로그래머블 디코더(35_2) 출력(RED2)은 제2 OR 로직부(53)로 전달되지 않는다. 이는 오른쪽 리던던시 셀들이 결함 셀들을 대체하기 위해 모두 사용되었기 때문에, 더 이상 교체될 여분의 리던던시 셀이 없기 때문이다. 그리고 제2 선택 로직부(51_2)의 제어 신호(cntl_2)는 로직 하이레벨이며 제3 프로그래머블 디코더(35_3) 출력(RED3)이 제1 OR 로직부(52)로 전달된다. 그리하여 제1 OR 로직부(52)는 제1 내지 제3 프로그래머블 디코더들(35_1, 35_2, 35_3)의 출력(RED1, RED2, RED3)에 응답하여 하나의 리던던시 칼럼(RED_CSL1)을 활성화시킨다.
따라서, 본 실시예의 리던던시 회로를 구비하는 메모리 장치는 서로 다른 영역에 속하는 리던던시 회로를 이용하여 결함 셀을 대체 할 수 있기 때문에, 리던던시 효율을 향상시킬 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 리던던시 회로에 의하면, 서로 다른 뱅크 내 서로 다른 칼럼 어드레스에서 발생된 결함 셀들을, 하나의 리던던시 칼럼으로 대체할 수 있다. 또한, 서로 다른 영역에 속하는 리던던시 회로를 이용하여 결함 셀을 대체 할 수 있다. 그러므로 리던던시 효율이 향상된다.

Claims (15)

  1. 행들과 열들로 배열되는 복수개의 노말 메모리 셀을 포함하고, 결함이 발생하는 상기 노말 메모리 셀의 칼럼을 리페어할 수 있는 리던던시 칼럼에 배열되는 리던던시 셀들을 포함하는 다수개의 메모리 뱅크들을 가지는 반도체 메모리 장치에 있어서,
    2개의 이상의 상기 메모리 뱅크의 칼럼은 동일한 칼럼 선택 신호에 의하여 선택되고,
    상기 결함이 발생하는 상기 노말 메모리 셀의 칼럼을 상기 리던던시 칼럼으로 대체하는 것을 제어하는 리던던시 회로를 구비하며,
    상기 리던던시 회로는
    상기 결함이 발생하는 상기 노말 메모리 셀의 칼럼 및 뱅크에 대응하여 선택적으로 절단되는 다수개의 칼럼 퓨즈들 및 뱅크 퓨즈들을 포함하며, 소정의 칼럼 어드레스 신호군과 소정의 뱅크 신호군에 응답하여 활성하는 출력 신호를 발생하는 다수개의 프로그래머블 디코더들; 및
    상기 다수개의 프로그래머블 디코더들의 출력 신호를 논리합하여, 상기 리던던시 칼럼을 인에이블하는 리던던시 선택 신호를 발생하는 논리 회로를 구비하며,
    다른 메모리 뱅크에 속하는 둘 이상의 상기 결함이 발생하는 상기 노말 메모리 셀의 칼럼을 하나의 상기 리던던시 칼럼으로 리페어하는것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 프로그래머블 디코더 각각은
    상기 절단되는 상기 칼럼 퓨즈들의 조합에 의하여 리페어되는 상기 노말 메모리 셀의 칼럼이 프로그램되는 리페어 칼럼 선택부;
    상기 절단되는 상기 뱅크 퓨즈들의 조합에 의하여 리페어되는 상기 메모리 뱅크가 프로그램되는 리페어 뱅크 선택부; 및
    상기 리페어 칼럼 선택부의 출력 신호 및 상기 리페어 뱅크 선택부의 출력 신호를 논리 연산하여, 상기 프로그래머블 디코더의 출력 신호를 발생하는 논리부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 프로그래머블 디코더 각각은
    상기 리페어 칼럼 선택부 및 상기 리페어 뱅크 선택부의 인에이블 여부를 제어하는 리페어 결정부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 반도체 메모리 장치는
    상기 리던던시 선택 신호에 의하여 인에이블이 제어되며, 상기 칼럼 어드레스 신호군에 응답하여 상기 칼럼 선택 신호를 활성하는 칼럼 프리 디코더를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 반도체 메모리 장치는
    외부 칼럼 어드레스군을 디코딩하여 상기 칼럼 어드레스 신호군을 발생하는 칼럼 어드레스 디코더; 및
    외부 로우 어드레스군을 디코딩하여 상기 뱅크 신호군을 발생하는 뱅크 신호 발생부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 행들과 열들로 배열되는 복수개의 노말 메모리 셀을 포함하고, 결함이 발생하는 상기 노말 메모리 셀의 칼럼을 리페어할 수 있는 리던던시 칼럼에 배열되는 리던던시 셀들을 포함하는 다수개의 메모리 뱅크들을 가지는 반도체 메모리 장치에 있어서,
    상기 결함이 발생하는 상기 노말 메모리 셀의 칼럼을 상기 리던던시 칼럼으로 대체하는 것을 제어하는 리던던시 회로를 구비하며,
    상기 리던던시 회로는
    서로 다른 상기 메모리 뱅크에서 발생된 상기 결함이 발생한 노말 메모리 셀의 칼럼들을 상기 리던던시 칼럼 하나로 대체하며,
    상기 결함이 발생한 상기 노말 메모리 셀의 칼럼의 리페어는 상기 결함이 발생한 노말 메모리 셀이 속하는 각각의 상기 메모리 뱅크 별로 독립하여 제어되는 것을 특징으로 하는 반도체 메모리 장치.
  7. 삭제
  8. 행들과 열들로 배열되는 복수개의 노말 메모리 셀을 포함하고, 결함이 발생하는 상기 노말 메모리 셀의 칼럼을 리페어할 수 있는 리던던시 칼럼에 배열되는 리던던시 셀들을 포함하는 다수개의 메모리 뱅크들을 가지는 반도체 메모리 장치에 있어서,
    상기 결함이 발생하는 상기 노말 메모리 셀의 칼럼을 상기 리던던시 칼럼으로 대체하는 것을 제어하는 리던던시 회로를 구비하며,
    상기 리던던시 회로는
    서로 다른 메모리 뱅크 그룹에서 발생된 상기 결함이 발생한 노말 메모리 셀의 칼럼들을 상기 리던던시 칼럼 하나로 대체하며,
    상기 메모리 뱅크 그룹은 둘 이상의 상기 메모리 뱅크로 구성되고,
    상기 결함이 발생하는 상기 노말 메모리 셀의 칼럼의 리페어는 상기 결함이 발생한 노말 메모리 셀이 속하는 상기 메모리 뱅크 그룹 별로 독립하여 제어되는 것을 특징으로 하는 반도체 메모리 장치.
  9. 삭제
  10. 행들과 열들로 배열되는 복수개의 노말 메모리 셀을 포함하고, 결함이 발생하는 상기 노말 메모리 셀의 칼럼을 리페어할 수 있는 리던던시 칼럼에 배열되는 리던던시 셀들을 포함하는 다수개의 메모리 뱅크들을 가지는 반도체 메모리 장치에 있어서,
    2개의 이상의 상기 메모리 뱅크의 칼럼은 동일한 칼럼 선택 신호에 의하여 선택되고,
    상기 결함이 발생하는 상기 노말 메모리 셀의 칼럼을 상기 리던던시 칼럼으로 대체하는 것을 제어하는 리던던시 회로를 구비하며,
    상기 리던던시 회로는
    상기 결함이 발생하는 상기 노말 메모리 셀의 칼럼 및 뱅크에 대응하여 선택적으로 절단되는 다수개의 칼럼 퓨즈들 및 뱅크 퓨즈들을 포함하며, 소정의 칼럼 어드레스 신호군과 소정의 뱅크 신호군에 응답하여 해당 리던던시 칼럼을 인에이블하는 리던던시 선택 신호를 발생하는 다수개의 프로그래머블 디코더들; 및
    소정의 제어 신호에 응답하여 상기 프로그래머블 디코더들 중 어느 하나의 출력 신호를 수신하여 상기 리던던시 회로가 위치하는 영역의 상기 리던던시 칼럼을 인에이블하는 상기 리던던시 선택 신호 및 다른 영역의 상기 리던던시 칼럼을 인에이블하는 상기 리던던시 선택 신호를 선택적으로 발생하는 선택 로직부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 10항에 있어서, 상기 리던던시 회로는
    상기 다수개의 프로그래머블 디코더들의 출력 신호와 상기 선택 로직부의 출력 신호를 논리합하여, 상기 리던던시 선택 신호를 발생하는 논리합 회로를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제10 항에 있어서, 상기 프로그래머블 디코더 각각은
    상기 절단되는 상기 칼럼 퓨즈들의 조합에 의하여 리페어되는 상기 노말 메모리 셀의 칼럼이 프로그램되는 리페어 칼럼 선택부;
    상기 절단되는 상기 뱅크 퓨즈들의 조합에 의하여 리페어되는 상기 메모리 뱅크가 프로그램되는 리페어 뱅크 선택부; 및
    상기 리페어 칼럼 선택부의 출력 신호 및 상기 리페어 뱅크 선택부의 출력 신호를 논리 연산하여, 상기 프로그래머블 디코더의 출력 신호를 발생하는 논리부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제12 항에 있어서, 상기 프로그래머블 디코더 각각은
    상기 리페어 칼럼 선택부 및 상기 리페어 뱅크 선택부의 인에이블 여부를 제어하는 리페어 결정부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제10 항에 있어서, 상기 반도체 메모리 장치는
    상기 리던던시 선택 신호에 의하여 인에이블이 제어되며, 상기 칼럼 어드레스 신호군에 응답하여 상기 칼럼 선택 신호를 활성하는 칼럼 프리 디코더를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제10 항에 있어서, 상기 반도체 메모리 장치는
    외부 칼럼 어드레스군을 디코딩하여 상기 칼럼 어드레스 신호군을 발생하는 칼럼 어드레스 디코더; 및
    외부 로우 어드레스군을 디코딩하여 상기 뱅크 신호군을 발생하는 뱅크 신호 발생부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020000028029A 1999-09-07 2000-05-24 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치 KR100363089B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW089117776A TW473734B (en) 1999-09-07 2000-08-31 Semiconductor memory device having redundancy circuit capable of improving redundancy efficiency
JP2000270534A JP3751810B2 (ja) 1999-09-07 2000-09-06 半導体メモリ装置
US09/657,318 US6426902B1 (en) 1999-09-07 2000-09-07 Semiconductor memory device having redundancy circuit capable of improving redundancy efficiency

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990037907 1999-09-07
KR19990037907 1999-09-07

Publications (2)

Publication Number Publication Date
KR20010029740A KR20010029740A (ko) 2001-04-16
KR100363089B1 true KR100363089B1 (ko) 2002-11-30

Family

ID=19610410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000028029A KR100363089B1 (ko) 1999-09-07 2000-05-24 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100363089B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724567B1 (ko) * 2005-08-05 2007-06-04 삼성전자주식회사 반도체 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325334A (en) * 1992-05-06 1994-06-28 Samsung Electronics Co., Ltd. Column redundancy circuit for a semiconductor memory device
JPH11144491A (ja) * 1997-09-04 1999-05-28 Siemens Ag リペア可能な半導体メモリアレーおよびリペア可能な半導体メモリアレーの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325334A (en) * 1992-05-06 1994-06-28 Samsung Electronics Co., Ltd. Column redundancy circuit for a semiconductor memory device
JPH11144491A (ja) * 1997-09-04 1999-05-28 Siemens Ag リペア可能な半導体メモリアレーおよびリペア可能な半導体メモリアレーの製造方法

Also Published As

Publication number Publication date
KR20010029740A (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
EP0579366B1 (en) Redundancy circuits for semiconductor memory devices
KR960002777B1 (ko) 반도체 메모리 장치의 로우 리던던시 장치
JP3386547B2 (ja) リダンダンシ回路装置
US5461587A (en) Row redundancy circuit and method for a semiconductor memory device with a double row decoder
JP3597501B2 (ja) 半導体集積回路
US5742547A (en) Circuits for block redundancy repair of integrated circuit memory devices
CA2188101C (en) Semiconductor memory device having small chip size and redundancy access time
JP4433130B2 (ja) 冗長回路を備えた半導体メモリ装置
JP3751810B2 (ja) 半導体メモリ装置
KR100307567B1 (ko) 용장회로를구비한반도체기억장치
US6038179A (en) Multiple repair size redundancy
KR100468315B1 (ko) 리페어 회로
KR0172382B1 (ko) 메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치
JP2004062999A (ja) 半導体記憶装置
KR100363089B1 (ko) 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치
US6535436B2 (en) Redundant circuit and method for replacing defective memory cells in a memory device
US6618301B2 (en) Modular memory structure having adaptable redundancy circuitry
GB2258066A (en) Semiconductor memory redunduncy
KR20020019171A (ko) 반도체 메모리 장치의 컬럼 리던던시 회로
KR100400771B1 (ko) 워드라인 리던던시 회로
KR20080101149A (ko) 반도체 메모리 소자
KR970010649B1 (ko) 반도체 메모리 장치의 컬럼 리던던시 회로
KR0172348B1 (ko) 로우 리던던시 회로를 가지는 반도체 메모리 장치
KR100301812B1 (ko) Y-리던던시컨트롤장치
KR100572758B1 (ko) 로우 리던던시 리페어 효율을 증가시키는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee