KR20070057336A - 공통 퓨즈 블락을 갖는 메모리 장치 - Google Patents

공통 퓨즈 블락을 갖는 메모리 장치 Download PDF

Info

Publication number
KR20070057336A
KR20070057336A KR1020050116643A KR20050116643A KR20070057336A KR 20070057336 A KR20070057336 A KR 20070057336A KR 1020050116643 A KR1020050116643 A KR 1020050116643A KR 20050116643 A KR20050116643 A KR 20050116643A KR 20070057336 A KR20070057336 A KR 20070057336A
Authority
KR
South Korea
Prior art keywords
column
block
signal
memory
redundancy
Prior art date
Application number
KR1020050116643A
Other languages
English (en)
Inventor
황수만
김형동
장영민
김중식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050116643A priority Critical patent/KR20070057336A/ko
Publication of KR20070057336A publication Critical patent/KR20070057336A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 공통 퓨즈 블락을 갖는 메모리 장치에 대하여 개시된다. 메모리 장치는 행들 및 열들로 복수개의 메모리 셀들이 배열되는 뱅크와, 공통 퓨즈 블락을 포함한다. 공통 퓨즈 블락은 다수개의 퓨즈들을 포함하고, 뱅크의 로우 어드레스 신호들과 칼럼 어드레스 신호들이 교차하는 버싱 통로에 배치된다. 메모리 장치는 공통 퓨즈 블락에 인접하게 배치되어 뱅크 내 불량셀을 대체하는 스페어 메모리 셀들이 배열되는 리던던시 메모리 블락을 포함한다.
공통 퓨즈 블락, 분산 배치 퓨즈 블락, 칩 면적, 퓨즈 억세스 시간, 리던던시 메모리 블락

Description

공통 퓨즈 블락을 갖는 메모리 장치{Memory device having common fuse block}
도 1은 종래의 메모리 장치를 설명하는 블락 다이어그램이다.
도 2는 도 1의 로우 퓨즈 블락을 설명하는 블락 다이어그램이다.
도 3은 도 1의 칼럼 퓨즈 블락을 설명하는 블락 다이어그램이다.
도 4는 본 발명의 일실시예에 따른 메모리 장치를 설명하는 블락 다이어그램이다.
도 5는 도 4의 공통 퓨즈 블락을 설명하는 블락 다이어그램이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 공통 퓨즈 블락을 갖는 메모리 장치에 관한 것이다.
도 1은 종래의 메모리 장치를 설명하는 블락 다이어그램이다. 이를 참조하면, 메모리 장치(100)는 다수개의 뱅크들(110, 120, 130, 140)과 주변 회로 블락(150)을 포함한다. 뱅크들(110, 120, 130, 140) 각각은 퓨즈 블락들을 통하여 로우 디코더와 칼럼 디코더와 연결된다.
대표적으로, 뱅크 A(110)의 경우를 보면, 로우 디코더(112)에서 발생되는 로우 디코딩 신호들은 로우 퓨즈 블락들(116.1 - 116.6)을 통하여 뱅크 A(110) 내 워드라인들과 연결된다. 칼럼 디코더(114)에서 발생되는 칼럼 디코딩 신호들은 칼럼 퓨즈 블락들(118.1 - 118.6)을 통하여 뱅크 A(110) 내 비트라인들과 연결된다.
로우 퓨즈 블락들(116.1 - 116.6)은 그 내부에 퓨즈들을 내장하고, 뱅크 A(110) 내 불량 셀의 워드라인과 로우 디코딩 신호의 연결을 차단하기 위하여 퓨즈들을 커팅(cutting)한다. 로우 퓨즈 블락(116.1)은, 도 2에 도시된 바와 같이, 로우 어드레스 신호들(RA<0:n>)과 로우 제어 신호들(ROW_CTRL)에 응답하여 내부 퓨즈들을 선택적으로 커팅하여, 로우 리던던시 신호(PRENI)를 발생한다. 로우 리던던시 신호(PRENI)는 뱅크 A(110) 내 워드라인성 불량 셀을 로우 리던던시 메모리 블락(117) 내 스페어 메모리 셀들로의 대체를 지시한다.
칼럼 퓨즈 블락들(118.1 - 118.6)은 그 내부에 퓨즈들을 내장하고, 뱅크 A(110) 내 불량 셀의 비트라인과 칼럼 디코딩 신호의 연결을 차단하기 위하여 퓨즈들을 커팅(cutting)한다. 칼럼 퓨즈 블락(118.1)은 도 3에 도시된 바와 같이, 칼럼 어드레스 신호들(CA<0:n>)과 칼럼 제어 신호들(COL_CTRL)에 응답하여 내부 퓨즈들을 선택적으로 커팅하여 칼럼 리던던시 신호(CRENI)를 발생한다. 칼럼 리던던시 신호(CRENI)는 뱅크 A(110) 내 비트라인성 불량 셀을 칼럼 리던던시 메모리 블락(119) 내 스페어 메모리 셀들로의 대체를 지시한다.
이러한 메모리 장치(100)는 로우 퓨즈 블락들(116.1 - 116.6)과 칼럼 퓨즈 블락들(118.1 - 118.6)을 따로따로 구비하기 때문에, 메모리 칩 면적을 크게 차지 한다. 이에 따라, 웨이퍼의 넷 다이(Net Die) 손실이 발생되는 문제점이 있다.
그리고, 메모리 장치(100)는 로우 디코더(112)와 칼럼 디코더(114)에 분산 배치되는 퓨즈 블락들(116.1 - 116.6, 118.1 - 118.6)에는 신호 버스 라인들이 배치되지 못하기 때문에, 신호 버스 라인들의 배치가 제한되는 문제점이 있다.
본 발명의 목적은 공통 퓨즈 블락을 갖는 메모리 장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 메모리 장치는 행들 및 열들로 복수개의 메모리 셀들이 배열되는 뱅크, 다수개의 퓨즈들을 포함하고 뱅크의 로우 어드레스 신호들과 칼럼 어드레스 신호들이 교차하는 버싱 통로에 배치되는 공통 퓨즈 블락, 그리고 공통 퓨즈 블락에 인접하게 배치되어 뱅크 내 불량셀을 대체하는 스페어 메모리 셀들이 배열되는 리던던시 메모리 블락을 포함한다.
본 발명의 실시예들에 따라, 공통 퓨즈 블락은 로우 어드레스 신호들, 칼럼 어드레스 신호들, 로우 제어 신호 및 칼럼 제어 신호에 응답하여 공통 퓨즈 신호를 발생하는 멀티플레서와, 공통 퓨즈 신호에 응답하여 퓨즈들을 선택적으로 커팅하여 로우 리던던시 신호 및 칼럼 리던던시 신호를 발생하는 공통 퓨즈부를 포함할 수 있다.
본 발명의 실시예들에 따라, 리던던시 메모리 블락은 로우 리던던시 신호에 응답하여 불량 셀의 워드라인성 불량을 스페어 메모리 셀로 대체하는 로우 리던던시 메모리 블락을 포함할 수 있다.
본 발명의 실시예들에 따라, 리던던시 메모리 블락은 칼럼 리던던시 신호에 응답하여 불량 셀의 비트라인성 불량을 스페어 메모리 셀로 대체하는 칼럼 리던던시 메모리 블락을 포함할 수 있다.
본 발명의 실시예들에 따라, 메모리 장치는 다수개의 뱅크를 포함할 수 있고, 뱅크마다 대응되는 공통 퓨즈 블락을 각각 포함할 수 있다.
본 발명의 실시예들에 따라, 메모리 장치는 로우 어드레스 신호에 응답하여 뱅크 내 메모리 셀들의 워드라인들을 어드레싱하는 로우 디코더를 더 포함할 수 있다. 공통 퓨즈 블락은 로우 디코더에 인접하게 배치될 수 있다.
본 발명의 실시예들에 따라, 메모리 장치는 칼럼 어드레스 신호에 응답하여 뱅크 내 메모리 셀들의 비트라인들을 어드레싱하는 칼럼 디코더를 더 포함할 수 있다. 공통 퓨즈 블락은 칼럼 디코더에 인접하게 배치될 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 다른 면에 따른 메모리 장치는 행들 및 열들로 복수개의 메모리 셀들이 배열되는 뱅크, 로우 어드레스 신호에 응답하여 뱅크 내 메모리 셀들의 워드라인들을 어드레싱하는 로우 디코더와, 칼럼 어드레스 신호에 응답하여 뱅크 내 메모리 셀들의 비트라인들을 어드레싱하는 칼럼 디코더와, 다수개의 퓨즈들을 포함하고 로우 어드레스 신호들과 칼럼 어드레스 신호들이 교차하는 버싱 통로에 배치되는 공통 퓨즈 블락, 그리고 공통 퓨즈 블락에 인접하게 배치되어, 뱅크 내 불량셀을 대체하는 스페어 메모리 셀들이 배열되는 리던던시 메모리 블락을 포함한다.
따라서, 본 발명의 메모리 장치에 의하면, 공통 퓨즈 블락을 이용하여 종래 의 별도로 구비된 로우 퓨즈 블락과 칼럼 퓨즈 블락의 기능을 선택적으로 적용하여 메모리 칩 면적을 줄인다. 그리고, 메모리 장치는 뱅크의 로우 어드레스 신호들과 칼럼 어드레스 신호들이 교차하는 버싱 통로에 공통 퓨즈 블락을 배치하여, 종래의 로우 디코더와 칼럼 디코더에 분산 배치되던 퓨즈 블락들에 비하여, 퓨즈 억세스 시간을 줄일 수 있다. 또한, 메모리 장치는 로우 리던던시 메모리 블락과 칼럼 리던던시 메모리 블락을 뱅크 내에 배치되지 않고 뱅크 바깥의 공통 퓨즈 블락에 인접하게 배치하게 때문에, 뱅크 내 모든 영역에서 발생된 불량 셀들을 공통 퓨즈 블락을 통하여 로우 리던던시 메모리 블락 또는 칼럼 리던던시 메모리 블락 내 스페어 메모리 셀들로 대체 가능하다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 일실시예에 따른 메모리 장치를 설명하는 도면이다. 이를 참조하면, 메모리 장치(400)는 다수개의 뱅크들(410, 420, 430, 440)을 포함한다. 본 실시예에서는 4개의 뱅크들을 포함하는 것에 대하여 설명되지만, 이에 한정되지않고 다양한 수의 뱅크들을 포함할 수 있음은 당업자에게 자명하다.
각 뱅크들(410, 420, 430, 440)은 해당 뱅크들에 대응되는 로우 디코더, 칼 럼 디코더 및 공통 퓨즈 블락과 각각 연결된다. 각 뱅크들(410, 420, 430, 440)은 하나의 로우 리던던시 메모리 블락과 하나의 칼럼 리던던시 메모리 블락과 각각 연결된다.
하나의 뱅크(410)를 예로 설명하면, 뱅크 A(410)는 공통 퓨즈 블락(416)을 통하여 로우 또는 칼럼 리페어 라인을 선택한다. 공통 퓨즈 블락(416)은 구체적으로 도 5에 도시되어 있다.
도 5를 참조하면, 공통 퓨즈 블락(416)은 멀티플레서(510)와 공통 퓨즈부(520)를 포함한다. 멀티플레서(510)는 로우 어드레스 신호들(RA<0:n>), 칼럼 어드레스 신호들(CA<0:n>), 로우 제어 신호들(ROW_CTRL) 및 칼럼 제어 신호들(COL_CTRL)을 입력하여 공통 퓨즈 신호(COM<0:n>)를 발생한다. 공통 퓨즈부(520)는 공통 퓨즈 신호(COM<0:n>)에 응답하여 로우 리던던시 신호(PRENI)와 칼럼 리던던시 신호(CRENI)를 발생한다. 로우 리던던시 신호(PRENI)와 칼럼 리던던시 신호(CRENI)는 로우 또는 칼럼 리페어 라인들을 선택한다.
공통 퓨즈 블락(416)은 로우 어드레스 신호들(RA<0:n>)과 로우 제어 신호들(ROW_CTRL)에 응답하여 로우 리던던시 신호(PRENI)를 발생하고, 칼럼 어드레스 신호들(CA<0:n>)과 칼럼 제어 신호들(COL_CTRL)에 응답하여 칼럼 리던던시 신호(CRENI)를 발생한다.
공통 퓨즈 블락(416)은 뱅크 A(410)의 로우 어드레스 신호들(RA<0:n>)과 칼럼 어드레스 신호들(CA<0:n>)이 교차하는 버싱(busing) 통로에 배치된다. 공통 퓨즈 블락(416)은, 종래의 메모리 장치(100, 도 1)에서 로우 디코더(112)와 칼럼 디 코더(114)에 분산 배치되던 퓨즈 블락들(116.1 - 116.6, 118.1 - 118.6)에 비하여, 퓨즈 억세스 시간을 줄일 수 있다는 이점을 지닌다.
또한, 공통 퓨즈 블락(416)은 로우 어드레스 신호들(RA<0:n>)과 칼럼 어드레스 신호들(CA<0:n>)의 추가적인 로컬 버싱없이, 로우 제어 신호들(ROW_CTRL) 및 칼럼 제어 신호들(COL_CTRL)의 추가만으로 로우 리던던시 신호(PRENI)와 칼럼 리던던시 신호(CRENI)를 발생할 수 있다.
다시, 도 4로 돌아가서, 뱅크 A(410)는 로우 리던던시 메모리 블락(417) 및 칼럼 리던던시 메모리 블락(419)과 연결된다.
로우 리던던시 메모리 블락(417)은, 도 1의 메모리 장치와 비교하여, 뱅크 A(410) 내에 배치되지 않고 뱅크 A(410) 바깥의 공통 퓨즈 블락(416)에 인접하게 배치된다.
칼럼 리던던시 메모리 블락(419)도, 뱅크 A(410) 내에 배치되지 않고 뱅크 A(410) 바깥의 공통 퓨즈 블락(416)에 인접하게 배치된다.
이에 따라, 뱅크 A(410) 내 모든 영역에서 발생된 불량 셀들이 공통 퓨즈 블락(416)을 통하여 로우 리던던시 메모리 블락(417) 또는 칼럼 리던던시 메모리 블락(419) 내 스페어 메모리 셀들로 대체 가능하다.
따라서, 메모리 장치(100)는 공통 퓨즈 블락(416)을 이용하여 종래의 로우 퓨즈 블락(116.1 -116.6, 도 1)과 칼럼 퓨즈 블락(118.1 -118.6)의 기능을 선택적으로 적용할 수 있어서, 공통 퓨즈 블락(416)의 사용 효율을 높일 수 있다. 그리고 메모리 칩 내 퓨즈 블락의 개수가 크게 줄어들어 메모리 칩 면적을 줄일 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 메모리 장치에 의하면, 공통 퓨즈 블락을 이용하여 종래의 별도로 구비된 로우 퓨즈 블락과 칼럼 퓨즈 블락의 기능을 선택적으로 적용하여 메모리 칩 면적을 줄인다.
그리고, 메모리 장치는 뱅크의 로우 어드레스 신호들과 칼럼 어드레스 신호들이 교차하는 버싱 통로에 공통 퓨즈 블락을 배치하여, 종래의 로우 디코더와 칼럼 디코더에 분산 배치되던 퓨즈 블락들에 비하여, 퓨즈 억세스 시간을 줄일 수 있다.
또한, 메모리 장치는 로우 리던던시 메모리 블락과 칼럼 리던던시 메모리 블락을 뱅크 내에 배치되지 않고 뱅크 바깥의 공통 퓨즈 블락에 인접하게 배치하게 때문에, 뱅크 내 모든 영역에서 발생된 불량 셀들을 공통 퓨즈 블락을 통하여 로우 리던던시 메모리 블락 또는 칼럼 리던던시 메모리 블락 내 스페어 메모리 셀들로 대체 가능하다.

Claims (15)

  1. 행들 및 열들로 복수개의 메모리 셀들이 배열되는 뱅크;
    다수개의 퓨즈들을 포함하고, 상기 뱅크의 로우 어드레스 신호들과 칼럼 어드레스 신호들이 교차하는 버싱 통로에 배치되는 공통 퓨즈 블락; 및
    상기 공통 퓨즈 블락에 인접하게 배치되어, 상기 뱅크 내 불량셀을 대체하는 스페어 메모리 셀들이 배열되는 리던던시 메모리 블락을 구비하는 것을 특징으로 하는 메모리 장치.
  2. 제1항에 있어서, 상기 공통 퓨즈 블락은
    상기 로우 어드레스 신호들, 상기 칼럼 어드레스 신호들, 로우 제어 신호 및 칼럼 제어 신호에 응답하여 공통 퓨즈 신호를 발생하는 멀티플레서; 및
    상기 공통 퓨즈 신호에 응답하여 상기 퓨즈들을 선택적으로 커팅하여 로우 리던던시 신호 및 칼럼 리던던시 신호를 발생하는 공통 퓨즈부를 구비하는 것을 특징으로 하는 메모리 장치.
  3. 제2항에 있어서, 상기 리던던시 메모리 블락은
    상기 로우 리던던시 신호에 응답하여 상기 불량 셀의 워드라인성 불량을 상기 스페어 메모리 셀로 대체하는 로우 리던던시 메모리 블락을 구비하는 것을 특징으로 하는 메모리 장치.
  4. 제2항에 있어서, 상기 리던던시 메모리 블락은
    상기 칼럼 리던던시 신호에 응답하여 상기 불량 셀의 비트라인성 불량을 상기 스페어 메모리 셀로 대체하는 칼럼 리던던시 메모리 블락을 구비하는 것을 특징으로 하는 메모리 장치.
  5. 제1항에 있어서, 상기 메모리 장치는
    상기 뱅크를 다수개 구비하고,
    상기 뱅크마다 대응되는 상기 공통 퓨즈 블락을 각각 구비하는 것을 특징으로 하는 메모리 장치.
  6. 제1항에 있어서, 상기 메모리 장치는
    상기 로우 어드레스 신호에 응답하여 상기 뱅크 내 상기 메모리 셀들의 워드라인들을 어드레싱하는 로우 디코더를 더 구비하는 것을 특징으로 하는 메모리 장치.
  7. 제6항에 있어서, 상기 공통 퓨즈 블락은
    상기 로우 디코더에 인접하게 배치되는 것을 특징으로 하는 메모리 장치.
  8. 제1항에 있어서, 상기 메모리 장치는
    상기 칼럼 어드레스 신호에 응답하여 상기 뱅크 내 상기 메모리 셀들의 비트라인들을 어드레싱하는 칼럼 디코더를 더 구비하는 것을 특징으로 하는 메모리 장치.
  9. 제8항에 있어서, 상기 공통 퓨즈 블락은
    상기 칼럼 디코더에 인접하게 배치되는 것을 특징으로 하는 메모리 장치.
  10. 행들 및 열들로 복수개의 메모리 셀들이 배열되는 뱅크;
    로우 어드레스 신호에 응답하여 상기 뱅크 내 상기 메모리 셀들의 워드라인들을 어드레싱하는 로우 디코더;
    칼럼 어드레스 신호에 응답하여 상기 뱅크 내 상기 메모리 셀들의 비트라인들을 어드레싱하는 칼럼 디코더;
    다수개의 퓨즈들을 포함하고, 상기 로우 어드레스 신호들과 상기 칼럼 어드레스 신호들이 교차하는 버싱 통로에 배치되는 공통 퓨즈 블락; 및
    상기 공통 퓨즈 블락에 인접하게 배치되어, 상기 뱅크 내 불량셀을 대체하는 스페어 메모리 셀들이 배열되는 리던던시 메모리 블락을 구비하는 것을 특징으로 하는 메모리 장치.
  11. 제10항에 있어서, 상기 공통 퓨즈 블락은
    상기 로우 어드레스 신호들, 상기 칼럼 어드레스 신호들, 로우 제어 신호 및 칼럼 제어 신호에 응답하여 공통 퓨즈 신호를 발생하는 멀티플레서; 및
    상기 공통 퓨즈 신호에 응답하여 상기 퓨즈들을 선택적으로 커팅하여 로우 리던던시 신호 및 칼럼 리던던시 신호를 발생하는 공통 퓨즈부를 구비하는 것을 특징으로 하는 메모리 장치.
  12. 제11항에 있어서, 상기 리던던시 메모리 블락은
    상기 로우 리던던시 신호에 응답하여 상기 불량 셀의 워드라인성 불량을 상기 스페어 메모리 셀로 대체하는 로우 리던던시 메모리 블락을 구비하는 것을 특징으로 하는 메모리 장치.
  13. 제11항에 있어서, 상기 리던던시 메모리 블락은
    상기 칼럼 리던던시 신호에 응답하여 상기 불량 셀의 비트라인성 불량을 상기 스페어 메모리 셀로 대체하는 칼럼 리던던시 메모리 블락을 구비하는 것을 특징으로 하는 메모리 장치.
  14. 제10항에 있어서, 상기 메모리 장치는
    상기 뱅크를 다수개 구비하고,
    상기 뱅크마다 대응되는 상기 공통 퓨즈 블락을 각각 구비하는 것을 특징으로 하는 메모리 장치.
  15. 제10항에 있어서, 상기 공통 퓨즈 블락은
    상기 로우 디코더 또는 상기 칼럼 디코더에 인접하게 배치되는 것을 특징으로 하는 메모리 장치.
KR1020050116643A 2005-12-01 2005-12-01 공통 퓨즈 블락을 갖는 메모리 장치 KR20070057336A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050116643A KR20070057336A (ko) 2005-12-01 2005-12-01 공통 퓨즈 블락을 갖는 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050116643A KR20070057336A (ko) 2005-12-01 2005-12-01 공통 퓨즈 블락을 갖는 메모리 장치

Publications (1)

Publication Number Publication Date
KR20070057336A true KR20070057336A (ko) 2007-06-07

Family

ID=38354691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050116643A KR20070057336A (ko) 2005-12-01 2005-12-01 공통 퓨즈 블락을 갖는 메모리 장치

Country Status (1)

Country Link
KR (1) KR20070057336A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915815B1 (ko) * 2007-09-13 2009-09-07 주식회사 하이닉스반도체 복수의 로우 디코더를 공유하는 제어 블록을 갖는 반도체메모리 장치
KR100935584B1 (ko) * 2007-11-13 2010-01-07 주식회사 하이닉스반도체 퓨즈셋이 공유된 서브뱅크를 갖는 반도체 메모리 장치
KR100980416B1 (ko) * 2008-01-16 2010-09-07 주식회사 하이닉스반도체 컬럼 리던던시 퓨즈 블록을 구비한 반도체 집적 회로 장치
KR101046276B1 (ko) * 2010-07-05 2011-07-04 주식회사 하이닉스반도체 컬럼 리던던시 퓨즈 블록을 구비한 반도체 집적 회로 장치
US8077531B2 (en) 2008-01-16 2011-12-13 Hynix Semiconductor Inc. Semiconductor integrated circuit including column redundancy fuse block
KR20130071930A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 반도체 메모리 장치
US9123395B2 (en) 2007-11-09 2015-09-01 SK Hynix Inc. Stack bank type semiconductor memory apparatus capable of improving alignment margin
US10685690B2 (en) 2018-06-11 2020-06-16 Samsung Electronics Co., Ltd. Memory device in which locations of registers storing fail addresses are merged

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915815B1 (ko) * 2007-09-13 2009-09-07 주식회사 하이닉스반도체 복수의 로우 디코더를 공유하는 제어 블록을 갖는 반도체메모리 장치
US7733734B2 (en) 2007-09-13 2010-06-08 Hynix Semiconductor Inc. Semiconductor memory device with control block sharing row decoders
US9123395B2 (en) 2007-11-09 2015-09-01 SK Hynix Inc. Stack bank type semiconductor memory apparatus capable of improving alignment margin
KR100935584B1 (ko) * 2007-11-13 2010-01-07 주식회사 하이닉스반도체 퓨즈셋이 공유된 서브뱅크를 갖는 반도체 메모리 장치
KR100980416B1 (ko) * 2008-01-16 2010-09-07 주식회사 하이닉스반도체 컬럼 리던던시 퓨즈 블록을 구비한 반도체 집적 회로 장치
US8077531B2 (en) 2008-01-16 2011-12-13 Hynix Semiconductor Inc. Semiconductor integrated circuit including column redundancy fuse block
KR101046276B1 (ko) * 2010-07-05 2011-07-04 주식회사 하이닉스반도체 컬럼 리던던시 퓨즈 블록을 구비한 반도체 집적 회로 장치
KR20130071930A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 반도체 메모리 장치
US10685690B2 (en) 2018-06-11 2020-06-16 Samsung Electronics Co., Ltd. Memory device in which locations of registers storing fail addresses are merged
US10910028B2 (en) 2018-06-11 2021-02-02 Samsung Electronics Co., Ltd. Memory device in which locations of registers storing fail addresses are merged

Similar Documents

Publication Publication Date Title
KR100630519B1 (ko) 디멘젼프로그램가능퓨즈뱅크및그것의제조방법
KR20070057336A (ko) 공통 퓨즈 블락을 갖는 메모리 장치
US7613056B2 (en) Semiconductor memory device
JPH0574191A (ja) 半導体記憶装置
US7218561B2 (en) Apparatus and method for semiconductor device repair with reduced number of programmable elements
JP2008071407A (ja) 半導体記憶装置
KR100343916B1 (ko) 반도체 메모리의 리던던시 회로
US7061815B2 (en) Semiconductor memory device providing redundancy
KR20050101877A (ko) 반도체 메모리 장치 및 그 구동 방법
JP3862220B2 (ja) 半導体記憶装置
KR20000052482A (ko) 다양한 크기를 갖는 결함구제회로
US6930934B2 (en) High efficiency redundancy architecture in SRAM compiler
KR19990052953A (ko) 뱅크공통 구제회로
JP2001110196A (ja) 半導体メモリ装置
US6618301B2 (en) Modular memory structure having adaptable redundancy circuitry
JP2009099165A (ja) 半導体記憶装置
JPH0997498A (ja) 読み出し専用半導体記憶装置
EP1049017A1 (en) Semiconductor memory device with redundancy
US7006394B2 (en) Apparatus and method for semiconductor device repair with reduced number of programmable elements
KR20080063874A (ko) 반도체 메모리 소자
KR100532453B1 (ko) 로우 리던던시 효율을 향상시킬 수 있는 로우 리페어 방법및 이를 이용하는 반도체 메모리장치
KR100400771B1 (ko) 워드라인 리던던시 회로
JP2004158069A (ja) 半導体集積回路装置
KR100266624B1 (ko) 메모리 리던던시 회로
KR0177787B1 (ko) 로우 리던던시 회로 및 그 제어방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination