JP3862220B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP3862220B2
JP3862220B2 JP2002220242A JP2002220242A JP3862220B2 JP 3862220 B2 JP3862220 B2 JP 3862220B2 JP 2002220242 A JP2002220242 A JP 2002220242A JP 2002220242 A JP2002220242 A JP 2002220242A JP 3862220 B2 JP3862220 B2 JP 3862220B2
Authority
JP
Japan
Prior art keywords
memory cell
row
redundant
cell array
relief signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002220242A
Other languages
English (en)
Other versions
JP2004062999A (ja
Inventor
一郎 畑中
由展 山上
晃徳 柴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002220242A priority Critical patent/JP3862220B2/ja
Priority to US10/628,168 priority patent/US6937532B2/en
Publication of JP2004062999A publication Critical patent/JP2004062999A/ja
Application granted granted Critical
Publication of JP3862220B2 publication Critical patent/JP3862220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、一般に半導体記憶装置に関し、特に欠陥を有するメモリセルを救済するための冗長救済機能を備えた半導体記憶装置に関する。
【0002】
【従来の技術】
スタティックランダムアクセスメモリ(以下、「SRAM」と記載する)およびダイナミックランダムアクセスメモリ(以下、「DRAM」と記載する)などのような高集積半導体記憶装置は、製造における歩留まりを向上させるために冗長救済回路を搭載している。製造された半導体記憶装置におけるメモリセルアレイ内において、欠陥を有するメモリセルが存在するときには、欠陥を有するメモリセルを含むメモリセル行またはメモリセル列が、予め定められた予備の冗長メモリセル行または冗長メモリセル列と機能的に置き換えられる。
このように欠陥メモリセルを含むメモリセル行またはメモリセル列を冗長メモリセル行または冗長メモリセル列と置き換える冗長救済機能は、SRAMおよびDRAM等のような半導体記憶装置一般に適用することができる。以下の記載においては、一例として、このような冗長救済機能を有するSRAMを説明する。
【0003】
図8は、従来の半導体記憶装置90の構成を示すブロック図である。半導体記憶装置90は、SRAMによって構成されている。図8には、ヒューズを選択的に切断することにより記録された欠陥メモリセルのアドレスを示す情報に基づいて冗長救済信号を生成する冗長救済信号生成回路1を有する従来のSRAMにおけるブロック図が示されている。
【0004】
半導体記憶装置90は、SRAMマクロ80を備えている。SRAMマクロ80には、メモリセルアレイ2が設けられている。メモリセルアレイ2は、それぞれが所定の間隔を空けて行方向に沿って配置されたm個(mは2以上の整数)のメモリセル4によってそれぞれ構成されたn行(nは2以上の整数)のメモリセル行を有している。メモリセルアレイ2には、n行のメモリセル行のうち欠陥を有する欠陥メモリセル5を含む欠陥メモリセル行を救済するためにそれぞれが所定の間隔を空けて行方向に沿って配置されたm個の冗長メモリセル6によって構成された少なくとも1行の冗長メモリセル行7が設けられている。
【0005】
メモリセルアレイ2は、n行のメモリセル行ごとに行方向に沿ってそれぞれ配置されたn本のワード線WLa(0)、…、WLa(n−1)および少なくとも1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WLa(r)(rは1以上の整数)を有している。
【0006】
メモリセルアレイ2には、m列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対BLa(0)/NBLa(0)、…、BLa(m−1)/NBLa(m−1)が設けられている。
【0007】
半導体記憶装置90には、行方向冗長救済信号生成回路1がSRAMマクロ80と隣接する位置に設けられている。行方向冗長救済信号生成回路1は、選択的に切断することにより欠陥メモリセル5のアドレスを記憶するための複数の図示しないヒューズを備えており、ヒューズによって記憶された欠陥メモリセル5のアドレスに基づいて、欠陥メモリセル5を有する欠陥メモリセル行のアドレスを示す冗長救済信号を生成する。
【0008】
SRAMマクロ80には、行デコーダ3が、メモリセルアレイ2と行方向冗長救済信号生成回路1とによって挟まれる位置に設けられている。行デコーダ3は、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、冗長救済信号生成回路1によって生成された冗長救済信号に応じて、冗長メモリセル行7に沿って配置されたワード線WLa(r)を選択する。
【0009】
SRAMマクロ80は、データ入出力回路12を有している。データ入出力回路12には、列デコーダ9が設けられている。列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLa(0)/NBLa(0)、…、BLa(m−1)/NBLa(m−1)のいずれかを選択する。データ入出力回路12は、行デコーダ3および列デコーダ9によって選択されたメモリセルに対してデータを書き込み、または選択されたメモリセルからデータを読み出す。
【0010】
SRAMマクロ80には、制御回路11が設けられている。制御回路11は、行デコーダ3および列デコーダ9が設けられたデータ入出力回路12の動作を制御する。
【0011】
このように構成された半導体記憶装置90の動作を説明する。まず、外部から入力される行アドレス信号および列アドレス信号によって、欠陥を有さないメモリセル4が指定されているときの動作を説明する。
【0012】
行アドレス信号が行デコーダ3に入力されると、行デコーダ3は入力された行アドレス信号に応じて、欠陥を有さないメモリセル4に対応するワード線WLa(j)を選択する。そして、ワード線WLa(j)に対応するメモリセル4が、対応するビット線対BLa(i)/NBLa(i)と電気的に接続される。データ入出力回路12に設けられた列デコーダ9は、外部から入力された列アドレス信号に応じて、メモリセル4に対応するビット線対BLa(i)/NBLa(i)を選択する。このため、メモリセル4と電気的に接続されたビット線対BLa(i)/NBLa(i)は、データ入出力回路12と電気的に接続される。
【0013】
書き込み動作時においては、データ入出力回路12へ外部から入力された入力データがビット線対BLa(i)/NBLa(i)を通ってメモリセル4へ書き込まれる。読み出し動作時においては、メモリセル4に記憶されているデータがビット線対BLa(i)/NBLa(i)を通ってデータ入出力回路12へ読み出され、データ入出力回路12から外部へ出力される。
【0014】
次に、外部から入力される行アドレス信号および列アドレス信号によって指定されるメモリセルが欠陥を有する欠陥メモリセル5であるときの動作を説明する。
【0015】
欠陥メモリセル5を指定する行アドレス信号が行デコーダ3に入力されると、行デコーダ3は、入力された行アドレス信号によって示されるアドレスと、行方向冗長救済信号生成回路1によって生成された冗長救済信号が示す欠陥メモリセル5を有する欠陥メモリセル行のアドレスとを比較し、両者が一致しているので、行デコーダ3は、欠陥メモリセル5に対応するワード線WLa(k)を選択する替わりに冗長メモリセル6に対応するワード線WLa(r)を選択する。このように、欠陥メモリセル5を含む欠陥メモリセル行と冗長メモリセル6を含む冗長メモリセル行7とを機能的に置き換えることによって、欠陥メモリセル5を救済することができる。
【0016】
図9は、従来の他の半導体記憶装置90Aの構成を示すブロック図である。図8を参照して前述した半導体記憶装置90の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体記憶装置90と異なる点は、メモリセルアレイ2を2個のメモリセルアレイ2Aに分割し、分割されたメモリセルアレイ2Aの間に行デコーダ3を配置した点、および2個のメモリセルアレイ2Aおよび行デコーダ3と対向する位置に冗長救済信号生成回路1を配置している点である。
【0017】
半導体記憶装置90Aは、SRAMマクロ80Aを備えている。SRAMマクロ80Aには、メモリセルアレイ2を分割した2個のメモリセルアレイ2Aが設けられている。2個のメモリセルアレイ2Aの間には、行デコーダ3が設けられている。半導体記憶装置90Aには、行方向冗長救済信号生成回路1が、行デコーダ3および2個のメモリセルアレイ2Aと対向するようにSRAMマクロ80Aの外部に設けられている。
【0018】
SRAMマクロ80Aは、2個のメモリセルアレイ2Aと対向する位置にそれぞれ設けられた2個のデータ入出力回路12を有している。各データ入出力回路12には、列デコーダ9がそれぞれ設けられている。2個のデータ入出力回路12の間には、制御回路11が設けられている。
【0019】
大容量のSRAMにおいては、各メモリセル行の方向に沿って多数のメモリセルが配置される。このため、メモリセル行に沿って配置されるワード線の長さが長くなるために、ワード線の配線負荷が増大する。従って、ワード線を流れる信号が遅延する。その結果、メモリセルへアクセスするための動作速度が低下する。
【0020】
図9に示すように、メモリセルアレイを2個のメモリセルアレイ2Aに分割し、分割された2個のメモリセルアレイ2Aの間に行デコーダ3を配置すると、ワード線の長さが半減する。従って、ワード線の長さが長くなるために配線負荷が増大することによる信号の遅延を低減することができる。
【0021】
行方向冗長救済信号生成回路1に設けられたヒューズはレーザー等により切断されるため、ヒューズ上にワード線を通すことはできない。それゆえに、図9に示すように構成されたSRAMにおいて、ヒューズが設けられた行方向冗長救済信号発生回路1をSRAMマクロ80Aの内部に配置しようとすると、ヒューズが設けられた領域を迂回してワード線を配置しなければならないため、ヒューズがワード線を配線する妨げとなる。従って、ヒューズが設けられた行方向冗長救済信号発生回路1はSRAMマクロ80A内には配置されずに、図9に示すように、SRAMマクロ80Aの外部に配置される。
【0022】
また、SRAMマクロにおけるワード線の配線の自由度をより向上させることのできる構成が、ISSCC (0−7803−5129−0/99)に開示されている。
【0023】
【発明が解決しようとする課題】
しかしながら、前述したように大容量のSRAMにおいては、各メモリセル行の方向に沿って多数のメモリセルが配置されるために、各メモリセル2Aの横方向の長さが長くなる。このため、図9に示す半導体記憶装置90Aの構成では、行方向冗長救済信号生成回路1の左右に形成される空きスペースが増大するという問題がある。
【0024】
また、前述したISSCC (0−7803−5129−0/99)において開示されている構成においては、ヒューズを含む冗長救済信号生成回路がSRAMマクロとは分離されてチップの辺縁部に配置されており、また、SRAMマクロと冗長救済信号生成回路との間を接続するための信号線が配線されるために、チップ全体における面積ロスが生じるという問題が生じる。
【0025】
本発明は係る問題を解決するためになされたものであり、その目的は、空きスペースを低減し、面積ロスを抑えることができる半導体記憶装置を提供することにある。
【0026】
本発明の他の目的は、SRAMマクロにおけるワード線の配線が制約を受けないように冗長救済信号生成回路が配置された半導体記憶装置を提供することにある。
【0027】
【課題を解決するための手段】
かかる目的を解決するために本発明に係る半導体記憶装置は、それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行と、複数列のメモリセル列のうち前記欠陥メモリセルを含む欠陥メモリセル列を救済するためにそれぞれが所定の間隔を空けて列方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1列の冗長メモリセル列とをそれぞれ含んでいる第1メモリセルアレイ、第2メモリセルアレイ、第3メモリセルアレイおよび第4メモリセルアレイと、前記欠陥メモリセル行のアドレスをそれぞれ示す第1および第2行方向冗長救済信号をそれぞれ生成する第1および第2行方向冗長救済信号生成回路と、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記第1および第2行方向冗長救済信号生成回路によってそれぞれ生成された前記第1および第2行方向冗長救済信号に応じて前記冗長メモリセル行をそれぞれ選択する第1および第2行デコーダと、前記欠陥メモリセル列のアドレスをそれぞれ示す第1および第2列方向冗長救済信号をそれぞれ生成する第1および第2列方向冗長救済信号生成回路と、前記アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号を受け取り、前記第1および第2列方向冗長救済信号生成回路によってそれぞれ生成された前記第1および第2列方向冗長救済信号に応じて前記冗長メモリセル列をそれぞれ選択する第1および第2列デコーダとを具備しており、前記第1行デコーダは、行方向に沿って配置された前記第1メモリセルアレイと前記第2メモリセルアレイとの間に配置されており、前記第2行デコーダは、前記行方向に沿って配置された前記第3メモリセルアレイと前記第4メモリセルアレイとの間に配置されており、前記第1列デコーダは、列方向に沿って配置された前記第1メモリセルアレイと前記第3メモリセルアレイとの間に配置されており、前記第2列デコーダは、前記列方向に沿って配置された前記第2メモリセルアレイと前記第4メモリセルアレイとの間に配置されており、前記第1行方向冗長救済信号生成回路は、前記第1メモリセルアレイを挟んで前記第1行デコーダと対向するように配置されており、前記第2行方向冗長救済信号生成回路は、前記第3メモリセルアレイを挟んで前記第2行デコーダと対向するように配置されており、前記第1列方向冗長救済信号生成回路は、前記第1メモリセルアレイを挟んで前記第1列デコーダと対向するように配置されており、前記第2列方向冗長救済信号生成回路は、前記第2メモリセルアレイを挟んで前記第2列デコーダと対向するように配置されていることを特徴とする。
【0031】
本発明に係るさらに他の半導体記憶装置は、それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行とをそれぞれ含む第1メモリセルアレイおよび第2メモリセルアレイと、前記第1メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第1冗長救済信号を生成する第1冗長救済信号生成回路と、前記第2メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第2冗長救済信号を生成する第2冗長救済信号生成回路と、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記第1冗長救済信号生成回路によって生成された前記第1冗長救済信号に応じて、前記第1メモリセルアレイに含まれる冗長メモリセル行を選択する第1行デコーダと、前記行アドレス信号を受け取り、前記第2冗長救済信号生成回路によって生成された前記第2冗長救済信号に応じて、前記第2メモリセルアレイに含まれる冗長メモリセル行を選択する第2行デコーダとを具備しており、前記第1冗長救済信号生成回路および前記第2冗長救済信号生成回路は、前記第1メモリセルアレイと前記第2メモリセルアレイとの間にそれぞれ配置されており、前記第1行デコーダは、前記第1メモリセルアレイを挟んで前記第1冗長救済信号生成回路と対向するように配置されており、前記第2行デコーダは、前記第2メモリセルアレイを挟んで前記第2冗長救済信号生成回路と対向するように配置されていることを特徴とする。
【0032】
本発明に係るさらに他の半導体記憶装置は、それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行とをそれぞれ含む第1メモリセルアレイおよび第2メモリセルアレイと、前記第1メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第1冗長救済信号と前記第2メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第2冗長救済信号とを生成する冗長救済信号生成回路と、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記第1冗長救済信号に応じて、前記第1メモリセルアレイに含まれる冗長メモリセル行を選択する第1行デコーダと、前記行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記第2冗長救済信号に応じて、前記第2メモリセルアレイに含まれる冗長メモリセル行を選択する第2行デコーダとを具備しており、前記冗長救済信号生成回路は、前記第1メモリセルアレイと前記第2メモリセルアレイとの間に配置されており、前記第1行デコーダは、前記第1メモリセルアレイを挟んで前記冗長救済信号生成回路と対向するように配置されており、前記第2行デコーダは、前記第2メモリセルアレイを挟んで前記冗長救済信号生成回路と対向するように配置されていることを特徴とする。
【0033】
本発明に係るさらに他の半導体記憶装置は、それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行とをそれぞれ含む第1メモリセルアレイおよび第2メモリセルアレイと、前記第1メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第1冗長救済信号と前記第2メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第2冗長救済信号とを生成する冗長救済信号生成回路と、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記第1冗長救済信号に応じて、前記第1メモリセルアレイに含まれる冗長メモリセル行を選択する第1行デコーダと、前記行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記第2冗長救済信号に応じて、前記第2メモリセルアレイに含まれる冗長メモリセル行を選択する第2行デコーダとを具備しており、前記冗長救済信号生成回路は、前記第1メモリセルアレイと前記第2メモリセルアレイとの間に配置されており、前記第1行デコーダは、前記第1メモリセルアレイと前記冗長救済信号生成回路との間に配置されており、前記第2行デコーダは、前記第2メモリセルアレイと前記冗長救済信号生成回路との間に配置されていることを特徴とする。
【0035】
【発明の実施の形態】
本発明に係る半導体記憶装置においては、行デコーダまたは列デコーダと、冗長救済信号生成回路、および、メモリセルアレイとの配置を上記のようにすることで、冗長救済信号生成回路の配置に起因する面積ロスを低減することができる半導体記憶装置を提供することができる。
【0036】
前記行デコーダと前記冗長救済信号生成回路との間には、前記冗長救済信号を前記行デコーダへ供給するための冗長救済信号線が前記メモリセルアレイを横切るように配置されていることが好ましい。冗長救済信号線の配線に起因する面積ロスを低減することができるからである。
【0043】
以下、図面を参照して本発明の実施の形態を説明する。
【0044】
(実施の形態1)
図1は、実施の形態1に係る半導体記憶装置100の構成を示すブロック図である。半導体記憶装置100は、SRAMによって構成されている。半導体記憶装置100は、SRAMマクロ10を備えている。SRAMマクロ10には、略長方形状をした2個のメモリセルアレイ2が設けられている。
【0045】
各メモリセルアレイ2は、それぞれが所定の間隔を空けて行方向に沿って配置されたm個(mは2以上の整数)のメモリセル4によってそれぞれ構成されたn行(nは2以上の整数)のメモリセル行をそれぞれ有している。各メモリセルアレイ2には、n行のメモリセル行のうち欠陥を有する欠陥メモリセル5を含む欠陥メモリセル行を救済するために、それぞれが所定の間隔を空けて行方向に沿って配置されたm個の冗長メモリセル6によって構成された少なくとも1行の冗長メモリセル行7がそれぞれ設けられている。
【0046】
2個のメモリセルアレイ2の間には、行デコーダ3が2個のメモリセルアレイ2にそれぞれ対向するように設けられている。
【0047】
SRAMマクロ10には、各メモリセルアレイ2にそれぞれ設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置されたn本のワード線WL(0)、…、WL(n−1)が、一方のメモリセルアレイ2と行デコーダ3と他方のメモリセルアレイ2とをそれぞれ横切るように設けられている。また、SRAMマクロ10には、各メモリセルアレイ2にそれぞれ設けられた少なくとも1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WL(r)(rは1以上の整数)が、一方のメモリセルアレイ2と行デコーダ3と他方のメモリセルアレイ2とをそれぞれ横切るように設けられている。
【0048】
一方のメモリセルアレイ2には、m列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対BLa(0)/NBLa(0)、…、BLa(m−1)/NBLa(m−1)が設けられている。他方のメモリセルアレイ2には、m列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対BLb(0)/NBLb(0)、…、BLb(m−1)/NBLb(m−1)が設けられている。
【0049】
半導体記憶装置100には、一方のメモリセルアレイ2を挟んで行デコーダ3と対向するように行方向冗長救済信号生成回路1がSRAMマクロ10の外部に設けられている。行方向冗長救済信号生成回路1は、選択的に切断することにより欠陥メモリセル5のアドレスを記憶するための複数の図示しないヒューズを備えており、ヒューズに記憶された欠陥メモリセル5のアドレスに基づいて、欠陥メモリセル5を有する欠陥メモリセル行のアドレスを示す冗長救済信号を生成する。
【0050】
行デコーダ3と冗長救済信号生成回路1との間には、冗長救済信号を行デコーダ3へ供給するための冗長救済信号線8が一方のメモリセルアレイ2を横切るように配置されている。冗長救済信号線8は、互いに隣接するワード線WL(j)とワード線WL(j−1)との間を通るように配置されている。冗長救済信号線8とワード線WL(0)ないしワード線WL(n−1)とは同一の配線層に形成されている。
【0051】
行デコーダ3は、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、冗長救済信号生成回路1によって生成された冗長救済信号に応じて、冗長メモリセル行7に沿って配置されたワード線WL(r)を選択する。
【0052】
SRAMマクロ10は、2個のメモリセルアレイ2にそれぞれ対向するように配置された2個のデータ入出力回路12を有している。各データ入出力回路12には、列デコーダ9がそれぞれ設けられている。一方のメモリセルアレイ2に対向する列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLa(0)/NBLa(0)、…、BLa(m−1)/NBLa(m−1)のいずれかを選択する。他方のメモリセルアレイ2に対向する列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLb(0)/NBLb(0)、…、BLb(m−1)/NBLb(m−1)のいずれかを選択する。各データ入出力回路12は、行デコーダ3および各列デコーダ9によって選択されたメモリセルに対してデータを書き込み、または選択されたメモリセルからデータを読み出す。
【0053】
SRAMマクロ10には、制御回路11が設けられている。制御回路11は、行デコーダ3および各列デコーダ9がそれぞれ設けられたデータ入出力回路12の動作を制御する。
【0054】
このように構成された半導体記憶装置100の動作を説明する。まず、外部から入力される行アドレス信号および列アドレス信号によって、欠陥を有さないメモリセル4が指定されているときの動作を説明する。
【0055】
行アドレス信号が行デコーダ3に入力されると、行デコーダ3は入力された行アドレス信号によって示されるアドレスと行方向冗長救済信号生成回路1によって生成された冗長救済信号が示す欠陥メモリセル5を有する欠陥メモリセル行のアドレスとを比較し、両者が一致していないので、欠陥を有さないメモリセル4に対応するワード線WL(j)を選択する。そして、ワード線WL(j)に対応するメモリセル4が、対応するビット線対BLa(i)/NBLa(i)と電気的に接続される。データ入出力回路12に設けられた列デコーダ9は、外部から入力された列アドレス信号に応じて、メモリセル4に対応するビット線対BLa(i)/NBLa(i)を選択する。従って、メモリセル4と電気的に接続されたビット線対BLa(i)/NBLa(i)は、データ入出力回路12と電気的に接続される。
【0056】
書き込み動作時においては、データ入出力回路12へ外部から入力された入力データがビット線対BLa(i)/NBLa(i)を通ってメモリセル4へ書き込まれる。読み出し動作時においては、メモリセル4に記憶されているデータがビット線対BLa(i)/NBLa(i)を通ってデータ入出力回路12へ読み出され、データ入出力回路12から外部へ出力される。
【0057】
次に、外部から入力される行アドレス信号および列アドレス信号によって指定されるメモリセルが欠陥を有する欠陥メモリセル5であるときの動作を説明する。
【0058】
欠陥メモリセル5を指定する行アドレス信号が行デコーダ3に入力されると、行デコーダ3は、入力された行アドレス信号によって示されるアドレスと、行方向冗長救済信号生成回路1によって生成された冗長救済信号が示す欠陥メモリセル5を有する欠陥メモリセル行のアドレスとを比較し、両者が一致しているので、行デコーダ3は、欠陥メモリセル5に対応するワード線WL(j−1)を選択する替わりに冗長メモリセル6に対応するワード線WL(r)を選択する。このように、欠陥メモリセル5を含む欠陥メモリセル行を冗長メモリセル6を含む冗長メモリセル行7に機能的に置き換えることによって、欠陥メモリセル5を救済することができる。
【0059】
以上のように実施の形態1によれば、行方向冗長救済信号生成回路1は、一方のメモリセルアレイ2を挟んで行デコーダ3と対向するように配置されている。このため、行方向冗長救済信号生成回路1の配置に起因する面積ロスを低減することができる。
【0060】
(実施の形態2)
図2は、実施の形態2に係る半導体記憶装置100Aの構成を示すブロック図である。図1を参照して前述した半導体記憶装置100の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体記憶装置100と異なる点は、行デコーダ3の替わりに2個の行デコーダ3Aを備えている点である。
【0061】
半導体記憶装置100Aは、SRAMによって構成されている。半導体記憶装置100Aは、SRAMマクロ10Aを備えている。SRAMマクロ10Aには、略長方形状をした2個のメモリセルアレイ2が行方向に沿って設けられている。
【0062】
各メモリセルアレイ2は、それぞれが所定の間隔を空けて行方向に沿って配置されたm個(mは2以上の整数)のメモリセル4によってそれぞれ構成されたn行(nは2以上の整数)のメモリセル行をそれぞれ有している。各メモリセルアレイ2には、n行のメモリセル行のうち欠陥を有する欠陥メモリセル5を含む欠陥メモリセル行を救済するために、それぞれが所定の間隔を空けて行方向に沿って配置されたm個の冗長メモリセル6によって構成された少なくとも1行の冗長メモリセル行7がそれぞれ設けられている。
【0063】
SRAMマクロ10には、一方のメモリセルアレイ2に設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置されたn本のワード線WL1(0)、…、WL1(n−1)が、一方のメモリセルアレイ2を横切るように設けられている。また、SRAMマクロ10には、一方のメモリセルアレイ2に設けられた少なくとも1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WL1(r)(rは1以上の整数)が、一方のメモリセルアレイ2を横切るように設けられている。
【0064】
2個のメモリセルアレイ2の間には、2個の行デコーダ3Aが2個のメモリセルアレイ2にそれぞれ対向するように設けられている。
【0065】
SRAMマクロ10には、さらに、他方のメモリセルアレイ2に設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置されたn本のワード線WL2(0)、…、WL2(n−1)が、他方のメモリセルアレイ2を横切るように設けられている。さらに、SRAMマクロ10には、他方のメモリセルアレイ2に設けられた少なくとも1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WL2(r)が、他方のメモリセルアレイ2を横切るように設けられている。
【0066】
一方のメモリセルアレイ2には、m列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対BLa(0)/NBLa(0)、…、BLa(m−1)/NBLa(m−1)が設けられている。他方のメモリセルアレイ2には、m列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対BLb(0)/NBLb(0)、…、BLb(m−1)/NBLb(m−1)が設けられている。
【0067】
半導体記憶装置100Aには、一方のメモリセルアレイ2を挟んで一方のメモリセルアレイ2に隣接する行デコーダ3Aと対向するように行方向冗長救済信号生成回路1がSRAMマクロ10Aの外部に設けられており、他方のメモリセルアレイ2を挟んで他方のメモリセルアレイ2に隣接する行デコーダ3Aと対向するように他の行方向冗長救済信号生成回路1がSRAMマクロ10Aの外部に設けられている。
【0068】
各行方向冗長救済信号生成回路1は、選択的に切断することにより欠陥メモリセル5のアドレスを記憶するための複数の図示しないヒューズを備えており、ヒューズに記憶された欠陥メモリセル5のアドレスに基づいて、欠陥メモリセル5を有する欠陥メモリセル行のアドレスを示す冗長救済信号をそれぞれ生成する。
【0069】
一方の行デコーダ3Aと、対応する冗長救済信号生成回路1との間には、冗長救済信号を一方の行デコーダ3Aへ供給するための冗長救済信号線8が一方のメモリセルアレイ2を横切るように配置されている。冗長救済信号線8は、互いに隣接するワード線WL1(j)とワード線WL1(j−1)との間を通るように配置されている。冗長救済信号線8とワード線WL1(0)ないしワード線WL1(n−1)とは同一の配線層に形成されている。
【0070】
他方の行デコーダ3Aと、対応する冗長救済信号生成回路1との間には、冗長救済信号を他方の行デコーダ3Aへ供給するための冗長救済信号線8が他方のメモリセルアレイ2を横切るように配置されている。冗長救済信号線8は、互いに隣接するワード線WL2(j)とワード線WL2(j−1)との間を通るように配置されている。冗長救済信号線8とワード線WL2(0)ないしワード線WL2(n−1)とは同一の配線層に形成されている。
【0071】
各行デコーダ3Aは、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号をそれぞれ受け取り、それぞれ対応する冗長救済信号生成回路1によって生成された冗長救済信号に応じて、冗長メモリセル行7に沿って配置されたワード線WL1(r)、ワード線WL2(r)をそれぞれ選択する。
【0072】
SRAMマクロ10Aは、2個のメモリセルアレイ2にそれぞれ対向するように配置された2個のデータ入出力回路12を有している。各データ入出力回路12には、列デコーダ9がそれぞれ設けられている。一方のメモリセルアレイ2に対向する列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLa(0)/NBLa(0)、…、BLa(m−1)/NBLa(m−1)のいずれかを選択する。他方のメモリセルアレイ2に対向する列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLb(0)/NBLb(0)、…、BLb(m−1)/NBLb(m−1)のいずれかを選択する。各データ入出力回路12は、各行デコーダ3Aおよび各列デコーダ9によって選択されたメモリセルに対してデータを書き込み、または選択されたメモリセルからデータを読み出す。
【0073】
SRAMマクロ10Aには、制御回路11が設けられている。制御回路11は、各行デコーダ3Aおよび各列デコーダ9がそれぞれ設けられたデータ入出力回路12の動作を制御する。
【0074】
このように構成された半導体記憶装置100Aの動作を説明する。まず、外部から入力される行アドレス信号および列アドレス信号によって、欠陥を有さないメモリセル4が指定されているときの動作を説明する。
【0075】
行アドレス信号が各行デコーダ3Aに入力されると、各行デコーダ3Aは入力された行アドレス信号によって示されるアドレスと行方向冗長救済信号生成回路1によって生成された冗長救済信号が示す欠陥メモリセル5を有する欠陥メモリセル行のアドレスとを比較し、両者が一致していないので、欠陥を有さないメモリセル4に対応するワード線WL1(j)およびワード線WL2(j)をそれぞれ選択する。そして、ワード線WL1(j)に対応するメモリセル4およびワード線WL2(j)に対応するメモリセル4が、それぞれ対応するビット線対BLa(i)/NBLa(i)およびビット線対BLb(i)/NBLb(i)とそれぞれ電気的に接続される。一方のメモリセル2に対向する一方のデータ入出力回路12に設けられた列デコーダ9は、外部から入力された列アドレス信号に応じて、メモリセル4に対応するビット線対BLa(i)/NBLa(i)を選択する。このため、メモリセル4と電気的に接続されたビット線対BLa(i)/NBLa(i)は、一方のメモリセル2に対向するデータ入出力回路12と電気的に接続される。
【0076】
書き込み動作時においては、一方のデータ入出力回路12へ外部から入力された入力データがビット線対BLa(i)/NBLa(i)を通ってメモリセル4へ書き込まれる。読み出し動作時においては、メモリセル4に記憶されているデータがビット線対BLa(i)/NBLa(i)を通って一方のデータ入出力回路12へ読み出され、一方のデータ入出力回路12から外部へ出力される。
【0077】
次に、外部から入力される行アドレス信号および列アドレス信号によって指定されるメモリセルが一方のメモリセル2に含まれる欠陥メモリセル5であるときの動作を説明する。
【0078】
欠陥メモリセル5を指定する行アドレス信号が各行デコーダ3Aに入力されると、欠陥メモリセル5を含むメモリセル2に対向する一方の行デコーダ3Aは、入力された行アドレス信号によって示されるアドレスと、対応する行方向冗長救済信号生成回路1によってそれぞれ生成された冗長救済信号が示す欠陥メモリセル5を有する欠陥メモリセル行のアドレスとをそれぞれ比較し、両者が一致しているので、行デコーダ3Aは、欠陥メモリセル5に対応するワード線WL1(j−1)を選択する替わりに冗長メモリセル6に対応するワード線WL1(r)を選択する。このように、欠陥メモリセル5を含む欠陥メモリセル行を、冗長メモリセル6を含む冗長メモリセル行7に機能的に置き換えることによって、欠陥メモリセル5を救済することができる。
【0079】
以上のように実施の形態2によれば、一方の行方向冗長救済信号生成回路1は、一方のメモリセルアレイ2を挟んで一方の行デコーダ3Aと対向するように配置されており、他方の行方向冗長救済信号生成回路1は、他方のメモリセルアレイ2を挟んで他方の行デコーダ3Aと対向するように配置されている。このため、各行方向冗長救済信号生成回路1の配置に起因する面積ロスを低減することができる。
【0080】
また、2個のメモリセルアレイ2にそれぞれ対応する2個の行デコーダ3Aが設けられており、それぞれのメモリセルアレイ2を横切るワード線は独立に選択することができる。このため、各行デコーダ3Aが駆動すべきワード線の長さは、前述した実施の形態1において行デコーダ3が駆動すべきワード線の長さの半分で済む。その結果、行デコーダが消費する電力の省電力化を図ることができる。
【0081】
(実施の形態3)
図3は、実施の形態3に係る半導体記憶装置100Bの構成を示すブロック図である。図1を参照して前述した半導体記憶装置100の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0082】
半導体記憶装置100Bは、SRAMによって構成されている。半導体記憶装置100Aは、SRAMマクロ10Bを備えている。SRAMマクロ10Bには、略長方形状をした2個のメモリセルアレイ2Bが列方向に沿って設けられている。
【0083】
各メモリセルアレイ2Bは、それぞれが所定の間隔を空けて列方向に沿って配置されたn個(nは2以上の整数)のメモリセル4によってそれぞれ構成されたm列(mは2以上の整数)のメモリセル列をそれぞれ有している。各メモリセルアレイ2Bには、m列のメモリセル列のうち欠陥を有する欠陥メモリセル5を含む欠陥メモリセル列を救済するために、それぞれが所定の間隔を空けて列方向に沿って配置されたn個の冗長メモリセル6Bによって構成された少なくとも1列の冗長メモリセル列7Bがそれぞれ設けられている。
【0084】
SRAMマクロ10には、一方のメモリセルアレイ2Bに設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置されたn本のワード線WLa(0)、…、WLa(n−1)が、一方のメモリセルアレイ2Bを横切るように設けられている。また、SRAMマクロ10には、他方のメモリセルアレイ2Bに設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置された複数のワード線WLb(0)、…、WLb(n−1)が、他方のメモリセルアレイ2Bを横切るように設けられている。
【0085】
2個のメモリセルアレイ2Bの間には、データ入出力回路12Bが2個のメモリセルアレイ2Bにそれぞれ対向するように設けられている。データ入出力回路12Bには、列デコーダ9Bが設けられている。実施の形態3に係るSRAMは、大容量のメモリセルが搭載され、特に列方向に多数のメモリセルが配列される構成を想定しており、それゆえ長配線となる相補ビット線対の配線負荷による動作速度の低下を抑制するために、メモリセルアレイ領域をデータ入出力回路部12Bにより上下2つのプレーン(2個のメモリセルアレイ)に分割することにより、相補ビット線対の配線負荷を低減させている。
【0086】
SRAMマクロ10Bには、各メモリセルアレイ2Bにそれぞれ設けられたm列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対BLb(0)/NBLb(0)、…、BLb(m−1)/NBLb(m−1)が一方のメモリセル2B、列デコーダ9Bおよび他方のメモリセル2Bを横切るように設けられている。
【0087】
半導体記憶装置100Bには、一方のメモリセルアレイ2Bを挟んで列デコーダ9Bと対向するように列方向冗長救済信号生成回路1BがSRAMマクロ10Bの外部に設けられている。列方向冗長救済信号生成回路1Bは、選択的に切断することにより欠陥メモリセル5のアドレスを記憶するための複数の図示しないヒューズを備えており、ヒューズに記憶された欠陥メモリセル5のアドレスに基づいて、欠陥メモリセル5を有する欠陥メモリセル列のアドレスを示す冗長救済信号を生成する。
【0088】
列デコーダ9Bと列方向冗長救済信号生成回路1Bとの間には、冗長救済信号を列デコーダ9Bへ供給するための冗長救済信号線8Bが一方のメモリセルアレイ2Bを横切るように配置されている。冗長救済信号線8Bは、互いに隣接する相補ビット線対BLb(i−1)/NBLb(i−1)と相補ビット線対BLb(i)/NBLb(i)との間を通るように配置されている。冗長救済信号線8Bと相補ビット線対BLb(0)/NBLb(0)ないし相補ビット線対BLb(m−1)/NBLb(m−1)とは同一の配線層に形成されている。
【0089】
各行デコーダ3は、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、受け取った行アドレス信号に基づいてワード線のいずれかを選択する。列デコーダ9Bは、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLb(0)/NBLb(0)、…、BLb(m−1)/NBLb(m−1)のいずれかを選択する。
【0090】
データ入出力回路12Bは、行デコーダ3および列デコーダ9Bによって選択されたメモリセルに対してデータを書き込み、または選択されたメモリセルからデータを読み出す。
【0091】
SRAMマクロ10Bには、制御回路11が設けられている。制御回路11は、各行デコーダ3および列デコーダ9Bが設けられたデータ入出力回路12Bの動作を制御する。
【0092】
このように構成された半導体記憶装置100Bの動作を説明する。まず、外部から入力される行アドレス信号および列アドレス信号によって、欠陥を有さないメモリセル4が指定されているときの動作を説明する。
【0093】
行アドレス信号が各行デコーダ3に入力されると、各行デコーダ3は入力された行アドレス信号によって示されるアドレスに応じて、対応するワード線を選択する。そして、選択されたワード線に対応するメモリセル4が、対応するビット線対BLa(i)/NBLa(i)と電気的に接続される。
【0094】
データ入出力回路12Bに設けられた列デコーダ9Bは、外部から入力された列アドレス信号によって示されるアドレスと列方向冗長救済信号生成回路1Bによって生成された冗長救済信号が示す欠陥メモリセル5を有する欠陥メモリセル列のアドレスとを比較し、両者が一致していないので、欠陥を有さないメモリセル4に対応するビット線対BLa(i−1)/NBLa(i−1)を選択する。このため、メモリセル4と電気的に接続されたビット線対BLa(i−1)/NBLa(i−1)は、データ入出力回路12Bと電気的に接続される。
【0095】
書き込み動作時においては、データ入出力回路12Bへ外部から入力された入力データがビット線対BLa(i−1)/NBLa(i−1)を通ってメモリセル4へ書き込まれる。読み出し動作時においては、メモリセル4に記憶されているデータがビット線対BLa(i−1)/NBLa(i−1)を通ってデータ入出力回路12Bへ読み出され、データ入出力回路12Bから外部へ出力される。
【0096】
次に、外部から入力される行アドレス信号および列アドレス信号によって指定されるメモリセルが欠陥を有する欠陥メモリセル5であるときの動作を説明する。
【0097】
欠陥メモリセル5を指定する列アドレス信号が列デコーダ9Bに入力されると、列デコーダ9Bは、入力された列アドレス信号によって示されるアドレスと、列方向冗長救済信号生成回路1Bによって生成された冗長救済信号が示す欠陥メモリセル5を有する欠陥メモリセル列のアドレスとを比較し、両者が一致しているので、列デコーダ9Bは、欠陥メモリセル5に対応するビット線対BLa(i)/NBLa(i)を選択する替わりに冗長メモリセル6Bに対応するビット線対BLa(r)/NBLa(r)を選択する。このように、欠陥メモリセル5を含む欠陥メモリセル列を冗長メモリセル6を含む冗長メモリセル列7Bに機能的に置き換えることによって、欠陥メモリセル5を救済することができる。
【0098】
以上のように実施の形態3によれば、列方向冗長救済信号生成回路1Bは、一方のメモリセルアレイ2Bを挟んで列デコーダ9Bと対向するように配置されている。このため、列方向冗長救済信号生成回路1Bの配置に起因する面積ロスを低減することができる。
【0099】
(実施の形態4)
図4は、実施の形態4に係る半導体記憶装置100Cの構成を示すブロック図である。図1および図3を参照して前述した半導体記憶装置100および100Bの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0100】
半導体記憶装置100Cは、SRAMによって構成されている。半導体記憶装置100Cは、SRAMマクロ10Cを備えている。SRAMマクロ10Cには、略長方形状をした4個のメモリセルアレイ2Cが2行2列のマトリックス状に設けられている。
【0101】
各メモリセルアレイ2Cは、それぞれが所定の間隔を空けて行方向に沿って配置されたn個(nは2以上の整数)のメモリセル4によってそれぞれ構成されたn行のメモリセル行をそれぞれ有している。各メモリセルアレイ2Cには、n行のメモリセル行のうち欠陥を有する欠陥メモリセル5を含む欠陥メモリセル行を救済するために、それぞれが所定の間隔を空けて行方向に沿って配置されたn個の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行7がそれぞれ設けられている。さらに、各メモリセルアレイ2Cには、n列のメモリセル列のうち欠陥を有する欠陥メモリセル5を含む欠陥メモリセル列を救済するために、それぞれが所定の間隔を空けて列方向に沿って配置された少なくともn個の冗長メモリセルによって構成された少なくとも1列の冗長メモリセル列7Bがそれぞれ設けられている。
【0102】
図4において右上に配置されたメモリセルアレイ2Cと左上に配置されたメモリセルアレイ2Cとの間に、行デコーダ3が2個のメモリセルアレイ2Cにそれぞれ対向するように設けられており、右下に配置されたメモリセルアレイ2Cと左下に配置されたメモリセルアレイ2Cとの間に、行デコーダ3が2個のメモリセルアレイ2Cにそれぞれ対向するように設けられている。
【0103】
SRAMマクロ10Cには、右上および左上のメモリセルアレイ2Cにそれぞれ設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置されたn本のワード線WLa(0)、…、WLa(n−1)が、右上のメモリセルアレイ2Cと行デコーダ3と左上のメモリセルアレイ2Cとをそれぞれ横切るように設けられている。また、SRAMマクロ10には、右上および左上のメモリセルアレイ2にそれぞれ設けられた少なくとも1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WLa(r)(rは1以上の整数)が、右上のメモリセルアレイ2Cと行デコーダ3と左上のメモリセルアレイ2Cとをそれぞれ横切るように設けられている。
【0104】
SRAMマクロ10Cには、右下および左下のメモリセルアレイ2Cにそれぞれ設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置されたn本のワード線WLb(0)、…、WLb(n−1)が、右下のメモリセルアレイ2Cと行デコーダ3と左下のメモリセルアレイ2Cとをそれぞれ横切るように設けられている。また、SRAMマクロ10には、右下および左下のメモリセルアレイ2Cにそれぞれ設けられた少なくとも1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WLb(r)(rは1以上の整数)が、右下のメモリセルアレイ2Cと行デコーダ3と左下のメモリセルアレイ2Cとをそれぞれ横切るように設けられている。
【0105】
SRAMマクロ10Cには、右上および右下のメモリセルアレイ2Cにそれぞれ設けられたn列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたn組の相補ビット線対BLa(0)/NBLa(0)、…、BLa(n−1)/NBLa(n−1)が右上のメモリセル2C、列デコーダ9Bおよび右下のメモリセル2Cを横切るように設けられている。SRAMマクロ10Cには、左上および左下のメモリセルアレイ2Cにそれぞれ設けられたn列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたn組の相補ビット線対BLb(0)/NBLb(0)、…、BLb(n−1)/NBLb(n−1)が左上のメモリセル2C、列デコーダ9Bおよび左下のメモリセル2Cを横切るように設けられている。
【0106】
半導体記憶装置100Cには、右上のメモリセルアレイ2Cを挟んで上側の行デコーダ3と対向するように行方向冗長救済信号生成回路1がSRAMマクロ10Cの外部に設けられており、右下のメモリセルアレイ2Cを挟んで下側の行デコーダ3と対向するように行方向冗長救済信号生成回路1がSRAMマクロ10Cの外部に設けられている。各行方向冗長救済信号生成回路1は、選択的に切断することにより欠陥メモリセル5のアドレスを記憶するための複数の図示しないヒューズを備えており、ヒューズに記憶された欠陥メモリセル5のアドレスに基づいて、欠陥メモリセル5を有する欠陥メモリセル行のアドレスを示す冗長救済信号をそれぞれ生成する。
【0107】
各行デコーダ3と各冗長救済信号生成回路1との間には、冗長救済信号を行デコーダ3へそれぞれ供給するための2本の冗長救済信号線8が右上および右下のメモリセルアレイ2をそれぞれ横切るようにそれぞれ配置されている。上側の冗長救済信号線8は、互いに隣接するワード線WLa(j)とワード線WLa(j−1)との間を通るように配置されている。冗長救済信号線8とワード線WLa(0)ないしワード線WLa(n−1)とは同一の配線層に形成されている。下側の冗長救済信号線8は、互いに隣接するワード線WLb(j)とワード線WLb(j−1)との間を通るように配置されている。冗長救済信号線8とワード線WLb(0)ないしワード線WLb(n−1)とは同一の配線層に形成されている。
【0108】
半導体記憶装置100Cには、右上のメモリセルアレイ2Cを挟んで右側の列デコーダ9Bと対向するように列方向冗長救済信号生成回路1BがSRAMマクロ10Cの外部に設けられており、左上のメモリセルアレイ2Cを挟んで左側の列デコーダ9Bと対向するように列方向冗長救済信号生成回路1BがSRAMマクロ10Cの外部に設けられている。
【0109】
各列方向冗長救済信号生成回路1Bは、選択的に切断することにより欠陥メモリセル5のアドレスを記憶するための複数の図示しないヒューズをそれぞれ備えており、ヒューズに記憶された欠陥メモリセル5のアドレスに基づいて、欠陥メモリセル5を有する欠陥メモリセル列のアドレスを示す冗長救済信号をそれぞれ生成する。
【0110】
各列デコーダ9Bと各列方向冗長救済信号生成回路1Bとの間には、冗長救済信号を各列デコーダ9Bへそれぞれ供給するための2本の冗長救済信号線8Bが右上および左上のメモリセルアレイ2Cをそれぞれ横切るように配置されている。右側の冗長救済信号線8Bは、互いに隣接する相補ビット線対BLa(i−1)/NBLa(i−1)と相補ビット線対BLa(i)/NBLa(i)との間を通るように配置されている。冗長救済信号線8と相補ビット線対BLa(0)/NBLa(0)ないし相補ビット線対BLa(n−1)/NBLb(n−1)とは同一の配線層に形成されている。左側の冗長救済信号線8Bは、互いに隣接する相補ビット線対BLb(i−1)/NBLb(i−1)と相補ビット線対BLb(i)/NBLb(i)との間を通るように配置されている。冗長救済信号線8と相補ビット線対BLb(0)/NBLb(0)ないし相補ビット線対BLb(n−1)/NBLb(n−1)とは同一の配線層に形成されている。
【0111】
上側の行デコーダ3は、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、対応する行方向冗長救済信号生成回路1によって生成された冗長救済信号に応じて、冗長メモリセル行7に沿って配置されたワード線WLa(r)を選択する。下側の行デコーダ3は、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、対応する行方向冗長救済信号生成回路1によって生成された冗長救済信号に応じて、冗長メモリセル行7に沿って配置されたワード線WLb(r)を選択する。右側の列デコーダ9Bは、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号を受け取り、対応する列方向冗長救済信号生成回路1Bによって生成された冗長救済信号に応じて、冗長メモリセル列7Bに沿って配置された相補ビット線対BLa(r)/NBLa(r)を選択する。左側の列デコーダ9Bは、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号を受け取り、対応する列方向冗長救済信号生成回路1Bによって生成された冗長救済信号に応じて、冗長メモリセル列7Bに沿って配置された相補ビット線対BLb(r)/NBLb(r)を選択する。
【0112】
SRAMマクロ10Cには、制御回路11が設けられている。制御回路11は、各行デコーダ3および各列デコーダ9Bがそれぞれ設けられたデータ入出力回路12Bの動作を制御する。
【0113】
実施の形態4に係るSRAMは、大容量のメモリセルが搭載された構成を想定しており、それゆえ長配線となるワード線およびビット線の配線負荷による動作速度の低下を抑制するために、メモリセルアレイを上側の行デコーダ3により左右2つのメモリセルアレイ2Cに分割し、下側の行デコーダ3により左右2つのメモリセルアレイ2Cに分割することにより、ワード線の配線負荷を低減させている。さらに、右側のデータ入出力回路12Bにより上下2つのメモリセルアレイ2Cに分割し、左側のデータ入出力回路12Bにより上下2つのメモリセルアレイ2Cに分割することにより、ビット線の配線負荷を低減させている。
【0114】
実施の形態4においては、行方向のみならず列方向への冗長救済機能を備えており、外部より選択された欠陥メモリを含むメモリセル行との置換えを行う冗長メモリセル行に欠陥が含まれており救済不可能な場合は、冗長用メモリセルアレイ列への置換えを行うことができ、救済することができる。このように行方向および列方向に冗長機能を有することにより、自由度の高い冗長救済が可能となる。
【0115】
以上のように実施の形態4によれば、上側の行方向冗長救済信号生成回路1は、右上のメモリセルアレイを挟んで上側の行デコーダ3と対向するように配置されており、下側の行方向冗長救済信号生成回路1は、右下のメモリセルアレイを挟んで下側の行デコーダ3と対向するように配置されており、右側の列方向冗長救済信号生成回路1Bは、右上のメモリセルアレイ2Cを挟んで右側の列デコーダ9Bと対向するように配置されており、左側の列方向冗長救済信号生成回路1Bは、左上のメモリセルアレイ2Cを挟んで左側の列デコーダ9Bと対向するように配置されている。このため、冗長救済信号生成回路の配置に起因する面積ロスを低減することができる半導体記憶装置を提供することができる。
【0116】
(実施の形態5)
図5は、実施の形態5に係る半導体記憶装置100Dの構成を示すブロック図である。図2を参照して前述した半導体記憶装置100Aの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【0117】
半導体記憶装置100Dは、SRAMによって構成されている。半導体記憶装置100Dは、SRAMマクロ10Dを備えている。SRAMマクロ10Dには、略長方形状をした2個のメモリセルアレイ2が行方向に沿って設けられている。
【0118】
各メモリセルアレイ2は、それぞれが所定の間隔を空けて行方向に沿って配置されたm個(mは2以上の整数)のメモリセル4によってそれぞれ構成されたn行(nは2以上の整数)のメモリセル行をそれぞれ有している。各メモリセルアレイ2には、n行のメモリセル行のうち欠陥を有する欠陥メモリセル5を含む欠陥メモリセル行を救済するために、それぞれが所定の間隔を空けて行方向に沿って配置されたm個の冗長メモリセル6によって構成された少なくとも1行の冗長メモリセル行7がそれぞれ設けられている。
【0119】
2個のメモリセルアレイ2の間には、2個のメモリセルアレイ2にそれぞれ対応する2個の行方向冗長救済信号生成回路1が列方向に沿って設けられている。各行方向冗長救済信号生成回路1は、対応するメモリセルアレイ2における欠陥メモリセル5を有する欠陥メモリセル行のアドレスを示す冗長救済信号をそれぞれ生成する。
【0120】
SRAMマクロ10Dには、各メモリセルアレイ2にそれぞれ設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置された複数のワード線WL(0)、…、WL(n−1)が、一方のメモリセルアレイ2と各行方向冗長救済信号生成回路1と他方のメモリセルアレイ2とをそれぞれ横切るように設けられている。また、SRAMマクロ10には、各メモリセルアレイ2にそれぞれ設けられた少なくとも1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WL(r)(rは1以上の整数)が、一方のメモリセルアレイ2と一方の行方向冗長救済信号生成回路1と他方のメモリセルアレイ2とをそれぞれ横切るように設けられている。
【0121】
一方のメモリセルアレイ2には、m列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対BLa(0)/NBLa(0)、…、BLa(m−1)/NBLa(m−1)が設けられている。他方のメモリセルアレイ2には、m列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対BLb(0)/NBLb(0)、…、BLb(m−1)/NBLb(m−1)が設けられている。
【0122】
半導体記憶装置100Dには、一方のメモリセルアレイ2を挟んで行方向冗長救済信号生成回路1と対向するように行デコーダ3AがSRAMマクロ10Dの外部に設けられており、他方のメモリセルアレイ2を挟んで行方向冗長救済信号生成回路1と対向するように行デコーダ3AがSRAMマクロ10Dの外部に設けられている。
【0123】
一方の行デコーダ3Aと、対応する冗長救済信号生成回路1との間には、冗長救済信号を一方の行デコーダ3Aへ供給するための冗長救済信号線8が一方のメモリセルアレイ2を横切るように配置されている。冗長救済信号線8は、互いに隣接するワード線WL(j)とワード線WL(j−1)との間を通るように配置されている。冗長救済信号線8とワード線WL(0)ないしワード線WL(n−1)とは同一の配線層に形成されている。
【0124】
他方の行デコーダ3Aと、対応する冗長救済信号生成回路1との間には、冗長救済信号を他方の行デコーダ3Aへ供給するための冗長救済信号線8が他方のメモリセルアレイ2を横切るように配置されている。冗長救済信号線8は、互いに隣接するワード線WL(k)とワード線WL(k−1)との間を通るように配置されている。冗長救済信号線8とワード線WL(0)ないしワード線WL(n−1)とは同一の配線層に形成されている。
【0125】
各行デコーダ3Aは、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号をそれぞれ受け取り、それぞれ対応する冗長救済信号生成回路1によって生成された冗長救済信号に応じて、冗長メモリセル行7に沿って配置されたワード線WL(r)をそれぞれ選択する。
【0126】
SRAMマクロ10Dは、2個のメモリセルアレイ2にそれぞれ対向するように配置された2個のデータ入出力回路12を有している。各データ入出力回路12には、列デコーダ9がそれぞれ設けられている。一方のメモリセルアレイ2に対向する列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLa(0)/NBLa(0)、…、BLa(m−1)/NBLa(m−1)のいずれかを選択する。他方のメモリセルアレイ2に対向する列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLb(0)/NBLb(0)、…、BLb(m−1)/NBLb(m−1)のいずれかを選択する。各データ入出力回路12は、各行デコーダ3Aおよび各列デコーダ9によって選択されたメモリセルに対してデータを書き込み、または選択されたメモリセルからデータを読み出す。
【0127】
SRAMマクロ10Dには、制御回路11が設けられている。制御回路11は、各行デコーダ3Aおよび各列デコーダ9がそれぞれ設けられたデータ入出力回路12の動作を制御する。
【0128】
このように、各冗長救済信号線8を、メモリセルアレイ2を横切るように配線することで、各メモリセルアレイ2にそれぞれに対応する行方向冗長救済信号生成回路部1を、2個のメモリセルアレイ2の間の共通の領域内に配置することができる。前述した実施の形態1および実施の形態2における構成のように、行方向冗長救済信号生成回路部をSRAMマクロの外側に配置する場合に比べて、さらに面積的に有利な配置が可能となる。
【0129】
(実施の形態6)
図6は、実施の形態6に係る半導体記憶装置100Eの構成を示すブロック図である。図5を参照して前述した半導体記憶装置100Dの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体記憶装置100Dと異なる点は、2個の行方向冗長救済信号生成回路1の替わりに1個の行方向冗長救済信号生成回路1Eを備えている点である。
【0130】
図7は、行方向冗長救済信号生成回路1Eの構成を示すブロック図である。行方向冗長救済信号生成回路1Eは、冗長救済情報記憶部21を備えている。冗長救済情報記憶部21には、複数の第1冗長救済信号を表す情報と複数の第2冗長救済信号を表す情報とが記憶されている。第1冗長救済信号は、一方のメモリセル2における不良メモリセル行を示すアドレスを表しており、第2冗長救済信号は、他方のメモリセル2における不良メモリセル行を示すアドレスを表している。
【0131】
行方向冗長救済信号生成回路1Eには、スイッチ素子群22Aおよび22Bが設けられている。スイッチ素子群22Aおよび22Bは、n個のスイッチによってそれぞれ構成されており、冗長救済情報記憶部21に記憶された情報によって表される第1冗長救済信号および第2冗長救済信号を右側の行デコーダ3Aおよび左側の行デコーダ3Aへそれぞれ供給するように動作する。
【0132】
行方向冗長救済信号生成回路1Eは、スイッチ開閉制御回路23を備えている。スイッチ開閉制御回路23は、スイッチ素子群22Aを制御するために設けられたPチャネルMOSトランジスタ24Aおよびヒューズ25Aと、スイッチ素子群22Bを制御するために設けられたPチャネルMOSトランジスタ24Bおよびヒューズ25Bとを有している。PチャネルMOSトランジスタ24Aおよび24Bは、ゲート端子が電源電位によって固定されており、かつ高いオン抵抗を有している。
【0133】
このように構成された半導体記憶装置100Eにおいては、スイッチ開閉制御回路23は、ヒューズ25Aの切断の有無に応じてスイッチ素子群22Aへスイッチ開閉制御信号を出力し、ヒューズ25Bの切断の有無に応じてスイッチ素子群22Bへ他のスイッチ開閉制御信号を出力する。
【0134】
具体的には、ヒューズ25A、25Bが切断されていない状態においては、PチャンネルMOSトランジスタ24A、24Bが高いオン抵抗を有するため、ヒューズ25A、25Bを介して接地電位がスイッチ開閉制御信号として出力される。また一方でヒューズ25A、25Bが切断されている状態においては、PチャネルMOSトランジスタ24A、24Bを介して電源電位がスイッチ開閉制御信号として出力される。つまりヒューズ25A、25Bのうち、いずれか一方を切断することにより、スイッチ開閉制御信号を電源電位もしくは接地電位のいずれかの固定電位信号とすることができ、それによりスイッチ素子群22Aおよび22Bのうちいずれか一方がオン状態になる。その結果、オン状態になったスイッチ素子群を介して冗長救済情報記憶部21に記憶されていた冗長救済情報である冗長救済信号が出力され、救済すべきメモリセルアレイが選択されることになる。
【0135】
また冗長救済情報を記憶する冗長救済情報記憶部21にて記憶されたNビットの冗長救済信号はスイッチ素子群22Aおよび22Bを介して、冗長救済信号としてそれぞれメモリセルアレイへ出力される。
【0136】
なお、実施の形態6におけるSRAM自体の読出しおよび書込み動作は、前述した実施の形態1ないし実施の形態5と同様であるので、その説明を省略する。
【0137】
このように、冗長救済信号線8を2個のメモリセルアレイ2上にてそれぞれ配線することで、2個のメモリセルアレイ2のそれぞれに共通な行方向冗長救済信号生成回路部1Eを、2個のメモリセルアレイ2の間の共通の領域内に配置することができる。実施の形態1および実施の形態2の構成のように、行方向冗長救済信号生成回路部をSRAMマクロの外部に配置する構成に比べて、(実施の形態5の場合と同様に)さらに面積的に有利な配置が可能となる。さらに冗長救済情報を記憶させるヒューズをも共有化することができるため、更なる面積的なメリットを得ることができる。
【0138】
また行方向冗長救済信号生成回路部1Eがスイッチ素子群22Aおよび22Bを備えているため、2個のメモリセルアレイ2において、双方のメモリセルアレイ2の間で、置換されるべきメモリセル行数が異なるような救済方法を採ることも可能となるため、より自由度の高い冗長救済機能を得ることができる。
【0139】
さらに前述した実施の形態1ないし実施の形態5と同様に、2本の行方向冗長救済信号線8を、それぞれ2個のメモリセルアレイ2内において、隣接するワード線間にて、各々と平行かつ同一配線層にて配線することにより、互いに隣接する各ワード線間において遮蔽効果を持たせることができる。
【0140】
なお、実施の形態6における応用例として、行方向冗長救済回路1Eを2個の行デコーダ3Aの間に配置し、2個のメモリセルアレイ2をそれぞれ2個の行デコーダ3Aを挟んで行方向冗長救済信号生成回路1Eと対向する位置に配置する構成においても、冗長救済情報を記憶させるヒューズを共有化することができ、同様の効果を得ることができる。
【0141】
【発明の効果】
以上のように本発明によれば、空きスペースを低減し、面積ロスを抑えることができる半導体記憶装置を提供することができる。
【0142】
また本発明によれば、SRAMマクロにおけるワード線の配線が制約を受けないように冗長救済信号生成回路が配置された半導体記憶装置を提供することができる。
【図面の簡単な説明】
【図1】実施の形態1に係る半導体記憶装置の構成を示すブロック図
【図2】実施の形態2に係る半導体記憶装置の構成を示すブロック図
【図3】実施の形態3に係る半導体記憶装置の構成を示すブロック図
【図4】実施の形態4に係る半導体記憶装置の構成を示すブロック図
【図5】実施の形態5に係る半導体記憶装置の構成を示すブロック図
【図6】実施の形態6に係る半導体記憶装置の構成を示すブロック図
【図7】実施の形態6に係る半導体記憶装置に設けられた行方向冗長救済信号生成回路の構成を示すブロック図
【図8】従来の半導体記憶装置の構成を示すブロック図
【図9】従来の他の半導体記憶装置の構成を示すブロック図
【符号の説明】
1 行方向冗長救済信号生成回路
2 メモリセルアレイ
3 行デコーダ
4 メモリセル
5 欠陥メモリセル
6 冗長メモリセル
7 冗長メモリセル行
8 冗長救済信号線
9 列デコーダ
10 SRAMマクロ
11 制御回路
12 データ入出力回路
21 冗長救済情報記憶部
22A、22B スイッチ素子群
23 スイッチ開閉制御回路
24A、24B PチャネルMOSトランジスタ
25A、25B ヒューズ

Claims (10)

  1. それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行と、複数列のメモリセル列のうち前記欠陥メモリセルを含む欠陥メモリセル列を救済するためにそれぞれが所定の間隔を空けて列方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1列の冗長メモリセル列とをそれぞれ含んでいる第1メモリセルアレイ、第2メモリセルアレイ、第3メモリセルアレイおよび第4メモリセルアレイと、
    前記欠陥メモリセル行のアドレスをそれぞれ示す第1および第2行方向冗長救済信号をそれぞれ生成する第1および第2行方向冗長救済信号生成回路と、
    アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記第1および第2行方向冗長救済信号生成回路によってそれぞれ生成された前記第1および第2行方向冗長救済信号に応じて前記冗長メモリセル行をそれぞれ選択する第1および第2行デコーダと、
    前記欠陥メモリセル列のアドレスをそれぞれ示す第1および第2列方向冗長救済信号をそれぞれ生成する第1および第2列方向冗長救済信号生成回路と、
    前記アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号を受け取り、前記第1および第2列方向冗長救済信号生成回路によってそれぞれ生成された前記第1および第2列方向冗長救済信号に応じて前記冗長メモリセル列をそれぞれ選択する第1および第2列デコーダとを具備しており、
    前記第1行デコーダは、行方向に沿って配置された前記第1メモリセルアレイと前記第2メモリセルアレイとの間に配置されており、
    前記第2行デコーダは、前記行方向に沿って配置された前記第3メモリセルアレイと前記第4メモリセルアレイとの間に配置されており、
    前記第1列デコーダは、列方向に沿って配置された前記第1メモリセルアレイと前記第3メモリセルアレイとの間に配置されており、
    前記第2列デコーダは、前記列方向に沿って配置された前記第2メモリセルアレイと前記第4メモリセルアレイとの間に配置されており、
    前記第1行方向冗長救済信号生成回路は、前記第1メモリセルアレイを挟んで前記第1行デコーダと対向するように配置されており、
    前記第2行方向冗長救済信号生成回路は、前記第3メモリセルアレイを挟んで前記第2行デコーダと対向するように配置されており、
    前記第1列方向冗長救済信号生成回路は、前記第1メモリセルアレイを挟んで前記第1列デコーダと対向するように配置されており、
    前記第2列方向冗長救済信号生成回路は、前記第2メモリセルアレイを挟んで前記第2列デコーダと対向するように配置されていることを特徴とする半導体記憶装置。
  2. 前記第1行デコーダと前記第1行方向冗長救済信号生成回路との間には、前記第1行方向冗長救済信号を前記第1行デコーダへ供給するための第1行方向冗長救済信号線が前記第1メモリセルアレイを横切るように配置されており、
    前記第2行デコーダと前記第2行方向冗長救済信号生成回路との間には、前記第2行方向冗長救済信号を前記第2行デコーダへ供給するための第2行方向冗長救済信号線が前記第3メモリセルアレイを横切るように配置されており、
    前記第1列デコーダと前記第1列方向冗長救済信号生成回路との間には、前記第1列方向冗長救済信号を前記第1列デコーダへ供給するための第1列方向冗長救済信号線が前記第1メモリセルアレイを横切るように配置されており、
    前記第2列デコーダと前記第2列方向冗長救済信号生成回路との間には、前記第2列方向冗長救済信号を前記第2列デコーダへ供給するための第2列方向冗長救済信号線が前記第2メモリセルアレイを横切るように配置されている、請求項記載の半導体記憶装置。
  3. それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行とをそれぞれ含む第1メモリセルアレイおよび第2メモリセルアレイと、
    前記第1メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第1冗長救済信号を生成する第1冗長救済信号生成回路と、
    前記第2メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第2冗長救済信号を生成する第2冗長救済信号生成回路と、
    アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記第1冗長救済信号生成回路によって生成された前記第1冗長救済信号に応じて、前記第1メモリセルアレイに含まれる冗長メモリセル行を選択する第1行デコーダと、
    前記行アドレス信号を受け取り、前記第2冗長救済信号生成回路によって生成された前記第2冗長救済信号に応じて、前記第2メモリセルアレイに含まれる冗長メモリセル行を選択する第2行デコーダとを具備しており、
    前記第1冗長救済信号生成回路および前記第2冗長救済信号生成回路は、前記第1メモリセルアレイと前記第2メモリセルアレイとの間にそれぞれ配置されており、
    前記第1行デコーダは、前記第1メモリセルアレイを挟んで前記第1冗長救済信号生成回路と対向するように配置されており、
    前記第2行デコーダは、前記第2メモリセルアレイを挟んで前記第2冗長救済信号生成回路と対向するように配置されていることを特徴とする半導体記憶装置。
  4. 前記第1行デコーダと前記第1冗長救済信号生成回路との間には、前記第1冗長救済信号を前記第1行デコーダへ供給するための第1冗長救済信号線が前記第1メモリセルアレイを横切るように配置されており、
    前記第2行デコーダと前記第2冗長救済信号生成回路との間には、前記第2冗長救済信号を前記第2行デコーダへ供給するための第2冗長救済信号線が前記第2メモリセルアレイを横切るように配置されている、請求項記載の半導体記憶装置。
  5. 前記半導体記憶装置は、スタティックラム(SRAM)であり、
    前記第1および第2メモリセルアレイと前記第1および第2冗長救済信号生成回路とは、SRAMマクロの内部に配置されており、
    前記第1および第2行デコーダは、前記SRAMマクロの外部に配置されている、請求項記載の半導体記憶装置。
  6. それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行とをそれぞれ含む第1メモリセルアレイおよび第2メモリセルアレイと、
    前記第1メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第1冗長救済信号と前記第2メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第2冗長救済信号とを生成する冗長救済信号生成回路と、
    アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記第1冗長救済信号に応じて、前記第1メモリセルアレイに含まれる冗長メモリセル行を選択する第1行デコーダと、
    前記行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記第2冗長救済信号に応じて、前記第2メモリセルアレイに含まれる冗長メモリセル行を選択する第2行デコーダとを具備しており、
    前記冗長救済信号生成回路は、前記第1メモリセルアレイと前記第2メモリセルアレイとの間に配置されており、
    前記第1行デコーダは、前記第1メモリセルアレイを挟んで前記冗長救済信号生成回路と対向するように配置されており、
    前記第2行デコーダは、前記第2メモリセルアレイを挟んで前記冗長救済信号生成回路と対向するように配置されていることを特徴とする半導体記憶装置。
  7. 前記第1行デコーダと前記冗長救済信号生成回路との間には、前記第1冗長救済信号を前記第1行デコーダへ供給するための第1冗長救済信号線が前記第1メモリセルアレイを横切るように配置されており、
    前記第2行デコーダと前記冗長救済信号生成回路との間には、前記第2冗長救済信号を前記第2行デコーダへ供給するための第2冗長救済信号線が前記第2メモリセルアレイを横切るように配置されている、請求項記載の半導体記憶装置。
  8. 前記半導体記憶装置は、スタティックラム(SRAM)であり、
    前記第1および第2メモリセルアレイと前記冗長救済信号生成回路とは、SRAMマクロの内部に配置されており、
    前記第1および第2行デコーダは、前記SRAMマクロの外部に配置されている、請求項記載の半導体記憶装置。
  9. 前記冗長救済信号生成回路は、前記第1冗長救済信号を表す情報と前記第2冗長救済信号を表す情報とが記憶された冗長救済情報メモリと、
    前記冗長救済情報メモリに記憶された情報によって表される前記第1冗長救済信号および前記第2冗長救済信号を前記第1行デコーダおよび前記第2行デコーダへそれぞれ供給するように動作するスイッチ手段と、
    前記スイッチ手段の動作を制御するスイッチ制御手段とを有している、請求項記載の半導体記憶装置。
  10. それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行とをそれぞれ含む第1メモリセルアレイおよび第2メモリセルアレイと、
    前記第1メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第1冗長救済信号と前記第2メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第2冗長救済信号とを生成する冗長救済信号生成回路と、
    アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記第1冗長救済信号に応じて、前記第1メモリセルアレイに含まれる冗長メモリセル行を選択する第1行デコーダと、
    前記行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記第2冗長救済信号に応じて、前記第2メモリセルアレイに含まれる冗長メモリセル行を選択する第2行デコーダとを具備しており、
    前記冗長救済信号生成回路は、前記第1メモリセルアレイと前記第2メモリセルアレイとの間に配置されており、
    前記第1行デコーダは、前記第1メモリセルアレイと前記冗長救済信号生成回路との間に配置されており、
    前記第2行デコーダは、前記第2メモリセルアレイと前記冗長救済信号生成回路との間に配置されていることを特徴とする半導体記憶装置。
JP2002220242A 2002-07-29 2002-07-29 半導体記憶装置 Expired - Fee Related JP3862220B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002220242A JP3862220B2 (ja) 2002-07-29 2002-07-29 半導体記憶装置
US10/628,168 US6937532B2 (en) 2002-07-29 2003-07-28 Semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002220242A JP3862220B2 (ja) 2002-07-29 2002-07-29 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2004062999A JP2004062999A (ja) 2004-02-26
JP3862220B2 true JP3862220B2 (ja) 2006-12-27

Family

ID=31184761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002220242A Expired - Fee Related JP3862220B2 (ja) 2002-07-29 2002-07-29 半導体記憶装置

Country Status (2)

Country Link
US (1) US6937532B2 (ja)
JP (1) JP3862220B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505684B1 (ko) * 2003-04-25 2005-08-02 삼성전자주식회사 칼럼 결함 복구가 가능한 캠 및 캄럼 결함 복구 방법
US7236385B2 (en) * 2004-06-30 2007-06-26 Micron Technology, Inc. Memory architecture
JP2006107590A (ja) * 2004-10-04 2006-04-20 Nec Electronics Corp 半導体集積回路装置及びそのテスト方法
US7280405B2 (en) * 2004-12-14 2007-10-09 Tower Semiconductor Ltd. Integrator-based current sensing circuit for reading memory cells
KR100902122B1 (ko) * 2007-04-17 2009-06-09 주식회사 하이닉스반도체 반도체 메모리장치
US8098540B2 (en) * 2008-06-27 2012-01-17 Qualcomm Incorporated Dynamic power saving memory architecture
US8675442B2 (en) 2011-10-04 2014-03-18 Qualcomm Incorporated Energy efficient memory with reconfigurable decoding
KR20140024669A (ko) * 2012-08-20 2014-03-03 에스케이하이닉스 주식회사 반도체메모리장치
US10658026B2 (en) * 2017-05-26 2020-05-19 Taiwan Semiconductor Manufacturing Company Limited Word line pulse width control circuit in static random access memory
US10388355B1 (en) 2017-12-08 2019-08-20 Rambus Inc. Dual-domain memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002777B1 (ko) * 1992-07-13 1996-02-26 삼성전자주식회사 반도체 메모리 장치의 로우 리던던시 장치
JP2980472B2 (ja) * 1992-12-21 1999-11-22 株式会社東芝 半導体記憶装置
KR100258975B1 (ko) * 1996-12-10 2000-06-15 윤종용 반도체 메모리장치
KR100278723B1 (ko) * 1997-11-27 2001-01-15 윤종용 개선된레이아웃을가지는반도체메모리장치
JP3786527B2 (ja) 1998-10-06 2006-06-14 富士通株式会社 半導体装置及び半導体チップ上レイアウト設計方法

Also Published As

Publication number Publication date
US20040022098A1 (en) 2004-02-05
US6937532B2 (en) 2005-08-30
JP2004062999A (ja) 2004-02-26

Similar Documents

Publication Publication Date Title
KR100392557B1 (ko) 반도체장치,컴퓨터시스템 및 액세스방법
US6084807A (en) Memory device with global redundancy
US4648075A (en) Redundancy circuit for a semiconductor memory device
KR950004623B1 (ko) 리던던시 효율이 향상되는 반도체 메모리 장치
JP3597501B2 (ja) 半導体集積回路
JPH0574191A (ja) 半導体記憶装置
JPH1050099A (ja) 多重化された冗長コラムデータ経路を備えた集積回路メモリ
JPH11177063A (ja) 半導体メモリ装置
US5272672A (en) Semiconductor memory device having redundant circuit
JP3862220B2 (ja) 半導体記憶装置
US7218558B2 (en) Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks
US5978291A (en) Sub-block redundancy replacement for a giga-bit scale DRAM
US6208569B1 (en) Method of and apparatus for sharing redundancy circuits between memory arrays within a semiconductor memory device
US6426901B2 (en) Logic consolidated semiconductor memory device having memory circuit and logic circuit integrated in the same chip
JP3751810B2 (ja) 半導体メモリ装置
US7061815B2 (en) Semiconductor memory device providing redundancy
JP3688443B2 (ja) 半導体記憶装置
JP4002749B2 (ja) 半導体装置
JP4693197B2 (ja) 半導体記憶装置
US6618300B2 (en) Semiconductor memory device and method for replacing redundancy circuit
JPH0997498A (ja) 読み出し専用半導体記憶装置
JP3469074B2 (ja) 半導体メモリ装置
JP3606567B2 (ja) Sram装置
JP7489524B1 (ja) 半導体記憶装置及びその制御方法
US6928008B2 (en) Semiconductor memory devices with data line redundancy schemes and method therefore

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees