KR100266624B1 - 메모리 리던던시 회로 - Google Patents

메모리 리던던시 회로 Download PDF

Info

Publication number
KR100266624B1
KR100266624B1 KR1019930002333A KR930002333A KR100266624B1 KR 100266624 B1 KR100266624 B1 KR 100266624B1 KR 1019930002333 A KR1019930002333 A KR 1019930002333A KR 930002333 A KR930002333 A KR 930002333A KR 100266624 B1 KR100266624 B1 KR 100266624B1
Authority
KR
South Korea
Prior art keywords
redundancy
decoder
defect
sub
decoders
Prior art date
Application number
KR1019930002333A
Other languages
English (en)
Other versions
KR940020428A (ko
Inventor
전용주
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019930002333A priority Critical patent/KR100266624B1/ko
Publication of KR940020428A publication Critical patent/KR940020428A/ko
Application granted granted Critical
Publication of KR100266624B1 publication Critical patent/KR100266624B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Abstract

본 발명은 메모리 리던던시 기술에 관한 것으로, 종래의 리던던시 시스템에 있어서는 불필요한 스페어라인이 소요되고, 또한 스페어 셀 자체의 존재할 확률이 높은 단점이 있으며, 디펙트 워드라인 한족 블록에 집중되어 있을 경우, 비록 디펙트 어드레스가 소수일 경우라도 서브블록내에 스페어 워드라인의 수보다 많으면 구제할 수 없게되는 결함이 있었는 바, 본 발명은 이를 해결하기 위하여 메인 디코더의 수를 추가하고 리던던시 디코더에 블록 코딩기능을 추가하여 디펙트 워드라인을 구제할 수 있게 함으로써 서브블록내에 존재하는 스페어 워드라인을 다른 서브블록에서 사용할 수 있게 되고, 메모리에서 빈번히 발생되는 디펙트들을 구제할 수 있게한 것이다.

Description

메모리 리던던시 회로
제1도 및 제2도는 일반적인 리던던시 블록도.
제3도는 본 발명의 메모리 리던던시 블록도.
제4도는 제3도에서 메인 디코더의 구성도.
제5도는 본 발명의 리던던시 디코더에 대한 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
MA0- MA3: 서브 블록 MX0- MX3: 메인 디코더
RD0- RD7: 리던던시 디코더 OR0- OR3: 오아게이트
본 발명은 메모리 리던던시(Redundancy) 기술에 관한 것으로, 특히 메모리의 고장을 수리(Repair)함에 있어서 오버헤드 면적율을 최소화 하면서 리페어 효율을 향상시키는데 적당하도록한 메모리 리던던시 회로에 관한 것이다.
일반적인 리던던시 구조에서는 제1도에서와 같이 데이타 라인과 워드라인에 각각 몇개씩의 스페어(Spare) 라인이 존재하여 셀의 고장을 수리하였으나 메모리의 용량이 증가함에 따라 워드라인의 길이 제한 때문에 제2도 및 제3도에서와 같은 서브어레이(Subarray) 개념의 리던던시 구조로 사용되어왔다.
제2도에서 서브블록(MA0-MA3)은 스페어 워드라인(SW0-SW3∼SW30-SW33)이 네개씩 포함되어 있으며, 또한 각각의 서브블록(MA0-MA3)에 해당하는 어드레스를 코딩할 수 있는 메인 퓨즈가 구비되어 있다. 리던던시 디코더(RD0-RD3)는 각각 서브블록(MA0-MA3)의 어레이가 리던던시 디코더(RD0-RD3)에 공유되어 있으므로 리던던시 디코더(RD0)를 프로그래밍할 경우, 각각의 서브블록(MA0-MA3)이 동시에 리플레이스된다. 따라서 디펙트 어드레스(W0)를 리플레이스할 경우 그 어드레스(W0)에 해당하는 어드레스를 각 서브블록의 메인 디코더 퓨즈에서 차단시키고, 리던던시 디코더(RD0-RD3)중에서 하나를 퓨즈프로그래밍하게된다.
제3도에서 각각의 서브블록(MA0-MA3)은 두개씩의 스페어 워드라인(SW0,SW2∼SW30-SW31)을 함유하고 있으며, 각 서브블록(MA0-MA3)에 고정된 리던던시 디코더(RD0-RD3)가 스페어 워드라인(SW0,SW2∼SW30-SW31)과 같은 수로 연결되어 있다. 디펙트(Defect) 워드라인(W0,W1)은 같은 블록내에 있는 스페어 워드라인으로 리플레이스될 수 있다.
먼저, 디펙트 워드라인(W0,W1)에 해당하는 어드레스를 메인 디코더(X0)의 퓨즈를 차단시키고, 이후, 리던던시 디코더(RD0,RD1)의 퓨즈를 디펙트 어드레스(W0,W1)에 일치하도록 차단시켜줌으로써 디펙트 어드레스(W0,W1)가 어드레스(SW0,SW1)로 리플레이스된다.
그러나 전자와 같은 종래의 리던던시 시스템에 있어서는 한개의 디펙트 어드레스를 구제하기 위하여 동시에 각 서브 어레이의 스페어라인을 사용하여 불필요한 스페어라인이 소요되고, 또한 스페어 셀 자체의 존재할 확률이 높은 단점이 있으며, 후자와 같은 종래의 리던던시 시스템에 있어서는 서브블록 MA0,MA3의 각각에 리던던시 디코더가 고정되어 있으므로 디펙트 워드라인 한쪽 블록에 집중되어 있을 경우, 비록 디펙트 어드레스가 소수일 경우라도 서브블록내에 스페어 워드라인의 수보다 많으면 구제할 수 없게되는 결함이 있었다.
본 발명은 이와 같은 종래의 결함을 해결하기 위하여 메인 디코더의 수를 증가시키고, 리던던시 디코더에 블록 코딩 기능을 추가하여 디펙트 어드레스를 구제할 수 있게하고, 스페어 워드라인을 다른 블록에서 사용할 수 있게 함으로써 블록별 서브블록을 구제할 수 있게 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.
제4도는 본 발명의 메모리 리던던시 블록도로서 이에 도시한 바와 같이, 각각 소정 갯수의 스페어 워드라인(SW0-SW1∼SW30-SW31)을 구비한 서브블록(MA0-MA3)과, 상기 서브블록(MA0-MA3)내에 있는 디펙트 워드라인을 단속할 수 있는 메인 디코더 퓨즈를 구비한 메인 디코더(MX0-MX3)와, 상기 서브블록(MA0-MA3)을 코딩할 수 있는 퓨즈를 각기 구비한 리던던시 디코더(RD0-RD7)와, 상기 리던던시 디코더(RD0,RD1-RD6,RD7)와 메인 디코더(MX0-MX3)를 각기 연결해주는 오아게이트(OR0-OR3)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제4도 및 제5도를 참조하여 상세히 설명하면 다음과 같다.
제4도에서 디펙트 어드레스(W0,W1,W3)가 존재할 경우, 기존의 구조에서는 어드레스(W3) 때문에 해당 칩이 구제불능 칩이되나 본 발명에서는 서브블록(MA1)의 스페어 워드라인을 사용함으로써 구제 가능하게 되는데, 이를 설명하면 다음과 같다.
먼저, 디펙트 워드라인(W0)을 구제하기 위하여 메인 디코더(MX0)에서 디펙트 워드라인에 해당하는 블록 퓨즈를 차단한후, 리던던시 디코더(RD0)에서 서브블록(MA0)에 해당하는 블록 퓨즈와 디펙트 워드라인(W0)에 해당하는 어드레스 퓨즈를 차단시키면 그 디펙트 라인(W0)이 스페어 워드라인(SW0)으로 대치되어진다.
디펙트 워드라인(W3)을 구제하기 위해서는 메인 디코더(MX0)의 해당 어드레스를 차단하고, 리던던시 디코더(RD3)에서 블록 디코더(MA1)에 해당하는 퓨즈를 차단함으로써 스페어 워드라인(SW10)을 사용하여 구제가 가능하게 된다.
메인 디코더(MX0-MX3)의 브로잉 방법은 제5도의 어드레스 코딩 방법에 따르며, 리던던시 로우 디코더는 블록 디코딩과 어드레스 디코딩을 제6도에서와 같은 순서에 의하여 퓨즈를 블로잉한다.
제4도에서 리던던시 디코더(RD0-RD7)는 각각의 서브블록(MA0-MA3)에 연결되어 있기 때문에 그 리던던시 디코더(RD0-RD7)는 어떤 디펙트 어드레스도 리던던시 디코더의 갯수만큼 구제가 가능하게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은 메인 디코더의 수를 추가하고 리던던시 디코더에 블록 코딩기능을 추가하여 디펙트 워드라인을 구제할 수 있게 함으로써 서브블록내에 존재하는 스페어 워드라인을 다른 서브블록에서 사용할 수 있게 되고, 메모리에서 빈번히 발생되는 디펙트들을 구제하는데 뛰어난 효과를 발휘할 수 있는 이점이 있다.

Claims (1)

  1. 각각 소정 갯수의 스페어 워드라인(SW0-SW1∼SW30-SW31)을 구비한 서브블록(MA0-MA3)과, 상기 서브블록(MA0-MA3)내에 있는 디펙트 워드라인을 단속할 수 있는 메인 디코더 퓨즈를 구비한 메인 디코더(MX0-MX3)와, 상기 서브블록(MA0-MA3)을 코딩할 수 있는 퓨즈를 각기 구비한 리던던시 디코더(RD0-RD7)와, 상기 리던던시 디코더(RD0,RD1-RD6,RD7)와 메인 디코더(MX0-MX3)를 각기 연결해주는 오아게이트(OR0-OR3)로 구성한 것을 특징으로 하는 메모리 리던던시 회로.
KR1019930002333A 1993-02-19 1993-02-19 메모리 리던던시 회로 KR100266624B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930002333A KR100266624B1 (ko) 1993-02-19 1993-02-19 메모리 리던던시 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930002333A KR100266624B1 (ko) 1993-02-19 1993-02-19 메모리 리던던시 회로

Publications (2)

Publication Number Publication Date
KR940020428A KR940020428A (ko) 1994-09-16
KR100266624B1 true KR100266624B1 (ko) 2000-10-02

Family

ID=19351005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002333A KR100266624B1 (ko) 1993-02-19 1993-02-19 메모리 리던던시 회로

Country Status (1)

Country Link
KR (1) KR100266624B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454632B1 (ko) * 1997-06-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의워드라인리페어장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505410B1 (ko) * 1999-12-23 2005-08-05 주식회사 하이닉스반도체 로오 리페어 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454632B1 (ko) * 1997-06-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의워드라인리페어장치

Also Published As

Publication number Publication date
KR940020428A (ko) 1994-09-16

Similar Documents

Publication Publication Date Title
KR940007241B1 (ko) 반도체 메모리 장치의 로우 리던던시장치
US5349556A (en) Row redundancy circuit sharing a fuse box
KR950008541B1 (ko) 반도체 기억장치의 용장회로
US5461587A (en) Row redundancy circuit and method for a semiconductor memory device with a double row decoder
KR100278086B1 (ko) 퓨즈 수를 줄인 메모리 장치
KR970013336A (ko) 반도체기억장치
JPH0817197A (ja) 半導体記憶装置
KR950020756A (ko) 반도체 메모리장치
JP3254432B2 (ja) ドメインへの冗長要素グループの選択的割当てによる高信頼性半導体集積回路メモリ
US7218561B2 (en) Apparatus and method for semiconductor device repair with reduced number of programmable elements
KR960011542B1 (ko) 반도체 메모리 장치
KR20070057336A (ko) 공통 퓨즈 블락을 갖는 메모리 장치
US7218558B2 (en) Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks
KR100338412B1 (ko) 다중 복구 크기의 리던던시
KR0140350B1 (ko) 반도체 기억 장치
KR19990023677A (ko) 용장 회로를 구비한 반도체 기억 장치
KR100266624B1 (ko) 메모리 리던던시 회로
US7006394B2 (en) Apparatus and method for semiconductor device repair with reduced number of programmable elements
KR100400771B1 (ko) 워드라인 리던던시 회로
JPH10116498A (ja) 半導体記憶装置
KR0172349B1 (ko) 로우 리던던시 회로를 가지는 반도체 메모리 장치
JPH01303699A (ja) 半導体メモリー装置
KR100372207B1 (ko) 반도체 메모리 장치
KR0177787B1 (ko) 로우 리던던시 회로 및 그 제어방법
KR100206699B1 (ko) 개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee