KR100505410B1 - 로오 리페어 회로 - Google Patents

로오 리페어 회로 Download PDF

Info

Publication number
KR100505410B1
KR100505410B1 KR10-1999-0060817A KR19990060817A KR100505410B1 KR 100505410 B1 KR100505410 B1 KR 100505410B1 KR 19990060817 A KR19990060817 A KR 19990060817A KR 100505410 B1 KR100505410 B1 KR 100505410B1
Authority
KR
South Korea
Prior art keywords
word line
normal
repair
signal
address
Prior art date
Application number
KR10-1999-0060817A
Other languages
English (en)
Other versions
KR20010063637A (ko
Inventor
김준호
조광래
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0060817A priority Critical patent/KR100505410B1/ko
Publication of KR20010063637A publication Critical patent/KR20010063637A/ko
Application granted granted Critical
Publication of KR100505410B1 publication Critical patent/KR100505410B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명에 의한 반도체 메모리 장치의 로오 리페어 회로는, 정상 셀들과 리던던트 셀들을 포함하는 제1 및 제2 셀 어레이 블럭부와, 로오 리페어 어드레스 정보를 저장시킬 수 있는 퓨즈 박스부와, 상기 퓨즈 박스부에서 출력되는 리페어 정보를 입력하여 리페어된 워드라인 여부를 판단하고 이에 따른 제어신호들을 출력하는 리페어/정상 선택 제어수단과, 상기 리페어/정상 선택 제어수단으로 부터의 정상 워드라인을 구동시키기 위한 제1 제어 신호와 정상 메인 워드라인 주소를 입력하여 상기 제1 셀 어레이 블럭부의 정상 메인 워드라인을 구동시키는 제1 정상 메인 워드라인 디코더부와, 상기 제1 제어 신호와 워드라인부스팅신호 주소를 입력하여 상기 제1 셀 어레이 블럭부의 선택된 정상 워드라인으로 피엑스 전압을 발생시키는 워드라인부스팅신호 발생부와, 상기 제1 제어 신호와 정상 메인 워드라인 주소를 입력하여 상기 제2 셀 어레이 블럭부의 정상 메인 워드라인을 구동시키는 제2 정상 메인 워드라인 디코더부와, 상기 제1 제어 신호와 상기 워드라인부스팅신호 주소를 입력하여 상기 제2 셀 어레이 블럭부의 선택된 정상 워드라인으로 피엑스 전압을 발생하고, 리페어 워드라인을 구동시키기 위한 제2 제어 신호와 워드라인부스팅신호 주소를 입력하여 상기 제2 셀 어레이 블럭부의 선택된 리페어 워드라인으로 워드라인부스팅신호를 발생시키는 워드라인부스팅신호 및 워드라인부스팅신호 발생부를 포함하여 구성된 것을 특징으로 한다.

Description

로오 리페어 회로{ROW REPAIR CIRCUIT}
본 발명은 반도체 메모리 장치의 로오 리페어 회로에 관한 것으로, 보다 상세하게는 결함 셀의 위치와는 상관없이 다른 서브 블럭(또는 셀 어레이 ; 이하, '서브 블럭'이라 칭함 )에 있는 리던던시 워드 라인을 이용하여 리페어를 가능하게 함으로써 수율을 높인 로오 리페어 회로에 관한 것이다.
일반적으로, 로오 리페어 회로는 셀 어레이 내부의 임의의 셀에 결함이 발생하게 되면 결함 셀이 접속된 워드 라인(word line)을 여분의 스페어(spare) 워드 라인으로 대체하여 결함을 보상해 주는 장치로, 결함이 발생한 셀을 선택하는 어드레스가 소자의 내부로 인가되면 결함 셀을 선택하는 정상적인 패스는 끊어지고, 대신 리페어 회로가 동작하여 리페어된 셀이 접속된 워드 라인을 인에이블시킴으로써 상기 로오 리페어 동작이 이루어 지게 된다.
도 1은 종래의 로오 리페어 회로의 블록 구성도로서, 레프트 셀 블럭부(10_0∼10_7), 라이트 셀 블럭부(20_0∼20_7), 퓨즈 박스 어레이부(30), 퓨즈 박스부(32), 리던던시 검출 회로부(40)를 포함하고 있다. 상기 리던던시 검출 회로부(40)의 출력 신호는 리던던시 워드 라인 드라이빙 회로로 입력된다.
종래의 로오 리던던시 회로는 도시한 바와 같이, 결함 셀의 어드레스 정보를 특정 퓨즈 박스에 프로그래밍하면 이것에 의해 한 서브 블럭에 존재하는 리던던시 워드 라인중 하나가 결정되어 정상 워드 라인의 인에이블을 막고 프로그래밍된 리던던시 워드라인을 인에이블 시킴으로써 리던던시 동작이 이루어진다.
여기서, 특정 퓨즈 박스에 있는 정보는 '한 서브 블럭 안에서 몇 번째의 리던던시 워드 라인을 인에이블 시킬 것인가'에 불과하기 때문에 한 서브 블럭안에서 리페어 가능한 다른 워드 라인에 위치한 셀의 최대수는 한 서브 블럭에 몇 개의 리던던시 워드 라인이 존재하는가에 의해 규정된다. 따라서 전체 리페어 가능한 셀의 수는 퓨즈 박스에 의해 결정되는데 한 블럭에서 리페어 가능한 셀의 수는 리던던시 워드라인에 의해 결정되므로 퓨즈 박스의 개수보다 리던던시 워드라인의 개수가 많다. 즉, 도 1에 도시한 바와 같이, 퓨즈 박스의 개수는 16개인 반면에 리던던시 워드 라인의 개수는 두배인 32개로 구성되어 있다.
그런데, 이와 같이 구성된 종래의 로오 리던던시 회로에 있어서는, 한 블럭에 리던던시 워드 라인의 수보다 더 많은 워드 라인에 결함이 발생하면 리페어가 불가능하게 되고 이를 보완하기 위해 리던던시 워드 라인을 불필요하게 많이 설치하면 셀의 능률이 감소되는 문제점이 있었다.
도 2는 종래의 로오 리던던시 회로의 동작 및 문제점을 설명하기 위한 설명도로서, 1개의 셀 블럭에 리던던시 워드 라인의 수보다도 더 많은 워드 라인에 결함이 발생하면 리페어가 불가능한 것을 나타내고 있다. 도시한 바와 같이, 1개의 셀 블럭에 4개의 리던던시 워드 라인이 설치되어 있는데, 이 셀 블럭에 결함이 발생된 워드 라인의 수는 5개로 리던던시 워드 라인의 수보다 1개가 더 많다. 이 경우 나머지 1개의 워드 라인(14_5)은 여분의 리던던시 워드 라인이 없으므로 리페어를 할 수 없는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 결함 셀의 위치와는 상관없이 다른 서브 블럭에 있는 리던던시 워드 라인을 이용하여 리페어를 가능하게 함으로써 수율을 높인 로오 리페어 회로를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 로오 리페어 회로는,
정상 셀들과 리던던트 셀들을 포함하는 제1 및 제2 셀 어레이 블럭부와,
로오 리페어 어드레스 정보를 저장시킬 수 있는 퓨즈 박스부와,
상기 퓨즈 박스부에서 출력되는 리페어 정보를 입력하여 리페어된 워드라인 여부를 판단하고 이에 따른 제어신호들을 출력하는 리페어/정상 선택 제어수단과,
상기 리페어/정상 선택 제어수단으로 부터의 정상 워드라인을 구동시키기 위한 제1 제어 신호와 정상 메인 워드라인 주소를 입력하여 상기 제1 셀 어레이 블럭부의 정상 메인 워드라인을 구동시키는 제1 정상 메인 워드라인 디코더부와,
상기 제1 제어 신호와 정상 워드라인부스팅신호 주소를 입력하여 상기 제1 셀 어레이 블럭부의 선택된 정상 워드라인으로 워드라인부스팅신호를 발생시키는 워드라인부스팅신호 발생부와,
상기 제1 제어 신호와 정상 메인 워드라인 주소를 입력하여 상기 제2 셀 어레이 블럭부의 정상 메인 워드라인을 구동시키는 제2 정상 메인 워드라인 디코더부와,
상기 제1 제어 신호와 상기 정상 워드라인부스팅신호 주소를 입력하여 상기 제2 셀 어레이 블럭부의 선택된 정상 워드라인으로 워드라인부스팅신호를 발생하고, 리페어 워드라인을 구동시키기 위한 제2 제어 신호와 워드라인부스팅신호 주소를 입력하여 상기 제2 셀 어레이 블럭부의 선택된 리페어 워드라인으로 리페어 워드라인부스팅신호를 발생시키는 정상 워드라인부스팅신호 및 리페어 워드라인부스팅신호 전압 발생부를 포함하여 구성된 것을 특징으로 한다.
여기서, 상기 퓨즈 박스부는 (i, j) 행렬(여기서, 'i'는 리던던트 메인 워드라인의 수, 'j'는 리던던트 워드라인부스팅신호의 수이다)로 구성된 것을 특징으로 한다.
그리고, 상기 리페어/정상 선택 제어수단은, 상기 퓨즈 박스부의 출력 신호를 입력으로 하여 상기 리페어 워드라인부스팅신호 주소와 입력된 로오 주소가 리페어된 주소인지 아닌지를 알려주는 제3 제어 신호를 각각 발생시키는 j 개의 리던던시 검출부와, 상기 퓨즈 박스부의 출력 신호를 입력으로 하여 리페어 메인 워드라인 주소를 발생시키는 i 개의 리던던시 메인 워드라인 주소 발생부와, 상기 제3 제어 신호와 일정시간 지연된 로오 액티브 신호를 입력으로하여 정상 워드라인을 구동시키는 제어신호와 리던던트 워드라인을 구동시키는 제어신호를 각각 발생시키는 정상 워드라인/리페어 워드라인 구동신호 발생부로 구성된 것을 특징으로 한다. 이때, 상기 'i'는 리던던트 메인 워드라인의 수이고, 상기 'j'는 리던던트 워드라인부스팅신호의 수인 것을 특징으로 한다.
또한, 상기 정상 워드라인/리페어 워드라인 구동신호 발생부의 일정시간 지연된 로오 액티브 신호는, 상기 로오 액티브 신호와 로오 주소를 입력한 후 그 주소가 리페어된 주소인지 아닌지를 판단하기 위하여 소요되는 일정 시간만큼을 상기 로오 액티브 신호로부터 지연시키는 딜레이 회로단에 의해 발생시키는 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 3은 본 발명에 의한 로오 리던던시 회로의 블록구성도로서, 정상 셀들과 리던던트 셀들을 포함하는 제1 및 제2 셀 어레이 블럭부(700, 800)와, 로오 리페어 어드레스 정보를 저장시킬 수 있는 퓨즈 박스부(100)와, 상기 퓨즈 박스부(100)에서 출력되는 리페어 정보(nxa_det's)를 입력하여 리페어된 워드라인 여부를 판단하고 이에 따라 제어신호를 출력하는 리페어/정상 선택 제어부(200)와, 상기 제1 셀 어레이 블럭부(700)의 정상 메인 워드라인을 구동시키기 위한 신호(nmwl's)를 발생시키는 제1 정상 메인 워드라인 디코더부(300)와, 상기 제1 셀 어레이 블럭부(700)의 정상 워드라인을 액티브 시키기 위한 워드라인부스팅신호(PX)를 발생시키는 워드라인부스팅신호(PX) 발생부(400)와, 상기 제2 셀 어레이 블럭부(800)의 정상 메인 워드라인을 구동시키기 위한 신호(nmwl's)를 발생시키는 제2 정상 메인 워드라인 디코더부(500)와, 상기 제2 셀 어레이 블럭부(800)의 정상 워드라인을 액티브 시키기 위한 워드라인부스팅신호(PX)와 리던던트 워드라인을 액티브 시키기 위한 리던던트 워드라인부스팅신호를 각각 발생시키는 정상 및 리페어 워드라인부스팅신호 발생부(600)로 구성된다.
먼저, 리페어 되지 않은 워드라인을 구동시키는 경우는 다음과 같다.
입력된 주소가 리페어 되지 않은 주소라면 퓨즈 박스부(100)의 출력들(nxa_det's)이 모두 로직 '로우'로 변한다.
리페어/정상 선택 제어부(200)는 로오 액티브 신호로부터 일정한 시간지연 후에 퓨즈 박스부(100)의 모든 출력 신호(nxa_det)가 로직 '로우'이면 정상 워드라인을 구동시키기 위한 제어신호(nwe)를 액티브 시킨다. 이때 입력된 로오 주소가 제1 셀 어레이 블럭부(700)를 선택하는 주소라면, 제1 정상 메인 워드라인 디코더부(300)는 정상 메인 로오 어드레스(nma)를 디코딩해서 정상 메인 워드라인(nmwl) 중에 하나를 액티브시키고, 정상 워드라인부스팅신호 발생부(400)는 정상 워드라인부스팅신호 주소(npxa)를 디코딩해서 정상 워드라인부스팅신호(nPX) 중에 하나를 액티브 시킨다.
만약, 입력된 로오 주소가 제2 셀 어레이 블럭부(800)를 선택하는 주소라면 제2 정상 메인 워드라인 디코더부(500)와 정상 및 리페어 워드라인부스팅신호 발생부(600)가 정상 메인 주소(nma)와 정상 워드라인부스팅신호 주소를 디코딩해서 정상 메인 워드라인(nmwl) 중에 하나와 정상 워드라인부스팅신호(npx) 중에 하나를 액티브 시킨다.
다음으로, 리페어된 워드라인을 선택하는 경우를 보면 다음과 같다.
입력된 로오 주소가 프로그램된 퓨즈 박스를 제외한 나머지 퓨즈 박스들의 출력들은 모두 로직 '로우'로 변하고 이 퓨즈 박스의 출력은 로직 '하이'를 유지한다. 즉 리페어된 워드라인의 주소가 입력되면 퓨즈 박스들의 출력(nxa_det) 중 어떤 하나는 로직 '하이'를 유지한다. 리페어/정상 선택 제어부(200)는 로오 액티브 신호로부터 일정한 시간지연 후에 퓨즈 박스부(100)의 하나의 출력 신호(nxa_det)라도 로직 '하이'이면 리던던트 워드라인을 구동시키기 위한 제어신호(rwe)를 액티브 시킨다. 동시에 어떤 퓨즈 박스의 출력이 로직 '하이'를 유지하고 있는지를 감지하고 미리 정해진 조합에 의해서 리던던트 워드라인부스팅신호의 어드레스인 워드라인부스팅신호 주소(rpxa)를 발생시킨다. 이때, 리페어 때도 정상 동작 때와 같은 워드라인 구동방법을 구현하기 위하여 정상 워드라인부스팅신호 주소(npxa)와 같은 수의 리페어 워드라인부스팅신호 주소(rpxa)를 만든다.
또한, 정상 동작때의 정상 메인 워드라인(nmwl) 대신에 리던던트 메인 워드라인 신호도 만든다. 즉, 리페어 워드라인을 구동시키는 제어신호(rwe)가 액티브되면서 동시에 리페어 워드라인부스팅신호 주소(rpxa)와 리페어 메인 워드라인(rmwl)이 각각 하나씩 액티브된다. 이제 입력된 로오 주소가 어떤 셀 어레이 블록을 선택하는가와 상관없이 제1 및 제2 정상 메인 워드라인 디코더부(300, 500)와 정상 워드라인부스팅신호 발생부(400)는 정상 워드라인을 구동시키는 제어신호(nwe)가 액티브되지 않았으므로 역시 어떤 정상 메인 워드라인(nmwl)과 워드라인부스팅신호(npx)도 구동시키지 않는다. 대신에 정상 및 리페어 워드라인부스팅신호 발생부(600)에서는 리페어 워드라인을 구동시키는 제어신호(rwe)와 리페어 워드라인부스팅신호 주소(rpxa)가 액티브되면 리페어 워드라인부스팅신호(rpx)를 구동시킨다. 이 리페어 워드라인부스팅신호(rpx)와 리페어 정상 선택 제어부(200)로부터 구동된 리페어 메인 워드라인(rmwl)이 정상 동작때의 정상 워드라인부스팅신호(npx)와 정상 메인 워드라인(nmwl)이 정상 워드라인을 구동시킬 때와 똑같은 과정에 의해 리던던트 워드라인을 구동시킨다.
이상과 같은 본 발명의 동작의 이해를 돕기 위하여 도 4와 도 5에 퓨즈 박스부(100)와 리페어/정상 선택 제어부(200)의 구현예를 나타내었다.
도 4를 보면, 퓨즈 박스들의 배열이 (i, j) 행렬로 구성되어 있는데, 이는 물론 논리적인 배열을 의미한다. 도 4의 nxa_det(i, j)에서 'i'는 리던던트 메인 워드라인의 수를 의미하고, 'j'는 리던던트 피엑스(PX)의 수를 의미한다. 따라서 리페어 워드라인의 총 수는 'i×j' 개가 된다.
도 5를 보면, 리페어/정상 선택 제어부(200)는 다시 리페어 워드라인부스팅신호(rpxa)와 입력된 로오 주소가 리페어된 주소인지 아닌지를 알려주는 제어신호(red_det)를 만드는 리던던시 검출부(210)와, 리페어 메인 워드라인 주소(rmwl)를 만드는 리던던시 메인 워드라인 주소 발생부(220)와, 정상 워드라인을 구동시키는 제어신호(nwe)와 리던던트 워드라인을 구동시키는 제어신호(rwe)를 만드는 정상 워드라인/리페어 워드라인 구동신호 발생부(230)로 구성된다.
상기 구성에 의한 리페어/정상 선택 제어부(200)의 동작을 상세히 설명한다.
리던던시 검출부(210)는 리던던트 피엑스 갯수인 j 개의 리던던시 검출단으로 이루어져 있다. 각 리던던시 검출단은 퓨즈 박스부로부터 i 개의 퓨즈 박스부(100)의 출력 신호(nxa_det)를 입력받아서 이중에 하나라도 로직 '하이'인 것이 있으면 리페어 워드라인부스팅신호 주소(rpxa)와 제어 신호(red_det)를 로직 '하이'로 유지시키고, i개의 퓨즈 박스부(100)의 출력 신호(nxa_det)가 모두 로직 '로우'이면 리페어 워드라인부스팅신호(rpxa)와 제어 신호(red_det)를 로직 '로우'로 만든다.
즉, 외부에서 입력된 로오 주소가 리페어 되지 않은 워드라인을 선택하는 주소라면 리던던시 검출부(210)에 있는 j 개의 워드라인부스팅신호(rpxa)와 제어 신호(red_det) 모두가 로직 '로우'가 되고, 입력된 로오 주소가 리페어된 워드라인을 선택하는 주소라면 상기 리던던시 검출부(210)에 있는 j 개의 리페어 워드라인부스팅신호 주소(rpxa)와 제어 신호(red_det) 중에 어떤 한개의 리페어 워드라인부스팅신호 주소(rpxa)와 제어 신호(red_det)는 로직 '하이'를 유지한다.
리던던시 메인 워드라인 주소 발생부(220)는 리던던트 메인 워드라인 갯수인 i 개의 리던던시 메인 워드라인 주소 발생단으로 이루어져 있다. 각 리던던시 메인 워드라인 주소 발생단은 퓨즈 박스부로부터 j 개의 퓨즈 박스부(100)의 출력 신호(nxa_det)를 입력받아서 이중에 하나라도 로직 '하이'인 것이 있으면 리페어 메인 워드라인(rmwl)을 로직 '하이'로 유지시키고, j 개의 퓨즈 박스부(100)의 출력 신호(nxa_det)가 모두 로직 '로우'이면 리페어 메인 워드라인(rmwl)을 로직 '로우'로 만든다. 즉, 외부에서 입력된 로오 주소가 리페어 되지 않은 워드라인을 선택하는 주소라면 리던던시 메인 워드라인 주소 발생부(220)에 있는 i 개의 리페어 메인 워드라인(rmwl) 모두가 로직 '로우'가 되고, 입력된 로오 주소가 리페어된 워드라인을 선택하는 주소라면 리던던시 메인 워드라인 주소 발생부(220)에 있는 i개의 리페어 메인 워드라인(rmwl) 중에 어떤 한개의 리페어 메인 워드라인(rmwl)은 로직 '하이'를 유지한다.
상기 정상 워드라인/리페어 워드라인 구동신호 발생부(230)는 딜레이 회로단(232)과 정상 워드라인/리페어 워드라인 구동신호 발생단(234)로 이루어져 있다.
상기 딜레이 회로단(232)은 로오 액티브 신호와 로오 주소가 입력된 후 그 주소가 리페어된 주소인지 아닌지를 판단하기 위하여 상술한 회로들에서 소요되는 시간만큼을 로오 액티브 신호로부터 지연시킨다. 그리고, 정상 워드라인/리페어 워드라인 구동신호 발생단(234)은 이 시간지연 후에, j 개의 리페어 워드라인부스팅신호 주소(rpxa)와 입력된 로오 주소가 리페어된 주소인지 아닌지를 알려주는 제어 신호(red_det)가 모두 로직 '로우'이면 정상 워드라인을 구동시키는 제어 신호(nwe)를 액티브 시키고 이 시간지연 후에 어떤 하나의 제어 신호(red_det) 라도 로직 '하이'이면 정상 워드라인을 구동시키는 제어 신호(rwe)를 액티브시킨다.
이상에서 설명한 바와 같이, 본 발명에 의한 로오 리페어 회로에 의하면, 결함 셀의 위치와는 상관없이 다른 서브 블럭에 있는 리던던시 워드 라인을 이용하여 리페어를 가능하게 함으로써 수율을 높일 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래기술에 따른 로오 리던던시 회로의 블록구성도
도 2는 종래의 로오 리던던시 회로의 동작 및 문제점을 설명하기 위한 설명도
도 3은 본 발명에 의한 로오 리던던시 회로의 블록구성도
도 4는 도 3에 도시된 퓨즈 박스부(100)의 실시예를 나타낸 구성도
도 5는 도 3에 도시된 리페어/정상 선택 제어부(200)의 실시예를 나타낸 구성도
* 도면의 주요부분에 대한 부호의 설명 *
10_0∼10_7 : 레프트 셀 블럭 20_0∼20_7 : 라이트 셀 블럭
12 : 리던던시 워드 라인 20 : 퓨즈 박스부
30, 130 : 홀(hole) 40 : 리던던시 검출 회로부
100 : 퓨즈 박스부 200 : 리페어/정상 선택 제어부
210 : 리던던시 검출부
220 : 리던던시 메인 워드라인 주소 발생부
230 : 정상 워드라인/리페어 워드라인 구동신호 발생부
300 : 제1 정상 메인 워드라인 디코더부
400 : 워드라인부스팅신호(PX) 발생부
500 : 제2 정상 메인 워드라인 디코더부
600 : 워드라인부스팅신호/리페어 워드라인부스팅신호 발생부
700 : 제1 셀 어레이 블럭부 800 : 제2 셀 어레이 블럭부

Claims (5)

  1. 반도체 메모리 장치에 있어서,
    정상 셀들과 리던던트 셀들을 포함하는 제1 및 제2 셀 어레이 블럭부와,
    로오 리페어 어드레스 정보를 저장시킬 수 있는 퓨즈 박스부와,
    상기 퓨즈 박스부에서 출력되는 리페어 정보를 입력하여 리페어된 워드라인 여부를 판단하고 이에 따른 제어신호들을 출력하는 리페어/정상 선택 제어수단과,
    상기 리페어/정상 선택 제어수단으로 부터의 정상 워드라인을 구동시키기 위한 제1 제어 신호와 정상 메인 워드라인 주소를 입력하여 상기 제1 셀 어레이 블럭부의 정상 메인 워드라인을 구동시키는 제1 정상 메인 워드라인 디코더부와,
    상기 제1 제어 신호와 정상 워드라인부스팅신호 주소를 입력하여 상기 제1 셀 어레이 블럭부의 선택된 정상 워드라인으로 워드라인부스팅신호를 발생시키는 정상 워드라인부스팅신호 발생부와,
    상기 제1 제어 신호와 정상 메인 워드라인 주소를 입력하여 상기 제2 셀 어레이 블럭부의 정상 메인 워드라인을 구동시키는 제2 정상 메인 워드라인 디코더부와,
    상기 제1 제어 신호와 상기 정상 워드라인부스팅신호 주소를 입력하여 상기 제2 셀 어레이 블럭부의 선택된 정상 워드라인으로 워드라인부스팅신호를 발생하고, 리페어 워드라인을 구동시키기 위한 제2 제어 신호와 리페어 워드라인부스팅신호 주소를 입력하여 상기 제2 셀 어레이 블럭부의 선택된 리페어 워드라인으로 리페어 워드라인부스팅신호를 발생시키는 정상 워드라인부스팅신호 및 리페어 워드라인부스팅신호 발생부를 포함하여 구성된 것을 특징으로 하는 로오 리페어 회로.
  2. 제 1 항에 있어서,
    상기 퓨즈 박수부는 (i, j) 행렬(여기서, 'i'는 리던던트 메인 워드라인의 수, 'j'는 리던던트 피엑스의 수이다)로 구성된 것을 특징으로 하는 로오 리페어 회로.
  3. 제 1 항에 있어서,
    상기 리페어/정상 선택 제어수단은,
    상기 퓨즈 박스부의 출력 신호를 입력으로 하여 상기 리페어 워드라인부스팅신호 주소와 입력된 로오 주소가 리페어된 주소인지 아닌지를 알려주는 제3 제어 신호를 각각 발생시키는 j 개의 리던던시 검출부와,
    상기 퓨즈 박스부의 출력 신호를 입력으로 하여 리페어 메인 워드라인 주소를 발생시키는 i 개의 리던던시 메인 워드라인 주소 발생부와,
    상기 제3 제어 신호와 일정시간 지연된 로오 액티브 신호를 입력으로하여 정상 워드라인을 구동시키는 제어신호와 리던던트 워드라인을 구동시키는 제어신호를 각각 발생시키는 정상 워드라인/리페어 워드라인 구동신호 발생부로 구성된 것을 특징으로 하는 로오 리페어 회로.
  4. 제 3 항에 있어서,
    상기 'i'는 리던던트 메인 워드라인의 수이고,
    상기 'j'는 리던던트 워드라인부스팅신호의 수인 것을 특징으로 하는 로오 리페어 회로.
  5. 제 3 항에 있어서,
    상기 정상 워드라인/리페어 워드라인 구동신호 발생부의 일정시간 지연된 로오 액티브 신호는,
    상기 로오 액티브 신호와 로오 주소를 입력한 후 그 주소가 리페어된 주소인지 아닌지를 판단하기 위하여 소요되는 일정 시간만큼을 상기 로오 액티브 신호로부터 지연시키는 딜레이 회로단에 의해 발생시키는 것을 특징으로 하는 로오 리페어 회로.
KR10-1999-0060817A 1999-12-23 1999-12-23 로오 리페어 회로 KR100505410B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0060817A KR100505410B1 (ko) 1999-12-23 1999-12-23 로오 리페어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0060817A KR100505410B1 (ko) 1999-12-23 1999-12-23 로오 리페어 회로

Publications (2)

Publication Number Publication Date
KR20010063637A KR20010063637A (ko) 2001-07-09
KR100505410B1 true KR100505410B1 (ko) 2005-08-05

Family

ID=19628517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0060817A KR100505410B1 (ko) 1999-12-23 1999-12-23 로오 리페어 회로

Country Status (1)

Country Link
KR (1) KR100505410B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940012406A (ko) * 1992-11-23 1994-06-23 김광호 고집적 및 신뢰성이 향상되는 로우리던던시 회로 및 이를 구비하는 반도체 메모리 장치
KR940020428A (ko) * 1993-02-19 1994-09-16 문정환 메모리 리던던시 회로
KR20000000718A (ko) * 1998-06-03 2000-01-15 김영환 반도체 소자의 리페어 회로
KR20010004903A (ko) * 1999-06-30 2001-01-15 김영환 로오 리던던시 회로
KR20010045563A (ko) * 1999-11-05 2001-06-05 윤종용 리던던시 효율을 향상시키는 로우 리던던시 스킴을 갖는반도체장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940012406A (ko) * 1992-11-23 1994-06-23 김광호 고집적 및 신뢰성이 향상되는 로우리던던시 회로 및 이를 구비하는 반도체 메모리 장치
KR940020428A (ko) * 1993-02-19 1994-09-16 문정환 메모리 리던던시 회로
KR20000000718A (ko) * 1998-06-03 2000-01-15 김영환 반도체 소자의 리페어 회로
KR20010004903A (ko) * 1999-06-30 2001-01-15 김영환 로오 리던던시 회로
KR20010045563A (ko) * 1999-11-05 2001-06-05 윤종용 리던던시 효율을 향상시키는 로우 리던던시 스킴을 갖는반도체장치

Also Published As

Publication number Publication date
KR20010063637A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
US5355339A (en) Row redundancy circuit of a semiconductor memory device
KR100505702B1 (ko) 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
US5657280A (en) Defective cell repairing circuit and method of semiconductor memory device
KR0158484B1 (ko) 불휘발성 반도체 메모리의 행리던던씨
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
JP4283974B2 (ja) 半導体メモリ装置
KR100230393B1 (ko) 반도체 메모리장치
KR100345679B1 (ko) 메인 워드라인 대치방식의 로우 리페어를 갖는 반도체메모리 장치
JP4685282B2 (ja) マルチロウアドレステスト可能な半導体メモリ装置及びそのテスト方法
KR100633595B1 (ko) 반도체 메모리 장치 및 그 구동 방법
KR20020054552A (ko) 반도체 메모리 장치의 리던던시 회로
KR100379556B1 (ko) 반도체 메모리의 컬럼 리페어 장치
US6950351B2 (en) Repair circuit
JP2008146793A (ja) 冗長回路及び半導体記憶装置
US7068553B2 (en) Row redundancy circuit
US6339554B1 (en) Semiconductor memory device with replacement programming circuit
KR100505410B1 (ko) 로오 리페어 회로
JP4430298B2 (ja) 半導体メモリ装置のポストリペア回路及び方法
US6724669B1 (en) System and method for repairing a memory column
US6163497A (en) Semiconductor memory device
US6920073B2 (en) Row redundancy circuit and repair method
KR100385956B1 (ko) 효율적인 칼럼 리던던시 스킴을 갖는 반도체 메모리장치
US20080068905A1 (en) Reparable semiconductor memory device
US6438047B1 (en) Semiconductor memory device and method of repairing same
KR100242719B1 (ko) 로우 결함복구회로를 구비한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee