JP3254432B2 - ドメインへの冗長要素グループの選択的割当てによる高信頼性半導体集積回路メモリ - Google Patents
ドメインへの冗長要素グループの選択的割当てによる高信頼性半導体集積回路メモリInfo
- Publication number
- JP3254432B2 JP3254432B2 JP02334499A JP2334499A JP3254432B2 JP 3254432 B2 JP3254432 B2 JP 3254432B2 JP 02334499 A JP02334499 A JP 02334499A JP 2334499 A JP2334499 A JP 2334499A JP 3254432 B2 JP3254432 B2 JP 3254432B2
- Authority
- JP
- Japan
- Prior art keywords
- domain
- redundant
- redundancy
- domains
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/812—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は一般には半導体集積
回路メモリ素子の分野に関し、より詳細には、製造およ
び試験後のメモリ内の欠陥を置き換えるためにドメイン
に冗長グループを選択的に割当てることによってメモリ
素子を修復する方法および装置に関する。
回路メモリ素子の分野に関し、より詳細には、製造およ
び試験後のメモリ内の欠陥を置き換えるためにドメイン
に冗長グループを選択的に割当てることによってメモリ
素子を修復する方法および装置に関する。
【０００２】
【従来の技術】ＣＭＯＳ技法が進歩して、コンピュータ
市場は急速に広範囲な消費者に向けて開かれるようにな
った。今日のマルチメディアは、少なくとも１６ＭＢ、
好適には３２ＭＢのメモリを必要とし、それによってコ
ンピュータ内のメモリ・システムの相対的コストが高く
なる。近い将来、６４ＭＢや１２８ＭＢのメモリを搭載
したコンピュータが一般的になると考えられ、２５６Ｍ
ｂ ＤＲＡＭやそれ以上のメモリの潜在需要が見込まれ
る。アレイ・サイズがますます大きくなり、その結果と
してリソグラフィの困難さも増しているにもかかわら
ず、半導体メモリ製造プロセスの歩留まりを増やすこと
がこれまで以上に重要になっている。プロセス技術者は
絶えず、マスク欠陥を減らし、少なくとも最終的にはな
くそうと試みている。チップに不可避的に残る障害は、
一般的に、特殊な回路設計、具体的には冗長置換構成を
使用して克服される。
市場は急速に広範囲な消費者に向けて開かれるようにな
った。今日のマルチメディアは、少なくとも１６ＭＢ、
好適には３２ＭＢのメモリを必要とし、それによってコ
ンピュータ内のメモリ・システムの相対的コストが高く
なる。近い将来、６４ＭＢや１２８ＭＢのメモリを搭載
したコンピュータが一般的になると考えられ、２５６Ｍ
ｂ ＤＲＡＭやそれ以上のメモリの潜在需要が見込まれ
る。アレイ・サイズがますます大きくなり、その結果と
してリソグラフィの困難さも増しているにもかかわら
ず、半導体メモリ製造プロセスの歩留まりを増やすこと
がこれまで以上に重要になっている。プロセス技術者は
絶えず、マスク欠陥を減らし、少なくとも最終的にはな
くそうと試みている。チップに不可避的に残る障害は、
一般的に、特殊な回路設計、具体的には冗長置換構成を
使用して克服される。
【０００３】従来の冗長構成は、一般に、固定領域（ド
メイン）冗長置換（ＦＤＲＲ）アーキテクチャが中心に
なっており、冗長要素を使用して各行および列冗長構成
について固定サイズ領域内の欠陥要素を置き換える。
メイン）冗長置換（ＦＤＲＲ）アーキテクチャが中心に
なっており、冗長要素を使用して各行および列冗長構成
について固定サイズ領域内の欠陥要素を置き換える。
【０００４】長年にわたり、ＦＤＲＲアーキテクチャ内
の様々な構成が成功裏に実施されてきた。低密度ＤＲＡ
Ｍに一般的に使用されている典型的なＦＤＲＲ構成を図
１に示す。この図には、固定サイズ・ドメイン内の欠陥
要素を置き換えるために使用され、メモリを形成する各
サブアレイに付加された複数の予備要素が図示されてい
る。各冗長ユニット（ＲＵ）は複数の冗長要素（ＲＥ）
（たとえばこの図では１ＲＵにつき２個のＲＥを含む）
を含み、対応するサブアレイ内にある障害（符号Ｘが付
されている）を修復するために使用される。ブロック内
置換と呼ぶこの方式では、高密度メモリの場合、サブア
レイの数が増えるにしたがって冗長領域オーバーヘッド
が増大する。これは、各物理サブアレイが置換のための
固定ドメインであり、異なるサブアレイ内のドメインは
互いに排他的であるためである。これには各サブアレイ
に少なくとも１個、好ましくは２個のＲＵが必要であ
る。したがって、柔軟性がないためにＲＵの効率はかな
り劣り、その結果、所与のサブアレイ内に障害が集中し
た場合にチップ歩留まりが大幅に低下する。上述の概念
はＴ．キリハタ等の「A 14ns 4Mb DRAM with 300mW Act
ive Power」（IEEE Journal of Solid State Circuits,
Vol.27, pp 1222-1228, 1992年9月刊）という名称の論
文に記載されている構成で実施されている。
の様々な構成が成功裏に実施されてきた。低密度ＤＲＡ
Ｍに一般的に使用されている典型的なＦＤＲＲ構成を図
１に示す。この図には、固定サイズ・ドメイン内の欠陥
要素を置き換えるために使用され、メモリを形成する各
サブアレイに付加された複数の予備要素が図示されてい
る。各冗長ユニット（ＲＵ）は複数の冗長要素（ＲＥ）
（たとえばこの図では１ＲＵにつき２個のＲＥを含む）
を含み、対応するサブアレイ内にある障害（符号Ｘが付
されている）を修復するために使用される。ブロック内
置換と呼ぶこの方式では、高密度メモリの場合、サブア
レイの数が増えるにしたがって冗長領域オーバーヘッド
が増大する。これは、各物理サブアレイが置換のための
固定ドメインであり、異なるサブアレイ内のドメインは
互いに排他的であるためである。これには各サブアレイ
に少なくとも１個、好ましくは２個のＲＵが必要であ
る。したがって、柔軟性がないためにＲＵの効率はかな
り劣り、その結果、所与のサブアレイ内に障害が集中し
た場合にチップ歩留まりが大幅に低下する。上述の概念
はＴ．キリハタ等の「A 14ns 4Mb DRAM with 300mW Act
ive Power」（IEEE Journal of Solid State Circuits,
Vol.27, pp 1222-1228, 1992年9月刊）という名称の論
文に記載されている構成で実施されている。
【０００５】柔軟冗長置換構成と呼ばれる他のＦＤＲＲ
冗長置換構成を図２に示す。図２には、メモリ内の任意
の場所にある障害要素を選択的に置換するＲＵを有する
単一の冗長アレイを有するメモリが図示されている。こ
の構成では、ＲＵ内のＲＥはメモリ内のどのサブアレイ
にある障害（Ｘと符号が付してある）でも修復すること
ができる。この構成が前述のブロック間置換より優って
いる利点は、特定の数のＲＵを有する１つのセクショ
ン、すなわち冗長アレイを有利に使用して、メモリを形
成する任意の数のサブアレイを処理することができるこ
とである。その結果、メモリを形成するすべてのサブア
レイを適切に処理するためにかなりの量の追加の制御回
路が必要であり、特に前述のブロック間置換より多くの
ヒューズを必要とするが、前述の方式と比較して面積が
大幅に節約される。上述の構成に関する詳細および様々
な兼ね合いについては、Ｔ．キリハタ等による「A Faul
t-Tolerant Design for 256Mb DRAMs」（Digest of Tec
hnical Pagers of the 1995Symposium on VLSI Circuit
s, pp.107-108）という題名の論文、Ｔ．スギバヤシ等
による「A 30ns 256Mb DRAM with Multi-divided Array
Structure」（IEEE Journal of Solid State Circuit
s, Vol.28, pp.1092-1098, Nov.1993）という題名の論
文、およびＨ．Ｌ．カルター（Kalter）等による「A 50
ns 16Mb DRAM with a 10ns Data Rate and On-Chip EC
C」（IEEE Journal of Solid State Circuits, Vol.25,
pp.1118-1128, 1990年10月）という題名の論文に記載
されている。
冗長置換構成を図２に示す。図２には、メモリ内の任意
の場所にある障害要素を選択的に置換するＲＵを有する
単一の冗長アレイを有するメモリが図示されている。こ
の構成では、ＲＵ内のＲＥはメモリ内のどのサブアレイ
にある障害（Ｘと符号が付してある）でも修復すること
ができる。この構成が前述のブロック間置換より優って
いる利点は、特定の数のＲＵを有する１つのセクショ
ン、すなわち冗長アレイを有利に使用して、メモリを形
成する任意の数のサブアレイを処理することができるこ
とである。その結果、メモリを形成するすべてのサブア
レイを適切に処理するためにかなりの量の追加の制御回
路が必要であり、特に前述のブロック間置換より多くの
ヒューズを必要とするが、前述の方式と比較して面積が
大幅に節約される。上述の構成に関する詳細および様々
な兼ね合いについては、Ｔ．キリハタ等による「A Faul
t-Tolerant Design for 256Mb DRAMs」（Digest of Tec
hnical Pagers of the 1995Symposium on VLSI Circuit
s, pp.107-108）という題名の論文、Ｔ．スギバヤシ等
による「A 30ns 256Mb DRAM with Multi-divided Array
Structure」（IEEE Journal of Solid State Circuit
s, Vol.28, pp.1092-1098, Nov.1993）という題名の論
文、およびＨ．Ｌ．カルター（Kalter）等による「A 50
ns 16Mb DRAM with a 10ns Data Rate and On-Chip EC
C」（IEEE Journal of Solid State Circuits, Vol.25,
pp.1118-1128, 1990年10月）という題名の論文に記載
されている。
【０００６】可変ドメイン冗長置換（ＶＤＲＲ）は、合
計ヒューズ数を大幅に削減すると同時に、良好な修復性
を維持する統計的手法である。ＦＤＤＲとは異なり、そ
の一部が相互に包含的な少なくとも２つの可変ドメイン
にＲＵを割当てる。図３に、ＶＤＲＲの典型的な構成を
示す。ドメイン（Ｃ）は４個のドメイン（Ｂ）を含み、
各ドメイン（Ｂ）はさらに小さなサブドメイン（Ａ）に
細分されている。１６個のドメイン（Ａ）と４個のドメ
イン（Ｂ）を含むドメイン（Ｃ）内に６４個の障害がラ
ンダムに分布している場合、ドメイン（Ａ）内に障害が
見つからない確率は無視できるほど低い。各ドメイン
（Ａ）に統計的に少なくとも１つの障害がある。４個の
ドメイン（Ａ）を含むドメイン（Ｂ）内にある障害が８
個未満である確率も低い。各ドメイン（Ｂ）には統計的
に少なくとも８個の障害がある。これらの事実は、ドメ
イン（Ｃ）内の６４個の障害のうちの３２個の障害を、
可変ドメイン（Ａ）と（Ｂ）の組合せ（それぞれ１個お
よび４個の障害が修復される）で有効に修復可能である
ことを示唆している。６４個の障害のうちの残りの３２
個の障害は、ドメイン（Ｃ）における完全に柔軟な冗長
置換を使用して修復することができる。
計ヒューズ数を大幅に削減すると同時に、良好な修復性
を維持する統計的手法である。ＦＤＤＲとは異なり、そ
の一部が相互に包含的な少なくとも２つの可変ドメイン
にＲＵを割当てる。図３に、ＶＤＲＲの典型的な構成を
示す。ドメイン（Ｃ）は４個のドメイン（Ｂ）を含み、
各ドメイン（Ｂ）はさらに小さなサブドメイン（Ａ）に
細分されている。１６個のドメイン（Ａ）と４個のドメ
イン（Ｂ）を含むドメイン（Ｃ）内に６４個の障害がラ
ンダムに分布している場合、ドメイン（Ａ）内に障害が
見つからない確率は無視できるほど低い。各ドメイン
（Ａ）に統計的に少なくとも１つの障害がある。４個の
ドメイン（Ａ）を含むドメイン（Ｂ）内にある障害が８
個未満である確率も低い。各ドメイン（Ｂ）には統計的
に少なくとも８個の障害がある。これらの事実は、ドメ
イン（Ｃ）内の６４個の障害のうちの３２個の障害を、
可変ドメイン（Ａ）と（Ｂ）の組合せ（それぞれ１個お
よび４個の障害が修復される）で有効に修復可能である
ことを示唆している。６４個の障害のうちの残りの３２
個の障害は、ドメイン（Ｃ）における完全に柔軟な冗長
置換を使用して修復することができる。
【０００７】この可変ドメイン冗長置換では、ドメイン
（Ｂ）に対してドメイン・サイズ（Ａ）を小さくし、ド
メイン（Ｃ）に対してドメイン（Ｂ）を小さくすること
によって、冗長オーバーヘッド、特にヒューズ数が大幅
に削減される。しかし、障害が非統計的分布で集中して
いる場合には欠点がある。たとえば、特定のドメイン
（Ａ）に６４個の障害が集中している場合、それらの障
害を修復する既知の機構はない。この技法の大きな欠点
は、上述の複数の可変ドメインＡ、Ｂ、およびＣを実装
するために集積回路チップ内の貴重な基板面が実際に割
り当てられることである。
（Ｂ）に対してドメイン・サイズ（Ａ）を小さくし、ド
メイン（Ｃ）に対してドメイン（Ｂ）を小さくすること
によって、冗長オーバーヘッド、特にヒューズ数が大幅
に削減される。しかし、障害が非統計的分布で集中して
いる場合には欠点がある。たとえば、特定のドメイン
（Ａ）に６４個の障害が集中している場合、それらの障
害を修復する既知の機構はない。この技法の大きな欠点
は、上述の複数の可変ドメインＡ、Ｂ、およびＣを実装
するために集積回路チップ内の貴重な基板面が実際に割
り当てられることである。
【０００８】可変ドメイン冗長置換の詳細は、米国特許
出願第０８／８９５０６１号明細書に記載されている。
出願第０８／８９５０６１号明細書に記載されている。
【０００９】前記のいくつかの範疇を含む他の関連冗長
置換構成については、以下の参考資料に記載されてい
る。
置換構成については、以下の参考資料に記載されてい
る。
【００１０】米国特許第５４９１６６４号明細書には、
柔軟冗長メモリ・ブロック要素の分割アレイ・アーキテ
クチャ方式での実装について記載されている。この構成
は、読取りバスに結合されたメモリおよび冗長メモリ・
ブロックの両方を有し、１つのメモリ・サブアレイ内の
冗長メモリを第２のサブアレイによって共用することが
できるようになっている。
柔軟冗長メモリ・ブロック要素の分割アレイ・アーキテ
クチャ方式での実装について記載されている。この構成
は、読取りバスに結合されたメモリおよび冗長メモリ・
ブロックの両方を有し、１つのメモリ・サブアレイ内の
冗長メモリを第２のサブアレイによって共用することが
できるようになっている。
【００１１】米国特許第５４７５６４８号明細書では、
冗長構成を有するメモリについて記載されている。適切
なアドレス信号が障害セルのアドレスと一致する場合、
冗長構成が備える予備のセルが起動されて障害セルを置
き換える。
冗長構成を有するメモリについて記載されている。適切
なアドレス信号が障害セルのアドレスと一致する場合、
冗長構成が備える予備のセルが起動されて障害セルを置
き換える。
【００１２】米国特許第５４６１５８７号明細書では、
行冗長回路を他の２つの予備行デコーダと共に使用し、
ヒューズ・ボックスの賢明な使用により、行冗長制御回
路が発生させる信号によって障害行を予備行に置き換え
ることができるようにする。
行冗長回路を他の２つの予備行デコーダと共に使用し、
ヒューズ・ボックスの賢明な使用により、行冗長制御回
路が発生させる信号によって障害行を予備行に置き換え
ることができるようにする。
【００１３】米国特許第５４５９６９０号明細書では、
障害のあるメモリ・セルを処理する通常のワード線が存
在する場合、障害メモリ・セルを冗長セルに置き換える
ことができるようにする冗長構成を備えたメモリについ
て記載されている。
障害のあるメモリ・セルを処理する通常のワード線が存
在する場合、障害メモリ・セルを冗長セルに置き換える
ことができるようにする冗長構成を備えたメモリについ
て記載されている。
【００１４】米国特許第５４３０６７９号明細書では、
冗長性を目的としてデコーダをプログラムするヒューズ
・ダウンロード・システムが記載されている。ヒューズ
・セットは冗長デコーダに動的に割り当てることがで
き、それによってメモリ内の障害行／列の多次元割り当
てを可能にする。
冗長性を目的としてデコーダをプログラムするヒューズ
・ダウンロード・システムが記載されている。ヒューズ
・セットは冗長デコーダに動的に割り当てることがで
き、それによってメモリ内の障害行／列の多次元割り当
てを可能にする。
【００１５】米国特許第５２９５１０１号明細書では、
障害サブアレイを適切な冗長要素に置き換える２レベル
冗長構成について記載されている。
障害サブアレイを適切な冗長要素に置き換える２レベル
冗長構成について記載されている。
【００１６】当業者なら、上述の各解決策には大きな欠
点があること、すなわちこれらの解決策はすべて、メモ
リ内の障害を修復するのに必要な冗長構成を設けるため
にかなりの量のチップ面積を確保する必要があることが
容易にわかるであろう。上記の各技法は、各ブロックが
固定数または可変数の冗長要素を含む１つまたはいくつ
かのブロック（またはユニット）を確保しておく。これ
らのユニットがメモリ内の各一次アレイに割り当てられ
ていたり、ユニットがまだ割り当てられておらず、チッ
プの最下部に集中していたりする場合があり、その結
果、メモリ素子を形成する個々のメモリ・アレイへのユ
ニットの割当てを管理するためのかなりの量の制御回路
を必要とする。しかし、いずれの場合も、これらの冗長
グループ、ユニット、要素、および同様のものがメモリ
素子と共にＩＣチップ内に形成される。
点があること、すなわちこれらの解決策はすべて、メモ
リ内の障害を修復するのに必要な冗長構成を設けるため
にかなりの量のチップ面積を確保する必要があることが
容易にわかるであろう。上記の各技法は、各ブロックが
固定数または可変数の冗長要素を含む１つまたはいくつ
かのブロック（またはユニット）を確保しておく。これ
らのユニットがメモリ内の各一次アレイに割り当てられ
ていたり、ユニットがまだ割り当てられておらず、チッ
プの最下部に集中していたりする場合があり、その結
果、メモリ素子を形成する個々のメモリ・アレイへのユ
ニットの割当てを管理するためのかなりの量の制御回路
を必要とする。しかし、いずれの場合も、これらの冗長
グループ、ユニット、要素、および同様のものがメモリ
素子と共にＩＣチップ内に形成される。
【００１７】また、上述の従来技術の説明では主として
ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモ
リ）に関して説明したが、当業者なら上述の構成やアー
キテクチャはＳＲＡＭ、ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲ
ＯＭ、フラッシュＲＡＭ、ＣＡＭなどの他のタイプのメ
モリ素子にも等しく適用可能であることがわかるであろ
う。しかし、メモリ・チップのほかに、今日のチップは
特定の論理回路のみ、または論理回路とメモリの混合
（すなわち組込みアレイ）も含むことがある。ますます
高密度化するあらゆるタイプの集積回路が絶え間なく設
計されているため、障害の存在は、論理回路、メモリ、
プログラマブル論理アレイ（ＰＬＡ）、ＡＳＩＣなどあ
らゆるタイプの集積回路チップに影響を及ぼす普遍的な
問題である。
ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモ
リ）に関して説明したが、当業者なら上述の構成やアー
キテクチャはＳＲＡＭ、ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲ
ＯＭ、フラッシュＲＡＭ、ＣＡＭなどの他のタイプのメ
モリ素子にも等しく適用可能であることがわかるであろ
う。しかし、メモリ・チップのほかに、今日のチップは
特定の論理回路のみ、または論理回路とメモリの混合
（すなわち組込みアレイ）も含むことがある。ますます
高密度化するあらゆるタイプの集積回路が絶え間なく設
計されているため、障害の存在は、論理回路、メモリ、
プログラマブル論理アレイ（ＰＬＡ）、ＡＳＩＣなどあ
らゆるタイプの集積回路チップに影響を及ぼす普遍的な
問題である。
【００１８】
【発明が解決しようとする課題】したがって、本発明の
目的は、製造および試験後の障害のある集積回路半導体
メモリ素子を修復することである。
目的は、製造および試験後の障害のある集積回路半導体
メモリ素子を修復することである。
【００１９】本発明の他の目的は、障害要素を冗長要素
によって置き換えるために冗長ユニットの最善のグルー
プを動的に選択することによって障害要素が階層的に修
復される、各ユニットが１つまたは複数の冗長要素から
成る冗長グループを選択的に割り当てることによってメ
モリ素子の製作および試験後のメモリを修復することで
ある。
によって置き換えるために冗長ユニットの最善のグルー
プを動的に選択することによって障害要素が階層的に修
復される、各ユニットが１つまたは複数の冗長要素から
成る冗長グループを選択的に割り当てることによってメ
モリ素子の製作および試験後のメモリを修復することで
ある。
【００２０】本発明の他の目的は、メモリ素子を、各ド
メインがサブドメインに分割可能な複数のドメインに編
成し、ドメインまたはサブドメイン、あるいはその両方
内の障害を修復するために冗長要素を含む冗長ユニット
のグループを割り当てることによって、メモリ素子の製
作および試験後に障害を階層的に修復することである。
メインがサブドメインに分割可能な複数のドメインに編
成し、ドメインまたはサブドメイン、あるいはその両方
内の障害を修復するために冗長要素を含む冗長ユニット
のグループを割り当てることによって、メモリ素子の製
作および試験後に障害を階層的に修復することである。
【００２１】本発明の他の目的は、少なくとも２つの冗
長ユニット（ＲＵ）にドメインを選択させ、選択された
ドメイン内の障害を各ＲＵが独立して修復することによ
って障害を修復することである。
長ユニット（ＲＵ）にドメインを選択させ、選択された
ドメイン内の障害を各ＲＵが独立して修復することによ
って障害を修復することである。
【００２２】本発明の他の目的は、少なくとも２つのＲ
Ｕに第１のサブドメインを選択させ、各ＲＵが独立して
第１のサブドメイン内の障害を修復し、少なくとも２つ
の他のＲＵが第２のサブドメインを選択し、各ＲＵが独
立して第２のサブドメイン内の障害を修復することによ
って、障害を修復することである。
Ｕに第１のサブドメインを選択させ、各ＲＵが独立して
第１のサブドメイン内の障害を修復し、少なくとも２つ
の他のＲＵが第２のサブドメインを選択し、各ＲＵが独
立して第２のサブドメイン内の障害を修復することによ
って、障害を修復することである。
【００２３】本発明の他の目的は、少なくとも２つのＲ
Ｕを含む少なくとも２つのグループが異なるサイズの少
なくとも２つのドメインを選択し、それによって１つの
グループ内の各ＲＵが独立して第１のドメイン内の障害
を修復し、第２のグループ内の各ＲＵが第２のドメイン
内の障害を修復する、ドメイン冗長置換構成の選択であ
る。
Ｕを含む少なくとも２つのグループが異なるサイズの少
なくとも２つのドメインを選択し、それによって１つの
グループ内の各ＲＵが独立して第１のドメイン内の障害
を修復し、第２のグループ内の各ＲＵが第２のドメイン
内の障害を修復する、ドメイン冗長置換構成の選択であ
る。
【００２４】本発明の他の目的は、少なくとも２つのド
メインを修復するために十分な冗長機構を設けることに
よって、ランダムな障害と所与のドメイン内に集中して
存在する障害であるとを問わず、歩留まりを向上させる
ことである。
メインを修復するために十分な冗長機構を設けることに
よって、ランダムな障害と所与のドメイン内に集中して
存在する障害であるとを問わず、歩留まりを向上させる
ことである。
【００２５】本発明の他の目的は、ドメイン内の集中障
害を修復する柔軟性を増すと同時に、冗長制御回路の形
の設計オーバーヘッドを削減することである。
害を修復する柔軟性を増すと同時に、冗長制御回路の形
の設計オーバーヘッドを削減することである。
【００２６】本発明の他の目的は、ドメイン冗長置換構
成を選択して、従来のブロック内冗長機構、柔軟冗長機
構、または可変ドメイン冗長機構を置き換えると同時
に、より少ない設計オーバーヘッドで修復可能度を向上
させることである。
成を選択して、従来のブロック内冗長機構、柔軟冗長機
構、または可変ドメイン冗長機構を置き換えると同時
に、より少ない設計オーバーヘッドで修復可能度を向上
させることである。
【００２７】
【課題を解決するための手段】本発明の主要な態様は、
本明細書において選択的ドメイン冗長置換（ＳＤＲＲ）
と呼ばれる手法を使用することによって、最終試験後の
メモリ素子の障害を修復する方法および装置を提供する
ことである。ＳＤＲＲは、障害を含むドメインを指定す
るアドレスに応答し、１つのグループの冗長ユニットで
障害を修復できるときは障害を修復するのに必要な１つ
のグループの冗長ユニットをドメインに割り当て、１つ
のグループの冗長ユニットで障害を修復できないときは
障害を修復するのに必要な複数のグループの冗長ユニッ
トをドメインに割り当てることによって、障害要素の階
層的かつ動的な修復を可能にする。
本明細書において選択的ドメイン冗長置換（ＳＤＲＲ）
と呼ばれる手法を使用することによって、最終試験後の
メモリ素子の障害を修復する方法および装置を提供する
ことである。ＳＤＲＲは、障害を含むドメインを指定す
るアドレスに応答し、１つのグループの冗長ユニットで
障害を修復できるときは障害を修復するのに必要な１つ
のグループの冗長ユニットをドメインに割り当て、１つ
のグループの冗長ユニットで障害を修復できないときは
障害を修復するのに必要な複数のグループの冗長ユニッ
トをドメインに割り当てることによって、障害要素の階
層的かつ動的な修復を可能にする。
【００２８】より一般的には、柔軟性の向上のために階
層ドメインの２つ以上の選択が可能である。これは、少
なくとも２つのサブドメインを含むドメインを選択し、
第１のサブドメインが選択され、このサブドメイン内の
障害要素を対応する冗長要素によって修復させることに
よって行われる。
層ドメインの２つ以上の選択が可能である。これは、少
なくとも２つのサブドメインを含むドメインを選択し、
第１のサブドメインが選択され、このサブドメイン内の
障害要素を対応する冗長要素によって修復させることに
よって行われる。
【００２９】階層的選択によって冗長制御回路の共用が
可能になり、それによってオーバーヘッド、特に必要な
ヒューズの数が大幅に削減される。また、障害の分布に
応じてドメインに複数のＲＵを割り当てることによって
柔軟性も向上する。
可能になり、それによってオーバーヘッド、特に必要な
ヒューズの数が大幅に削減される。また、障害の分布に
応じてドメインに複数のＲＵを割り当てることによって
柔軟性も向上する。
【００３０】本発明によると、障害を有するメモリ素子
を修復する機能を有する修復可能なメモリが提供され
る。このメモリは、複数のドメインを有するメモリ・ア
レイと、各々が少なくとも１つの冗長要素を含む冗長ユ
ニットの複数のグループと、障害を含むドメインを指定
するアドレスに応答するドメイン選択手段と、前記ドメ
イン選択手段および前記ドメイン選択手段によって選択
されたドメイン内の障害を有するメモリ素子を指定する
アドレスに応答し、１つのグループの冗長ユニットで修
復できる障害を含むドメインについては、障害を修復す
るのに必要な１つのグループの冗長ユニットを前記ドメ
インに割り当て、１つのグループの冗長ユニットで修復
できない障害を含むドメインについては、障害を修復す
るのに必要な複数のグループの冗長ユニットを前記ドメ
インに割り当てるように、前記ドメイン選択手段によっ
て選択されたドメインに含まれる障害を修復するのに用
いられるグループの冗長ユニットを選択する冗長ユニッ
ト選択手段と、前記ドメイン選択手段によって選択され
たドメインに含まれる障害を、前記冗長ユニット選択手
段によって選択されたグループの冗長ユニットの冗長要
素によって修復する手段とを含む。
を修復する機能を有する修復可能なメモリが提供され
る。このメモリは、複数のドメインを有するメモリ・ア
レイと、各々が少なくとも１つの冗長要素を含む冗長ユ
ニットの複数のグループと、障害を含むドメインを指定
するアドレスに応答するドメイン選択手段と、前記ドメ
イン選択手段および前記ドメイン選択手段によって選択
されたドメイン内の障害を有するメモリ素子を指定する
アドレスに応答し、１つのグループの冗長ユニットで修
復できる障害を含むドメインについては、障害を修復す
るのに必要な１つのグループの冗長ユニットを前記ドメ
インに割り当て、１つのグループの冗長ユニットで修復
できない障害を含むドメインについては、障害を修復す
るのに必要な複数のグループの冗長ユニットを前記ドメ
インに割り当てるように、前記ドメイン選択手段によっ
て選択されたドメインに含まれる障害を修復するのに用
いられるグループの冗長ユニットを選択する冗長ユニッ
ト選択手段と、前記ドメイン選択手段によって選択され
たドメインに含まれる障害を、前記冗長ユニット選択手
段によって選択されたグループの冗長ユニットの冗長要
素によって修復する手段とを含む。
【００３１】本発明のもう１つの態様によると、選択的
ドメイン冗長置換構成を有する修復可能メモリ素子であ
って、少なくとも２つのドメインを有するメモリアレイ
と、各々が複数の冗長ユニットを含む冗長グループを前
記２つのドメインのうちの少なくとも１つのドメインに
割り当てる手段と、前記ドメイン内の障害を前記割り当
てられた冗長グループ内に含まれる前記冗長ユニットに
よって修復する手段とを含むメモリ素子が提供される。
ドメイン冗長置換構成を有する修復可能メモリ素子であ
って、少なくとも２つのドメインを有するメモリアレイ
と、各々が複数の冗長ユニットを含む冗長グループを前
記２つのドメインのうちの少なくとも１つのドメインに
割り当てる手段と、前記ドメイン内の障害を前記割り当
てられた冗長グループ内に含まれる前記冗長ユニットに
よって修復する手段とを含むメモリ素子が提供される。
【００３２】本発明の１つの態様によると、前記グルー
プのうちの少なくとも２つのグループはそれぞれ異なる
数の前記冗長ユニットを含む。
プのうちの少なくとも２つのグループはそれぞれ異なる
数の前記冗長ユニットを含む。
【００３３】また、本発明は、ＤＲＡＭが複数のまだ割
り当てられていない冗長要素を有するように構成されて
いることを前提とする。これらの要素は、ＤＲＡＭ全体
に分散したいくつかのまだ修復も識別もされていない障
害を処理するために、ユニットにまとめられ、ユニット
はグループにまとめられる、という具合になっている。
障害のうちのいくつかは集中しており、いくつかはラン
ダムに分布している。所与のメモリ素子内に存在する障
害の数と、それらの障害の正確な場所の判断は、メモリ
素子の製作および試験後に行われる。その時点で、存在
する障害の地図を描き、障害を上述の冗長手段によって
最も効果的に修復するグループ、ユニット、および要素
の組合せを突き止めるための決定を行う。
り当てられていない冗長要素を有するように構成されて
いることを前提とする。これらの要素は、ＤＲＡＭ全体
に分散したいくつかのまだ修復も識別もされていない障
害を処理するために、ユニットにまとめられ、ユニット
はグループにまとめられる、という具合になっている。
障害のうちのいくつかは集中しており、いくつかはラン
ダムに分布している。所与のメモリ素子内に存在する障
害の数と、それらの障害の正確な場所の判断は、メモリ
素子の製作および試験後に行われる。その時点で、存在
する障害の地図を描き、障害を上述の冗長手段によって
最も効果的に修復するグループ、ユニット、および要素
の組合せを突き止めるための決定を行う。
【００３４】したがって、以下の説明は所与のＤＲＡＭ
について障害地図がすでに描かれていることを前提と
し、その中に含まれる障害を修復するために冗長手段の
最善の割当てをどのように適用するかを説明する。
について障害地図がすでに描かれていることを前提と
し、その中に含まれる障害を修復するために冗長手段の
最善の割当てをどのように適用するかを説明する。
【００３５】図４は、本発明によるＳＤＲＲの好ましい
実施形態を示す図である。いくつかのドメインに編成さ
れ、修復のために使用可能な冗長グループによって置き
換える障害が様々なドメインに含まれているＤＲＡＭ
に、このＳＤＲＲが適用されることになる。
実施形態を示す図である。いくつかのドメインに編成さ
れ、修復のために使用可能な冗長グループによって置き
換える障害が様々なドメインに含まれているＤＲＡＭ
に、このＳＤＲＲが適用されることになる。
【００３６】まず冗長グループＲＧ０に対してドメイン
＜ｉ＞を選択し、次にその障害要素＜ｉ−ｍ＞を冗長グ
ループＲＧ０内の置換ユニットＲＵ０−０またはＲＵ０
−１によって置き換えることによって障害要素＜ｉ−ｍ
＞を階層的に修復する。
＜ｉ＞を選択し、次にその障害要素＜ｉ−ｍ＞を冗長グ
ループＲＧ０内の置換ユニットＲＵ０−０またはＲＵ０
−１によって置き換えることによって障害要素＜ｉ−ｍ
＞を階層的に修復する。
【００３７】同様に、まず冗長グループＲＧ１に対して
ドメイン＜ｊ＞を選択し、さらに冗長グループＲＧ１−
３に対してドメイン＜ｊ−ｋ＞を選択し、最後に障害要
素＜ｊ−ｋ−ｌ＞を冗長ユニットＲＵ１−３−０または
ＲＵ１−３−１によって置き換えることによって、障害
要素＜ｊ−ｋ−ｌ＞を階層的に修復する。
ドメイン＜ｊ＞を選択し、さらに冗長グループＲＧ１−
３に対してドメイン＜ｊ−ｋ＞を選択し、最後に障害要
素＜ｊ−ｋ−ｌ＞を冗長ユニットＲＵ１−３−０または
ＲＵ１−３−１によって置き換えることによって、障害
要素＜ｊ−ｋ−ｌ＞を階層的に修復する。
【００３８】図５に、完全柔軟冗長置換構成の枠組み内
のＳＤＲＲの構成とドメイン割当てを示す。ユニット２
００は、６４個の冗長ユニットＲＵ２３０（すなわちＲ
Ｕ０、．．．、ＲＵ６３）によってサポートされる１６
個のドメイン２１０（すなわち２１０−０、．．、２１
０−１５）から成り、各ＲＵは１個の冗長要素ＲＥから
成る。（あるいは、ＲＵは２つ以上のＲＥを含むことも
でき、それらを同時に置き換えて修復を行うこともでき
る）。障害がランダムに分布した障害であるか集中した
障害であるかを問わず、ユニット内で最大６４個の単一
要素障害が修復される。図２を参照しながら前述した柔
軟冗長置換もこのような障害を修復することができる
が、本発明のＳＤＲＲ技法はそれよりも格段に効率的な
方式で行うことができる。前述の可変ドメイン冗長置換
は、ランダムに分布した障害の場合の効果は上述の柔軟
冗長置換技法によって達成できるよりもかなりすぐれて
はいるが、障害が集中している場合はこの目的を達成す
ることができない。
のＳＤＲＲの構成とドメイン割当てを示す。ユニット２
００は、６４個の冗長ユニットＲＵ２３０（すなわちＲ
Ｕ０、．．．、ＲＵ６３）によってサポートされる１６
個のドメイン２１０（すなわち２１０−０、．．、２１
０−１５）から成り、各ＲＵは１個の冗長要素ＲＥから
成る。（あるいは、ＲＵは２つ以上のＲＥを含むことも
でき、それらを同時に置き換えて修復を行うこともでき
る）。障害がランダムに分布した障害であるか集中した
障害であるかを問わず、ユニット内で最大６４個の単一
要素障害が修復される。図２を参照しながら前述した柔
軟冗長置換もこのような障害を修復することができる
が、本発明のＳＤＲＲ技法はそれよりも格段に効率的な
方式で行うことができる。前述の可変ドメイン冗長置換
は、ランダムに分布した障害の場合の効果は上述の柔軟
冗長置換技法によって達成できるよりもかなりすぐれて
はいるが、障害が集中している場合はこの目的を達成す
ることができない。
【００３９】本発明によるＳＤＲＲ構成では、以下の２
段階プロセスによって障害２４０が修復される。
段階プロセスによって障害２４０が修復される。
【００４０】ｉ）障害の数と場所に基づいて必要な冗長
ユニットＲＵの数を判断し、各特定のドメイン内の障害
を最も効率的に修復するのに必要なＲＵの数に基づいて
障害を含むドメインに冗長グループを割り当てる。たと
えば、ユニット２００内の特定のドメイン、たとえば２
１０−１２に含まれる障害の数に基づいて、１６個のド
メイン２１０−０、．．．、２１０−１５のうちの１つ
のドメイン２１０−１２に対して複数のＲＵ２３０から
成る冗長グループ２２２−１５を選択する。
ユニットＲＵの数を判断し、各特定のドメイン内の障害
を最も効率的に修復するのに必要なＲＵの数に基づいて
障害を含むドメインに冗長グループを割り当てる。たと
えば、ユニット２００内の特定のドメイン、たとえば２
１０−１２に含まれる障害の数に基づいて、１６個のド
メイン２１０−０、．．．、２１０−１５のうちの１つ
のドメイン２１０−１２に対して複数のＲＵ２３０から
成る冗長グループ２２２−１５を選択する。
【００４１】ii）ドメイン２１０−１２内の障害２４０
を、割り当てられた冗長グループ２２２−１５に含まれ
るＲＵ４６またはＲＵ４７によって修復する。
を、割り当てられた冗長グループ２２２−１５に含まれ
るＲＵ４６またはＲＵ４７によって修復する。
【００４２】図５で、冗長要素は、各グループが４個の
ＲＵから成る４つのグループＡ（２２０−０、．．．２
２０−３）と、各グループが２個のＲＵから成る１６の
グループＢ（２２２−０、．．．２２２−１５）と、各
グループが単一のＲＵから成る１６のグループＣ（２２
４−０、．．．、２２４−１５）として構成されてい
る。
ＲＵから成る４つのグループＡ（２２０−０、．．．２
２０−３）と、各グループが２個のＲＵから成る１６の
グループＢ（２２２−０、．．．２２２−１５）と、各
グループが単一のＲＵから成る１６のグループＣ（２２
４−０、．．．、２２４−１５）として構成されてい
る。
【００４３】これらの様々な冗長グループのドメイン割
当ては次の通りである。最も障害数の多い第１のドメイ
ン内の障害は、各グループが４個のＲＵを有する最大の
グループＡのうちの第１のグループによって修復する。
最大グループＡのうちの第１のグループによって修復で
きない第１のドメインの残りの障害は、各グループが２
個のＲＵを有する２番目に大きいグループＢによって修
復する。第１と第２の大きいグループＡおよびＢによっ
て修復できない残りのすべての障害は、各グループが１
個のＲＵを有する様子が図示されている最小のグループ
Ｃによって修復する。他のドメイン内の残りのすべての
障害も同様にして修復される。これらの規則に従って、
障害の分布に関係なくユニット２００内の最高６４個の
障害を修復することができる。
当ては次の通りである。最も障害数の多い第１のドメイ
ン内の障害は、各グループが４個のＲＵを有する最大の
グループＡのうちの第１のグループによって修復する。
最大グループＡのうちの第１のグループによって修復で
きない第１のドメインの残りの障害は、各グループが２
個のＲＵを有する２番目に大きいグループＢによって修
復する。第１と第２の大きいグループＡおよびＢによっ
て修復できない残りのすべての障害は、各グループが１
個のＲＵを有する様子が図示されている最小のグループ
Ｃによって修復する。他のドメイン内の残りのすべての
障害も同様にして修復される。これらの規則に従って、
障害の分布に関係なくユニット２００内の最高６４個の
障害を修復することができる。
【００４４】このドメイン割振りは、以下の３つの例を
用いればよりわかりやすいであろう。
用いればよりわかりやすいであろう。
【００４５】例Ｉ 各ドメイン２１０（すなわち２１０−０、．．．、２１
０−１５）にそれぞれ４つの障害が含まれるているもの
と仮定する。４組のグループＡをそれぞれドメイン２１
０−０、２１０−１、２１０−２、および２１０−３に
割当てる。グループＡがそれ以上残されていないため、
次に８組のグループＢ（それぞれ２グループ含む）をそ
れぞれドメイン２１０−４、２１０−５、２１０−６、
２１０−７、２１０−８、２１０−９、２１０−１０、
２１０−１１に割り当てる。グループＢの冗長要素が残
っていないため、次に４組のグループＣ（それぞれ４グ
ループ含む）をそれぞれドメイン２１０−１２、２１０
−１３、２１０−１４、および２１０−１５に割り当て
る。
０−１５）にそれぞれ４つの障害が含まれるているもの
と仮定する。４組のグループＡをそれぞれドメイン２１
０−０、２１０−１、２１０−２、および２１０−３に
割当てる。グループＡがそれ以上残されていないため、
次に８組のグループＢ（それぞれ２グループ含む）をそ
れぞれドメイン２１０−４、２１０−５、２１０−６、
２１０−７、２１０−８、２１０−９、２１０−１０、
２１０−１１に割り当てる。グループＢの冗長要素が残
っていないため、次に４組のグループＣ（それぞれ４グ
ループ含む）をそれぞれドメイン２１０−１２、２１０
−１３、２１０−１４、および２１０−１５に割り当て
る。
【００４６】例Ｉ 各ドメイン２１０（すなわち２１０−０、．．．、２１
０−１５）にそれぞれ４つの障害が含まれているものと
仮定する。４組のグループＡをそれぞれドメイン２１０
−０、２１０−１、２１０−２、および２１０−３に割
当てる。グループＡがそれ以上残されていないため、次
に８組のグループＢ（それぞれ２グループ含む）をそれ
ぞれドメイン２１０−４、２１０−５、２１０−６、２
１０−７、２１０−８、２１０−９、２１０−１０、２
１０−１１に割り当てる。グループＢの冗長要素が残っ
ていないため、次に４組のグループＣ（それぞれ４グル
ープ含む）をそれぞれドメイン２１０−１２、２１０−
１３、２１０−１４、および２１０−１５に割り当て
る。
０−１５）にそれぞれ４つの障害が含まれているものと
仮定する。４組のグループＡをそれぞれドメイン２１０
−０、２１０−１、２１０−２、および２１０−３に割
当てる。グループＡがそれ以上残されていないため、次
に８組のグループＢ（それぞれ２グループ含む）をそれ
ぞれドメイン２１０−４、２１０−５、２１０−６、２
１０−７、２１０−８、２１０−９、２１０−１０、２
１０−１１に割り当てる。グループＢの冗長要素が残っ
ていないため、次に４組のグループＣ（それぞれ４グル
ープ含む）をそれぞれドメイン２１０−１２、２１０−
１３、２１０−１４、および２１０−１５に割り当て
る。
【００４７】例III ドメイン２１０−０に３２個の障害が含まれ、ドメイン
２１０−７に１２個の障害が含まれているものとする。
ドメイン２１０−１０および２１０−１５にそれぞれ１
０個の障害が含まれているものとする。この場合、合わ
せて３２個の冗長要素を含む、４個のグループＡ２２０
−０、．．．、３と８個のグループＢ２２２−
０、．．．、７をドメイン２１０−０に割り当てる。合
わせて１２個の冗長要素を含む６つのグループＢ２２８
−８、．．．、１３をドメイン２１０−７に割り当て
る。合わせて１０個の冗長要素を含む、２つのグループ
Ｂ２２２−１４、１５と６個のグループＣ２２４−
０、．．．、５をドメイン２１０−１０に割り当てる。
残りの１０個のグループＣ２２４−６、．．．、１５を
ドメイン２１０−１５に割り当てる。
２１０−７に１２個の障害が含まれているものとする。
ドメイン２１０−１０および２１０−１５にそれぞれ１
０個の障害が含まれているものとする。この場合、合わ
せて３２個の冗長要素を含む、４個のグループＡ２２０
−０、．．．、３と８個のグループＢ２２２−
０、．．．、７をドメイン２１０−０に割り当てる。合
わせて１２個の冗長要素を含む６つのグループＢ２２８
−８、．．．、１３をドメイン２１０−７に割り当て
る。合わせて１０個の冗長要素を含む、２つのグループ
Ｂ２２２−１４、１５と６個のグループＣ２２４−
０、．．．、５をドメイン２１０−１０に割り当てる。
残りの１０個のグループＣ２２４−６、．．．、１５を
ドメイン２１０−１５に割り当てる。
【００４８】選択的ドメイン冗長置換方式が既存の柔軟
冗長置換技法より優る利点は、以下の例を用いて説明す
ればよりよくわかるであろう。この例では、障害の分布
に関係なく、ユニット２００内の８１９２個の要素の６
４個の障害が修復される。
冗長置換技法より優る利点は、以下の例を用いて説明す
ればよりよくわかるであろう。この例では、障害の分布
に関係なく、ユニット２００内の８１９２個の要素の６
４個の障害が修復される。
【００４９】柔軟冗長置換技法を使用した場合、ユニッ
ト内の８１９２個の要素の６４個の障害を修復するの
に、各ＲＵはＲＵ１個につき１３個のアドレス・ヒュー
ズ（＋１個のマスタ・ヒューズ）を必要とする。これに
は６４個のＲＵのために８３２個のアドレス・ヒューズ
（＋６４個のマスタ・ヒューズ）が必要である。一方、
本発明のＳＤＲＲでは、ＲＵ１個当たりドメイン内の５
１２個の要素のうちの１つの要素をデコードするのに９
個のアドレス・ヒューズ（＋１個のマスタ・ヒューズ）
しか必要とせず、したがって６４個のＲＵすべてをサポ
ートするのに５７６＝９×６４のアドレス・ヒューズだ
けで済む。さらに、１６個のドメインのうちの１つを選
択するのに各グループが必要とするドメイン・ヒューズ
は４個である。（注：この例では４個のグループＡと、
１６個のグループＢと、１６個のグループＣがあり、合
計３６個のグループについて１４４個＝４×３６であ
る。）これは、５７６個のアドレス・ヒューズ（＋６４
個のマスタ・ヒューズ）と、１４４個のドメイン・ヒュ
ーズを必要とし、合計で７２０個に過ぎない。したがっ
て、この例では、本発明によって柔軟冗長置換技法と比
較して合計１１２個のヒューズまたは合計９％が削減さ
れる。
ト内の８１９２個の要素の６４個の障害を修復するの
に、各ＲＵはＲＵ１個につき１３個のアドレス・ヒュー
ズ（＋１個のマスタ・ヒューズ）を必要とする。これに
は６４個のＲＵのために８３２個のアドレス・ヒューズ
（＋６４個のマスタ・ヒューズ）が必要である。一方、
本発明のＳＤＲＲでは、ＲＵ１個当たりドメイン内の５
１２個の要素のうちの１つの要素をデコードするのに９
個のアドレス・ヒューズ（＋１個のマスタ・ヒューズ）
しか必要とせず、したがって６４個のＲＵすべてをサポ
ートするのに５７６＝９×６４のアドレス・ヒューズだ
けで済む。さらに、１６個のドメインのうちの１つを選
択するのに各グループが必要とするドメイン・ヒューズ
は４個である。（注：この例では４個のグループＡと、
１６個のグループＢと、１６個のグループＣがあり、合
計３６個のグループについて１４４個＝４×３６であ
る。）これは、５７６個のアドレス・ヒューズ（＋６４
個のマスタ・ヒューズ）と、１４４個のドメイン・ヒュ
ーズを必要とし、合計で７２０個に過ぎない。したがっ
て、この例では、本発明によって柔軟冗長置換技法と比
較して合計１１２個のヒューズまたは合計９％が削減さ
れる。
【００５０】このＳＤＤＲ技法が既存の柔軟冗長置換方
法に優る利点は、ＲＵの数が増えるに従ってグループＢ
またはＣあるいはその両方の代わりにグループＡの数を
増やすことによってさらに増す。たとえば、１２８個の
ＲＵの場合、各グループが４個のＲＵを有する２０個の
グループＡと、各グループが２個のＲＵを有する１６個
のグループＢと、各グループが１個のＲＵを有する１６
個のグループＣを構成するのに必要なヒューズは、１１
５２個のアドレス・ヒューズ（＋１２８個のマスタ・ヒ
ューズ）と２０８個のドメイン・ヒューズであり、１６
６４個のアドレス・ヒューズ（＋１２８個のマスタ・ヒ
ューズ）が必要な柔軟冗長置換技法よりヒューズが３０
４個、すなわち１７％が節減される。
法に優る利点は、ＲＵの数が増えるに従ってグループＢ
またはＣあるいはその両方の代わりにグループＡの数を
増やすことによってさらに増す。たとえば、１２８個の
ＲＵの場合、各グループが４個のＲＵを有する２０個の
グループＡと、各グループが２個のＲＵを有する１６個
のグループＢと、各グループが１個のＲＵを有する１６
個のグループＣを構成するのに必要なヒューズは、１１
５２個のアドレス・ヒューズ（＋１２８個のマスタ・ヒ
ューズ）と２０８個のドメイン・ヒューズであり、１６
６４個のアドレス・ヒューズ（＋１２８個のマスタ・ヒ
ューズ）が必要な柔軟冗長置換技法よりヒューズが３０
４個、すなわち１７％が節減される。
【００５１】図６に、選択的ドメイン冗長置換ＳＤＲＲ
を使用する１６Ｍｂユニットのブロック図を示す。この
１６Ｍｂユニット３００は、１６個の１Ｍｂブロック３
１０と、１個の１２８Ｋｂ冗長ブロック３２０と、１個
の行冗長制御ブロック３３０（ＲＲＤＮブロック）とか
ら成る。各１Ｍｂブロック３１０は、５１２本のワード
線ＷＬと２０４８対のビット線ＢＬを含む。１Ｍｂブロ
ックは１Ｍセル３１２を含み、各１Ｍセル３１２は１つ
のＮＭＯＳ３１４と１つのキャパシタ３１６とから成
る。したがって、１６個の１Ｍｂブロックは８１９２本
のＷＬ（ＷＬ０〜ＷＬ８１９１）を含み、ユニット３０
０がアクティブ化されるとそのうちの１本がアクティブ
化される。１２８Ｋｂ冗長ブロックは６４本の冗長ワー
ド線（ＲＷＬ０〜ＲＷＬ６３）と２０４８対のＢＬを含
み、１２８Ｋｂの冗長セルを含む。冗長ブロック３２０
内の６４本のＲＷＬ（各々冗長ユニットＲＵを形成す
る）によって、１６個の１Ｍｂブロック３１０内で最高
６４個の障害が修復される。説明を簡単にするために、
以下の説明では１Ｍｂブロックがドメインと同じものと
仮定する。
を使用する１６Ｍｂユニットのブロック図を示す。この
１６Ｍｂユニット３００は、１６個の１Ｍｂブロック３
１０と、１個の１２８Ｋｂ冗長ブロック３２０と、１個
の行冗長制御ブロック３３０（ＲＲＤＮブロック）とか
ら成る。各１Ｍｂブロック３１０は、５１２本のワード
線ＷＬと２０４８対のビット線ＢＬを含む。１Ｍｂブロ
ックは１Ｍセル３１２を含み、各１Ｍセル３１２は１つ
のＮＭＯＳ３１４と１つのキャパシタ３１６とから成
る。したがって、１６個の１Ｍｂブロックは８１９２本
のＷＬ（ＷＬ０〜ＷＬ８１９１）を含み、ユニット３０
０がアクティブ化されるとそのうちの１本がアクティブ
化される。１２８Ｋｂ冗長ブロックは６４本の冗長ワー
ド線（ＲＷＬ０〜ＲＷＬ６３）と２０４８対のＢＬを含
み、１２８Ｋｂの冗長セルを含む。冗長ブロック３２０
内の６４本のＲＷＬ（各々冗長ユニットＲＵを形成す
る）によって、１６個の１Ｍｂブロック３１０内で最高
６４個の障害が修復される。説明を簡単にするために、
以下の説明では１Ｍｂブロックがドメインと同じものと
仮定する。
【００５２】ドメインのサイズと各ＲＵのサイズを変更
して、可変ドメインおよび可変サイズ冗長置換の柔軟性
をさらに向上させることができる。可変ドメイン冗長置
換アーキテクチャと可変サイズ冗長置換構成の詳細は、
それぞれ、１９９７年７月１６日に出願された米国特許
出願第０８／８９５０６１号明細書および１９９７年３
月３１日に出願された同第０８／８２５９４９号明細書
に記載されている。６４本のＲＷＬのうちの１６本のＲ
ＷＬ０〜１５が、それぞれ１本のＲＬＷを含む１６個の
修復グループ１（ＲＧ１＜０：１５＞）を構成する。３
２本のＲＷＬ１６〜４７が、それぞれ２本のＲＷＬを含
む１６個の修復グループ２（ＲＧ２＜０：１５＞）を構
成する。残りの１６本のＲＷＬ４８〜６３は、それぞれ
４本のＲＷＬを含む４個の修復グループ４（ＲＧ４＜
０：３＞）を構成する。「課題を解決するための手段」
の項で前述したように、障害の分布に従って、いくつか
のＲＵを含むグループが１６個のドメイン＜０：１５＞
のうちの１つを選択する。
して、可変ドメインおよび可変サイズ冗長置換の柔軟性
をさらに向上させることができる。可変ドメイン冗長置
換アーキテクチャと可変サイズ冗長置換構成の詳細は、
それぞれ、１９９７年７月１６日に出願された米国特許
出願第０８／８９５０６１号明細書および１９９７年３
月３１日に出願された同第０８／８２５９４９号明細書
に記載されている。６４本のＲＷＬのうちの１６本のＲ
ＷＬ０〜１５が、それぞれ１本のＲＬＷを含む１６個の
修復グループ１（ＲＧ１＜０：１５＞）を構成する。３
２本のＲＷＬ１６〜４７が、それぞれ２本のＲＷＬを含
む１６個の修復グループ２（ＲＧ２＜０：１５＞）を構
成する。残りの１６本のＲＷＬ４８〜６３は、それぞれ
４本のＲＷＬを含む４個の修復グループ４（ＲＧ４＜
０：３＞）を構成する。「課題を解決するための手段」
の項で前述したように、障害の分布に従って、いくつか
のＲＵを含むグループが１６個のドメイン＜０：１５＞
のうちの１つを選択する。
【００５３】たとえば、ＲＧ４＜３＞は４本のＲＷＬ
（ＲＵ）を含み、ドメイン＜１＞内で最高４本のワード
線障害が識別されたとき、ＲＧ４＜３＞はドメイン＜１
＞に割り当てられる。ＲＧ４＜３＞内のＲＷＬ６１が障
害のあるＷＬ６００を修復するために使用される。残り
の３本のＲＷＬ６０、ＲＷＬ６２、ＲＷＬ６３は、ＷＬ
５１２から１０２３を含むドメイン＜１＞内の３本の障
害ＷＬ（図示せず）を修復するために使用される。ＲＧ
４＜３＞内の４つのＲＵがドメイン＜１＞を修復するの
に不十分な場合、他のＲＧをドメイン＜１＞に割り当て
ることができる。
（ＲＵ）を含み、ドメイン＜１＞内で最高４本のワード
線障害が識別されたとき、ＲＧ４＜３＞はドメイン＜１
＞に割り当てられる。ＲＧ４＜３＞内のＲＷＬ６１が障
害のあるＷＬ６００を修復するために使用される。残り
の３本のＲＷＬ６０、ＲＷＬ６２、ＲＷＬ６３は、ＷＬ
５１２から１０２３を含むドメイン＜１＞内の３本の障
害ＷＬ（図示せず）を修復するために使用される。ＲＧ
４＜３＞内の４つのＲＵがドメイン＜１＞を修復するの
に不十分な場合、他のＲＧをドメイン＜１＞に割り当て
ることができる。
【００５４】図６の１６Ｍｂユニット３００の詳細なブ
ロック図を図７に示す。１６Ｍｂユニット３００は、８
１９２本のＷＬを含む１６Ｍｂアレイ４１０と、ワード
線デコーダ４４０（ＷＬＤＥＣ）と、ワード線デコーダ
・ドライバ４５０（ＷＬＤＲＶ）と、６４本の冗長ワー
ド線ＲＬＷを含む１２８Ｋｂ冗長アレイ４２０と、冗長
ワード線ドライバ４６０（ＲＷＬＤＲＶ）と、ワード線
ディスエーブル・デコーダ４７０と、ＲＲＤＮブロック
４３０とから成る。ユニット３００がイネーブルにされ
ると、１３本のアドレス線ＡＤＤ＜０−１２＞がユニッ
トに入力される。ＡＮＤゲート４４０で表されたＷＬＤ
ＥＣが、ＡＤＤ＜０−１２＞をデコードし、８１９２個
のノードＮ＜０−８１９１＞のうちの１つをアクティブ
にする。それに対応するドライバＷＬＤＲＶがイネーブ
ルにされる。デコード動作中、ブロックＲＲＤＮが冗長
一致検出を開始し、それによってその動作モード、すな
わち通常モードか冗長モードかを判断する。通常モード
では、信号ＲＷＬＥ＜０−６３＞をイネーブルにする６
４本のＲＷＬすべてが低のままである。ＮＯＲゲート４
７０への６４本の入力がすべて低状態のため、信号ＷＬ
ＤＩＳバーを高に維持することによってディスエーブル
状態にする。したがって、遅延ＲＡＳ信号が高に切り替
わると、対応するＷＬＤＲＶによって対応するＷＬが駆
動され、すべてのＲＷＬＥが低になるためどのＲＷＬも
アクティブにされない。冗長モード中では、ＲＲＤＮブ
ロック４３０が６４のＲＷＬＥ＜０：６３＞のうちの１
つをアクティブにし、それによって対応するＲＷＬＤＲ
Ｖがイネーブルにされる。同時に、ＲＷＬＥが高に切り
替わると信号ＷＬＤＩＳバーが下がる。遅延信号ＲＡＳ
が上がると、対応するＲＷＬＤＲＶによって対応するＲ
ＷＬが駆動される。遅延ＲＡＳが高に切り替わっても信
号ＷＬＤＩＳバーが低のままであるため、ＷＬＤＥＣの
デコード結果に関係なくワード線ＷＬはどれもアクティ
ブにされない。
ロック図を図７に示す。１６Ｍｂユニット３００は、８
１９２本のＷＬを含む１６Ｍｂアレイ４１０と、ワード
線デコーダ４４０（ＷＬＤＥＣ）と、ワード線デコーダ
・ドライバ４５０（ＷＬＤＲＶ）と、６４本の冗長ワー
ド線ＲＬＷを含む１２８Ｋｂ冗長アレイ４２０と、冗長
ワード線ドライバ４６０（ＲＷＬＤＲＶ）と、ワード線
ディスエーブル・デコーダ４７０と、ＲＲＤＮブロック
４３０とから成る。ユニット３００がイネーブルにされ
ると、１３本のアドレス線ＡＤＤ＜０−１２＞がユニッ
トに入力される。ＡＮＤゲート４４０で表されたＷＬＤ
ＥＣが、ＡＤＤ＜０−１２＞をデコードし、８１９２個
のノードＮ＜０−８１９１＞のうちの１つをアクティブ
にする。それに対応するドライバＷＬＤＲＶがイネーブ
ルにされる。デコード動作中、ブロックＲＲＤＮが冗長
一致検出を開始し、それによってその動作モード、すな
わち通常モードか冗長モードかを判断する。通常モード
では、信号ＲＷＬＥ＜０−６３＞をイネーブルにする６
４本のＲＷＬすべてが低のままである。ＮＯＲゲート４
７０への６４本の入力がすべて低状態のため、信号ＷＬ
ＤＩＳバーを高に維持することによってディスエーブル
状態にする。したがって、遅延ＲＡＳ信号が高に切り替
わると、対応するＷＬＤＲＶによって対応するＷＬが駆
動され、すべてのＲＷＬＥが低になるためどのＲＷＬも
アクティブにされない。冗長モード中では、ＲＲＤＮブ
ロック４３０が６４のＲＷＬＥ＜０：６３＞のうちの１
つをアクティブにし、それによって対応するＲＷＬＤＲ
Ｖがイネーブルにされる。同時に、ＲＷＬＥが高に切り
替わると信号ＷＬＤＩＳバーが下がる。遅延信号ＲＡＳ
が上がると、対応するＲＷＬＤＲＶによって対応するＲ
ＷＬが駆動される。遅延ＲＡＳが高に切り替わっても信
号ＷＬＤＩＳバーが低のままであるため、ＷＬＤＥＣの
デコード結果に関係なくワード線ＷＬはどれもアクティ
ブにされない。
【００５５】図６の１６Ｍｂユニット３００の詳細なブ
ロック図を図７に示す。１６Ｍｂユニット３００は、８
１９２本のＷＬを含む１６Ｍｂアレイ４１０と、ワード
線デコーダ４４０（ＷＬＤＥＣ）と、ワード線デコーダ
・ドライバ４５０（ＷＬＤＲＶ）と、６４本の冗長ワー
ド線ＲＬＷを含む１２８Ｋｂ冗長アレイ４２０と、冗長
ワード線ドライバ４６０（ＲＷＬＤＲＶ）と、ワード線
ディスエーブル・デコーダ４７０と、ＲＲＤＮブロック
４３０とから成る。ユニット３００がイネーブルにされ
ると、１３本のアドレス線ＡＤＤ＜０−１２＞がユニッ
トに入力される。ＡＮＤゲート４４０で表されたＷＬＤ
ＥＣが、ＡＤＤ＜０−１２＞をデコードし、８１９２個
のノードＮ＜０−８１９１＞のうちの１つをアクティブ
にする。それに対応するドライバＷＬＤＲＶがイネーブ
ルにされる。デコード動作中、ブロックＲＲＤＮが冗長
一致検出を開始し、それによってその動作モード、すな
わち通常モードか冗長モードかを判断する。通常モード
では、６４本のＲＷＬをイネーブルする信号ＲＷＬＥ＜
０−６３＞すべてが低のままである。ＮＯＲゲート４７
０への６４本の入力がすべて低状態のため、ワード線デ
ィスエーブル信号ＷＬＤＩＳバーが高に維持され、ＷＬ
をイネーブル状態にする。したがって、遅延ＲＡＳ信号
が高に切り替わると、対応するＷＬＤＲＶによって対応
するＷＬが駆動され、すべてのＲＷＬＥが低になるため
どのＲＷＬもアクティブにされない。冗長モード中で
は、ＲＲＤＮブロック４３０が６４のＲＷＬＥ＜０：６
３＞のうちの１つをアクティブにし、それによって対応
するＲＷＬＤＲＶがイネーブルにされる。同時に、ＲＷ
ＬＥが高に切り替わると信号ＷＬＤＩＳバーが下がる。
遅延信号ＲＡＳが上がると、対応するＲＷＬＤＲＶによ
って対応するＲＷＬが駆動される。遅延ＲＡＳが高に切
り替わっても信号ＷＬＤＩＳバーが低のままであるた
め、ＷＬＤＥＣのデコード結果に関係なくワード線ＷＬ
はどれもアクティブにされない。
ロック図を図７に示す。１６Ｍｂユニット３００は、８
１９２本のＷＬを含む１６Ｍｂアレイ４１０と、ワード
線デコーダ４４０（ＷＬＤＥＣ）と、ワード線デコーダ
・ドライバ４５０（ＷＬＤＲＶ）と、６４本の冗長ワー
ド線ＲＬＷを含む１２８Ｋｂ冗長アレイ４２０と、冗長
ワード線ドライバ４６０（ＲＷＬＤＲＶ）と、ワード線
ディスエーブル・デコーダ４７０と、ＲＲＤＮブロック
４３０とから成る。ユニット３００がイネーブルにされ
ると、１３本のアドレス線ＡＤＤ＜０−１２＞がユニッ
トに入力される。ＡＮＤゲート４４０で表されたＷＬＤ
ＥＣが、ＡＤＤ＜０−１２＞をデコードし、８１９２個
のノードＮ＜０−８１９１＞のうちの１つをアクティブ
にする。それに対応するドライバＷＬＤＲＶがイネーブ
ルにされる。デコード動作中、ブロックＲＲＤＮが冗長
一致検出を開始し、それによってその動作モード、すな
わち通常モードか冗長モードかを判断する。通常モード
では、６４本のＲＷＬをイネーブルする信号ＲＷＬＥ＜
０−６３＞すべてが低のままである。ＮＯＲゲート４７
０への６４本の入力がすべて低状態のため、ワード線デ
ィスエーブル信号ＷＬＤＩＳバーが高に維持され、ＷＬ
をイネーブル状態にする。したがって、遅延ＲＡＳ信号
が高に切り替わると、対応するＷＬＤＲＶによって対応
するＷＬが駆動され、すべてのＲＷＬＥが低になるため
どのＲＷＬもアクティブにされない。冗長モード中で
は、ＲＲＤＮブロック４３０が６４のＲＷＬＥ＜０：６
３＞のうちの１つをアクティブにし、それによって対応
するＲＷＬＤＲＶがイネーブルにされる。同時に、ＲＷ
ＬＥが高に切り替わると信号ＷＬＤＩＳバーが下がる。
遅延信号ＲＡＳが上がると、対応するＲＷＬＤＲＶによ
って対応するＲＷＬが駆動される。遅延ＲＡＳが高に切
り替わっても信号ＷＬＤＩＳバーが低のままであるた
め、ＷＬＤＥＣのデコード結果に関係なくワード線ＷＬ
はどれもアクティブにされない。
【００５６】図８に、図７に示したＲＧＣＣＮＴ４＜０
＞の詳細配線図を示す。前述のように、ＲＧＣＮＴ４＜
０＞は、１個のドメイン選択回路ＤＳ４＜０＞５１０と
４個の冗長制御回路ＲＲＤＮ４８（５２０−０）、ＲＲ
ＤＮ４９（図示せず）、ＲＲＤＮ５０（図示せず）、お
よびＲＲＤＮ５１（５２０−３）から成る。ＤＳ４＜０
＞は、ＦＬＡＴ＜９−１２＞という符号が付された４個
のラッチ５５０と、ＡＮＤゲート５３０とから成る。各
ＦＬＡＴは、対応するアドレス入力ＡＤＤを事前プログ
ラム済みアドレス入力（図示せず）と比較し、それによ
って対応する信号ＦＡＤＤをアクティブにする。一致が
ない場合、信号ＦＡＤＤは低のままである。一致する場
合、信号ＦＡＤＤは高に切り替わる。４つのＦＡＤＤ＜
９：１２＞、すなわちユニット内の１６個のドメインの
１つを選択するアドレスが高に切り替わった場合、信号
ＲＡＳが高に切り替わると冗長イネーブル信号ＲＲＤＮ
Ｅがアクティブにされる。各ＲＲＤＮは、各ＦＬＡＴが
ドメイン選択回路ＤＳ４＜０＞のＦＬＡＴと同じである
９個のＦＬＡＴ＜０−８＞５５０から成り、１個のマス
タ・ヒューズ・ラッチＭＦＬＡＴ５６０と、１個のＡＮ
Ｄゲート５４０とから成る。ＦＬＡＴはすべて、ＤＳ４
＜０＞を参照しながら説明したものと同じである。ＤＳ
４＜０＞（５１０）で生成されたＲＲＤＮＥは、各ＲＲ
ＤＮ５４０内のマスタ・ヒューズ・ラッチＭＦＬＡＴ５
６０に結合される。
＞の詳細配線図を示す。前述のように、ＲＧＣＮＴ４＜
０＞は、１個のドメイン選択回路ＤＳ４＜０＞５１０と
４個の冗長制御回路ＲＲＤＮ４８（５２０−０）、ＲＲ
ＤＮ４９（図示せず）、ＲＲＤＮ５０（図示せず）、お
よびＲＲＤＮ５１（５２０−３）から成る。ＤＳ４＜０
＞は、ＦＬＡＴ＜９−１２＞という符号が付された４個
のラッチ５５０と、ＡＮＤゲート５３０とから成る。各
ＦＬＡＴは、対応するアドレス入力ＡＤＤを事前プログ
ラム済みアドレス入力（図示せず）と比較し、それによ
って対応する信号ＦＡＤＤをアクティブにする。一致が
ない場合、信号ＦＡＤＤは低のままである。一致する場
合、信号ＦＡＤＤは高に切り替わる。４つのＦＡＤＤ＜
９：１２＞、すなわちユニット内の１６個のドメインの
１つを選択するアドレスが高に切り替わった場合、信号
ＲＡＳが高に切り替わると冗長イネーブル信号ＲＲＤＮ
Ｅがアクティブにされる。各ＲＲＤＮは、各ＦＬＡＴが
ドメイン選択回路ＤＳ４＜０＞のＦＬＡＴと同じである
９個のＦＬＡＴ＜０−８＞５５０から成り、１個のマス
タ・ヒューズ・ラッチＭＦＬＡＴ５６０と、１個のＡＮ
Ｄゲート５４０とから成る。ＦＬＡＴはすべて、ＤＳ４
＜０＞を参照しながら説明したものと同じである。ＤＳ
４＜０＞（５１０）で生成されたＲＲＤＮＥは、各ＲＲ
ＤＮ５４０内のマスタ・ヒューズ・ラッチＭＦＬＡＴ５
６０に結合される。
【００５７】ＤＳ４＜０＞について前述したように、各
ＦＬＡＴは対応するアドレスＡＤＤを事前プログラム済
みアドレス入力（図示せず）と比較し、対応する信号Ｆ
ＡＤＤをアクティブにする。一致がない場合、信号ＦＡ
ＤＤは低のままである。一致する場合、信号ＦＡＤＤは
高に切り替わる。ＭＦＬＡＴ出力信号ＥＮＥは、マスタ
・ヒューズが切断されない限り低のままである。切断さ
れると、信号ＥＮＥは信号ＲＲＤＮＥの状態に従う。ド
メインが選択されるとイネーブルにされる信号ＥＮＥ
と、ドメイン内の要素の選択を行う４つのＦＡＤＤ＜０
−８＞とが高に切り替わると、対応する信号ＲＷＬＥが
オンになる。前述のように、高に切り替わることによっ
て、ＲＷＬＥは対応するＲＷＬをアクティブにすること
ができると同時にＷＬ選択をディスエーブルにすること
ができる。
ＦＬＡＴは対応するアドレスＡＤＤを事前プログラム済
みアドレス入力（図示せず）と比較し、対応する信号Ｆ
ＡＤＤをアクティブにする。一致がない場合、信号ＦＡ
ＤＤは低のままである。一致する場合、信号ＦＡＤＤは
高に切り替わる。ＭＦＬＡＴ出力信号ＥＮＥは、マスタ
・ヒューズが切断されない限り低のままである。切断さ
れると、信号ＥＮＥは信号ＲＲＤＮＥの状態に従う。ド
メインが選択されるとイネーブルにされる信号ＥＮＥ
と、ドメイン内の要素の選択を行う４つのＦＡＤＤ＜０
−８＞とが高に切り替わると、対応する信号ＲＷＬＥが
オンになる。前述のように、高に切り替わることによっ
て、ＲＷＬＥは対応するＲＷＬをアクティブにすること
ができると同時にＷＬ選択をディスエーブルにすること
ができる。
【００５８】図９は、プログラマブル・ヒューズ機構Ｆ
ＬＡＴの配線図である。ＦＬＡＴは、電気（またはレー
ザ）プログラマブル・ヒューズ６００と、ヒューズ初期
設定素子６１０および６２０と、ＣＭＯＳラッチ６３
０、６４０、６５０と、２つのＣＭＯＳパス・ゲート６
６０および６７０とから成る。６６０と６７０のいずれ
かが開くと、ＦＡＤＤがノードＡＤＤまたは素子６８０
によって反転されたＡＤＤバーに短絡する。チップに電
力供給されている間、信号ｂＦＰＵＰおよびＦＰＵＮは
低のままであり、それによってノードＮ０をプリチャー
ジする。その後、信号ｂＦＰＵＰは永続的に上がる。信
号ＦＰＵＮも上がり、それによってノードＮ０をヒュー
ズ６００に結合する。ヒューズ６００が切られていない
場合、Ｎ０が下がってＮ１が上がる。これによってＣＭ
ＯＳパス・ゲート６７０が開き、ＦＡＤＤをＡＤＤバー
に追従させる。ヒューズ６００が切断されている場合、
ノードＮ０は高、Ｎ１は低のままである。これによっ
て、ＣＭＯＳパス・ゲート６６０が開きＦＡＤＤをＡＤ
Ｄに追従させる。結論として、ヒューズが切断されない
場合、低ＡＤＤ入力によってＦＡＤＤの出力が高に切り
替わり（すなわち０にプログラムされる）、高ＡＤＤ入
力によってＦＡＤＤの出力は低を維持する。ヒューズが
切断された場合、高ＡＤＤ入力によって出力ＦＡＤＤが
高に切り替わり（すなわち１にプログラムされる）、低
ＡＤＤ入力によってＦＡＤＤは低を維持する。対応する
ＦＡＬＴのヒューズをプログラムすることによって、冗
長置換する障害アドレスを識別することができる。ＭＦ
ＬＡＴの配線図はＦＬＡＴと同様であるが、ＣＭＯＳパ
ス・ゲート６６０が線ＲＲＤＮＥに結合され、ＣＭＯＳ
パス・ゲート６７０が接地に結合される点が異なる。
ＬＡＴの配線図である。ＦＬＡＴは、電気（またはレー
ザ）プログラマブル・ヒューズ６００と、ヒューズ初期
設定素子６１０および６２０と、ＣＭＯＳラッチ６３
０、６４０、６５０と、２つのＣＭＯＳパス・ゲート６
６０および６７０とから成る。６６０と６７０のいずれ
かが開くと、ＦＡＤＤがノードＡＤＤまたは素子６８０
によって反転されたＡＤＤバーに短絡する。チップに電
力供給されている間、信号ｂＦＰＵＰおよびＦＰＵＮは
低のままであり、それによってノードＮ０をプリチャー
ジする。その後、信号ｂＦＰＵＰは永続的に上がる。信
号ＦＰＵＮも上がり、それによってノードＮ０をヒュー
ズ６００に結合する。ヒューズ６００が切られていない
場合、Ｎ０が下がってＮ１が上がる。これによってＣＭ
ＯＳパス・ゲート６７０が開き、ＦＡＤＤをＡＤＤバー
に追従させる。ヒューズ６００が切断されている場合、
ノードＮ０は高、Ｎ１は低のままである。これによっ
て、ＣＭＯＳパス・ゲート６６０が開きＦＡＤＤをＡＤ
Ｄに追従させる。結論として、ヒューズが切断されない
場合、低ＡＤＤ入力によってＦＡＤＤの出力が高に切り
替わり（すなわち０にプログラムされる）、高ＡＤＤ入
力によってＦＡＤＤの出力は低を維持する。ヒューズが
切断された場合、高ＡＤＤ入力によって出力ＦＡＤＤが
高に切り替わり（すなわち１にプログラムされる）、低
ＡＤＤ入力によってＦＡＤＤは低を維持する。対応する
ＦＡＬＴのヒューズをプログラムすることによって、冗
長置換する障害アドレスを識別することができる。ＭＦ
ＬＡＴの配線図はＦＬＡＴと同様であるが、ＣＭＯＳパ
ス・ゲート６６０が線ＲＲＤＮＥに結合され、ＣＭＯＳ
パス・ゲート６７０が接地に結合される点が異なる。
【００５９】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００６０】（１）少なくとも２つのドメインを有する
メモリ素子を修復する方法であって、前記メモリ素子の
試験後に各前記ドメイン内の障害の数を判断するステッ
プと、各々が少なくとも１つの冗長要素を有する冗長ユ
ニットの複数のグループを設けるステップと、前記２つ
のドメインのうちの少なくとも１つのドメインに前記冗
長グループのうちの少なくとも１つの冗長グループを割
り当てるステップと、前記割り当てられたドメイン内に
含まれる障害を、前記割り当てられた冗長グループ内の
前記冗長ユニットによって修復するステップとを含む方
法。 （２）選択的ドメイン冗長置換構成を備えたメモリ素子
を最終試験後に修復する方法であって、少なくとも２つ
のドメインを有するメモリ・アレイを設けるステップ
と、各々が少なくとも２つのサブグループを有する複数
の冗長グループを設けるステップと、選択された冗長グ
ループを前記２つのドメインのうちの少なくとも１つの
ドメインに割り当てるステップと、前記割り当てられた
冗長グループ内の前記冗長サブグループを、前記割り当
てられたドメイン内に含まれる障害に割り当てるステッ
プと、前記割り当てられたドメイン内に含まれる障害
を、前記割り当てられた冗長サブグループ内に含まれる
前記冗長ユニットによって修復するステップとを含む方
法。 （３）選択的ドメイン冗長置換構成を備えた修復可能メ
モリ素子であって、少なくとも２つのドメインを有する
メモリ・アレイと、各々複数の冗長ユニットを含む冗長
グループを、前記２つのドメインのうちの少なくとも１
つのドメインに割り当てる手段と、前記ドメイン内の障
害を、前記割り当てられた冗長グループ内に含まれる前
記冗長ユニットによって修復する手段とを含む修復可能
メモリ素子。 （４）ドメイン選択手段と、冗長ユニット選択手段とを
さらに含む、上記（３）に記載の修復可能メモリ。 （５）前記冗長ユニット選択手段が前記ドメイン選択手
段によって制御される、上記（４）に記載の修復可能メ
モリ素子。 （６）前記ドメイン選択手段が複数のヒューズ・ラッチ
および比較器から成る、上記（４）に記載の修復可能メ
モリ素子。 （７）前記冗長グループのうちの少なくとも２つの冗長
グループが異なる数の前記冗長ユニットを含む、上記
（３）または（４）に記載の修復可能メモリ素子。 （８）選択ドメイン冗長置換構成を備えた修復可能メモ
リ素子であって、少なくとも２つのドメインを有するメ
モリ・アレイと、各々少なくとも２つのサブグループを
有する複数の冗長グループと、選択された冗長グループ
を前記２つのドメインのうちの少なくとも１つのドメイ
ンに割り当てる第１の手段と、前記割り当てられた冗長
グループ内の冗長サブループを、前記割り当てられたド
メイン内に含まれる障害に割り当てる第２の手段と、前
記割り当てられたドメイン内の障害を、前記割り当てら
れた冗長サブグループ内に含まれる前記冗長ユニットに
よって修復する手段とを含む修復可能メモリ素子。 （９）前記少なくとも２つのドメインが異なるサイズで
ある、上記（８）に記載の修復可能メモリ素子。 （１０）少なくとも１つの冗長グループが複数の冗長ユ
ニットから成る、上記（８）に記載の修復可能メモリ素
子。 （１１）前記冗長グループと前記冗長サブグループと前
記冗長ユニットとが、前記ドメインのうちの少なくとも
２つのドメイン間で共用される、上記（８）に記載の修
復可能メモリ素子。
メモリ素子を修復する方法であって、前記メモリ素子の
試験後に各前記ドメイン内の障害の数を判断するステッ
プと、各々が少なくとも１つの冗長要素を有する冗長ユ
ニットの複数のグループを設けるステップと、前記２つ
のドメインのうちの少なくとも１つのドメインに前記冗
長グループのうちの少なくとも１つの冗長グループを割
り当てるステップと、前記割り当てられたドメイン内に
含まれる障害を、前記割り当てられた冗長グループ内の
前記冗長ユニットによって修復するステップとを含む方
法。 （２）選択的ドメイン冗長置換構成を備えたメモリ素子
を最終試験後に修復する方法であって、少なくとも２つ
のドメインを有するメモリ・アレイを設けるステップ
と、各々が少なくとも２つのサブグループを有する複数
の冗長グループを設けるステップと、選択された冗長グ
ループを前記２つのドメインのうちの少なくとも１つの
ドメインに割り当てるステップと、前記割り当てられた
冗長グループ内の前記冗長サブグループを、前記割り当
てられたドメイン内に含まれる障害に割り当てるステッ
プと、前記割り当てられたドメイン内に含まれる障害
を、前記割り当てられた冗長サブグループ内に含まれる
前記冗長ユニットによって修復するステップとを含む方
法。 （３）選択的ドメイン冗長置換構成を備えた修復可能メ
モリ素子であって、少なくとも２つのドメインを有する
メモリ・アレイと、各々複数の冗長ユニットを含む冗長
グループを、前記２つのドメインのうちの少なくとも１
つのドメインに割り当てる手段と、前記ドメイン内の障
害を、前記割り当てられた冗長グループ内に含まれる前
記冗長ユニットによって修復する手段とを含む修復可能
メモリ素子。 （４）ドメイン選択手段と、冗長ユニット選択手段とを
さらに含む、上記（３）に記載の修復可能メモリ。 （５）前記冗長ユニット選択手段が前記ドメイン選択手
段によって制御される、上記（４）に記載の修復可能メ
モリ素子。 （６）前記ドメイン選択手段が複数のヒューズ・ラッチ
および比較器から成る、上記（４）に記載の修復可能メ
モリ素子。 （７）前記冗長グループのうちの少なくとも２つの冗長
グループが異なる数の前記冗長ユニットを含む、上記
（３）または（４）に記載の修復可能メモリ素子。 （８）選択ドメイン冗長置換構成を備えた修復可能メモ
リ素子であって、少なくとも２つのドメインを有するメ
モリ・アレイと、各々少なくとも２つのサブグループを
有する複数の冗長グループと、選択された冗長グループ
を前記２つのドメインのうちの少なくとも１つのドメイ
ンに割り当てる第１の手段と、前記割り当てられた冗長
グループ内の冗長サブループを、前記割り当てられたド
メイン内に含まれる障害に割り当てる第２の手段と、前
記割り当てられたドメイン内の障害を、前記割り当てら
れた冗長サブグループ内に含まれる前記冗長ユニットに
よって修復する手段とを含む修復可能メモリ素子。 （９）前記少なくとも２つのドメインが異なるサイズで
ある、上記（８）に記載の修復可能メモリ素子。 （１０）少なくとも１つの冗長グループが複数の冗長ユ
ニットから成る、上記（８）に記載の修復可能メモリ素
子。 （１１）前記冗長グループと前記冗長サブグループと前
記冗長ユニットとが、前記ドメインのうちの少なくとも
２つのドメイン間で共用される、上記（８）に記載の修
復可能メモリ素子。
【図１】メモリの様々な部分内の障害のある行が、それ
ぞれの対応する部分内の障害のある行を置き換えるＲＥ
によって修復される、従来のＦＤＲＲブロック内置換方
式を備えたメモリを示す略図である。
ぞれの対応する部分内の障害のある行を置き換えるＲＥ
によって修復される、従来のＦＤＲＲブロック内置換方
式を備えたメモリを示す略図である。
【図２】メモリの一端に集中させたＲＥのアレイを使用
してメモリ内の任意の場所にある障害行を選択的に置き
換える、従来のＦＤＲＲ柔軟冗長置換方式を備えたメモ
リを示す略図である。
してメモリ内の任意の場所にある障害行を選択的に置き
換える、従来のＦＤＲＲ柔軟冗長置換方式を備えたメモ
リを示す略図である。
【図３】可変の３つのドメインＡ、Ｂ、およびＣが対応
するドメイン内の任意の場所にある障害行を選択的に置
換する、従来のＶＤＲＲ可変ドメイン冗長置換方式を備
えたメモリを示す略図である。
するドメイン内の任意の場所にある障害行を選択的に置
換する、従来のＶＤＲＲ可変ドメイン冗長置換方式を備
えたメモリを示す略図である。
【図４】本発明による、複数のドメインに編成されたメ
モリ素子にＳＤＲＲ（選択的ドメイン冗長置換）を適用
する様子と、置換のために使用可能な冗長グループを使
用して障害を修復する様子を示す図である。
モリ素子にＳＤＲＲ（選択的ドメイン冗長置換）を適用
する様子と、置換のために使用可能な冗長グループを使
用して障害を修復する様子を示す図である。
【図５】完全な柔軟冗長置換を可能にする典型的なＳＤ
ＲＲ構成およびドメイン割当てを示す図である。
ＲＲ構成およびドメイン割当てを示す図である。
【図６】好ましい実施形態としてＳＤＲＲを使用した１
６Ｍｂユニットを示すブロック図である。
６Ｍｂユニットを示すブロック図である。
【図７】ＳＤＲＲを使用した１６Ｍｂユニットを示す詳
細なブロック図である。
細なブロック図である。
【図８】図７に示す１６Ｍｂユニットのための冗長グル
ープ制御回路ＲＧＣＮＴ４＜０＞を示す詳細配線図であ
る。
ープ制御回路ＲＧＣＮＴ４＜０＞を示す詳細配線図であ
る。
【図９】ヒューズ・ラッチＦＬＡＴとマスタ・ヒューズ
・ラッチＭＦＬＡＴを示す詳細なゲート・レベル配線図
である。
・ラッチＭＦＬＡＴを示す詳細なゲート・レベル配線図
である。
３００ １６Ｍｂユニット ３１０ １Ｍｂブロック ３１２ １Ｍセル ３１４ ＮＭＯＳ ３１６ キャパシタ ３２０ １２８Ｋｂ冗長ブロック ３３０ 冗長制御ブロック ４１０ １６Ｍｂアレイ ４４０ ワード線デコーダ ４２０ １２８Ｋｂ冗長アレイ ４３０ 行冗長制御ブロック ４５０ ワード線デコーダ・ドライバ ４６０ 冗長ワード線ドライバ ４７０ ワード線ディスエーブル・デコーダ ５１０ ドメイン選択回路 ５４０ ＡＮＤゲート ５５０ ラッチ ５６０ マスタ・ヒューズ・ラッチ ６００ プログラマブル・ヒューズ ６１０ ヒューズ初期設定素子 ６２０ ヒューズ初期設定素子 ６３０ ＣＭＯＳラッチ ６６０ ＣＭＯＳパス・ゲート
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 591209109 シーメンス・アクチェンゲゼルシャフト ＳＩＥＭＥＮＳ ＡＫＴＩＥＮＧＥＳＥ ＬＬＳＣＨＡＦＴ ドイツ連邦共和国、80333 ミュンヘン、 ヴィッテルズバッハ・プラッツ ２ (72)発明者 キリハタ・トシアキ アメリカ合衆国12603 ニューヨーク州 ポーキプシー ミスティ・リッジ・サー クル 10 (72)発明者 カール・ペーター・プフェッフェル ドイツ ディー−85635 ホーエンキル ヒェン州 マルヒヴァルトヴェーク 35 (56)参考文献 特開 平10−275497（ＪＰ，Ａ) 特開 平11−86588（ＪＰ，Ａ) 特開 平６−139795（ＪＰ，Ａ) 特開 平11−162191（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 29/00
Claims (2)
- 【請求項１】障害を有するメモリ素子を修復する機能を
有する修復可能なメモリであって、 複数のドメインを有するメモリ・アレイと、 各々が少なくとも１つの冗長要素を含む冗長ユニットの
複数のグループと、 障害を含むドメインを指定するアドレスに応答するドメ
イン選択手段と、 前記ドメイン選択手段および前記ドメイン選択手段によ
って選択されたドメイン内の障害を有するメモリ素子を
指定するアドレスに応答し、１つのグループの冗長ユニ
ットで修復できる障害を含むドメインについては、障害
を修復するのに必要な１つのグループの冗長ユニットを
前記ドメインに割り当て、１つのグループの冗長ユニッ
トで修復できない障害を含むドメインについては、障害
を修復するのに必要な複数のグループの冗長ユニットを
前記ドメインに割り当てるように、前記ドメイン選択手
段によって選択されたドメインに含まれる障害を修復す
るのに用いられるグループの冗長ユニットを選択する冗
長ユニット選択手段と、 前記ドメイン選択手段によって選択されたドメインに含
まれる障害を、前記冗長ユニット選択手段によって選択
されたグループの冗長ユニットの冗長要素によって修復
する手段とを含む修復可能メモリ素子。 - 【請求項２】前記グループのうちの少なくとも２つのグ
ループがそれぞれ異なる数の前記冗長ユニットを含む、
請求項１に記載の修復可能メモリ素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/017019 | 1998-02-02 | ||
| US09/017,019 US5970000A (en) | 1998-02-02 | 1998-02-02 | Repairable semiconductor integrated circuit memory by selective assignment of groups of redundancy elements to domains |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11273394A JPH11273394A (ja) | 1999-10-08 |
| JP3254432B2 true JP3254432B2 (ja) | 2002-02-04 |
Family
ID=21780275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02334499A Expired - Fee Related JP3254432B2 (ja) | 1998-02-02 | 1999-02-01 | ドメインへの冗長要素グループの選択的割当てによる高信頼性半導体集積回路メモリ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5970000A (ja) |
| EP (1) | EP0933709B1 (ja) |
| JP (1) | JP3254432B2 (ja) |
| DE (1) | DE69906406T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999054819A1 (de) * | 1998-04-17 | 1999-10-28 | Infineon Technologies Ag | Speicheranordnung mit redundanten speicherzellen und verfahren zum zugriff auf redundante speicherzellen |
| US6052318A (en) * | 1998-12-22 | 2000-04-18 | Siemens Aktiengesellschaft | Repairable semiconductor memory circuit having parrel redundancy replacement wherein redundancy elements replace failed elements |
| US7062425B1 (en) * | 1999-09-30 | 2006-06-13 | Cypress Semiconductor Corp. | Method and apparatus for automated enumeration, simulation, identification and/or irradiation of device attributes |
| US6181614B1 (en) * | 1999-11-12 | 2001-01-30 | International Business Machines Corporation | Dynamic repair of redundant memory array |
| DE10051167B4 (de) | 2000-10-16 | 2007-10-25 | Infineon Technologies Ag | Anordnung zur Fuseinitialisierung |
| KR100375998B1 (ko) * | 2000-11-17 | 2003-03-15 | (주)실리콘세븐 | 자동 테스트 및 리페어 기능을 내장하는 반도체 메모리장치 및 그 방법 |
| JP2003077282A (ja) * | 2001-08-31 | 2003-03-14 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
| US7925938B2 (en) * | 2001-10-12 | 2011-04-12 | Geneticware Co. Ltd. | Structure and method of repairing SDRAM by generating slicing table of fault distribution |
| JP2004127475A (ja) * | 2002-07-29 | 2004-04-22 | Renesas Technology Corp | 半導体記憶装置 |
| US7076703B1 (en) | 2002-11-26 | 2006-07-11 | Advanced Micro Devices, Inc. | Method and system for defining a redundancy window around a particular column in a memory array |
| US6809972B2 (en) * | 2003-03-13 | 2004-10-26 | Infineon Technologies Ag | Circuit technique for column redundancy fuse latches |
| US6882583B2 (en) * | 2003-04-30 | 2005-04-19 | International Business Machines Corporation | Method and apparatus for implementing DRAM redundancy fuse latches using SRAM |
| US7523257B2 (en) * | 2003-08-27 | 2009-04-21 | Adaptec, Inc. | Method of managing raid level bad blocks in a networked storage system |
| KR100554986B1 (ko) * | 2003-12-30 | 2006-03-03 | 주식회사 하이닉스반도체 | 효율적으로 에러셀을 리페어 할 수 있는 반도체 메모리 장치 |
| US7458616B2 (en) * | 2004-12-30 | 2008-12-02 | Hydril Company | Threads with perturbations |
| DE102006019075B4 (de) * | 2006-04-25 | 2008-01-31 | Infineon Technologies Ag | Integrierte Schaltung zur Speicherung eines Datums |
| JP2013131273A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Ltd | 半導体集積回路及び半導体集積回路の試験方法 |
| KR20170055222A (ko) | 2015-11-11 | 2017-05-19 | 삼성전자주식회사 | 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0465808B1 (en) * | 1990-06-19 | 1998-07-29 | Texas Instruments Incorporated | Variable size set associative DRAM redundancy scheme |
| JPH0831279B2 (ja) * | 1990-12-20 | 1996-03-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 冗長システム |
| US5295101A (en) * | 1992-01-31 | 1994-03-15 | Texas Instruments Incorporated | Array block level redundancy with steering logic |
| JP3040625B2 (ja) * | 1992-02-07 | 2000-05-15 | 松下電器産業株式会社 | 半導体記憶装置 |
| JP3129440B2 (ja) * | 1992-04-16 | 2001-01-29 | シーメンス アクチエンゲゼルシヤフト | 冗長装置を有する集積半導体メモリ |
| JPH0696598A (ja) * | 1992-07-10 | 1994-04-08 | Texas Instr Japan Ltd | 半導体メモリ装置及び欠陥メモリセル救済回路 |
| DE59310168D1 (de) * | 1993-02-19 | 2001-06-07 | Infineon Technologies Ag | Spalten-Redundanz-Schaltungsanordnung für einen Speicher |
| US5422850A (en) * | 1993-07-12 | 1995-06-06 | Texas Instruments Incorporated | Semiconductor memory device and defective memory cell repair circuit |
| US5491664A (en) * | 1993-09-27 | 1996-02-13 | Cypress Semiconductor Corporation | Flexibilitiy for column redundancy in a divided array architecture |
| KR960008825B1 (en) * | 1993-11-18 | 1996-07-05 | Samsung Electronics Co Ltd | Row redundancy circuit and method of semiconductor memory device with double row decoder |
| JP3351595B2 (ja) * | 1993-12-22 | 2002-11-25 | 株式会社日立製作所 | 半導体メモリ装置 |
| JPH08180698A (ja) * | 1994-12-22 | 1996-07-12 | Toshiba Corp | 半導体記憶装置 |
| US5881003A (en) * | 1997-07-16 | 1999-03-09 | International Business Machines Corporation | Method of making a memory device fault tolerant using a variable domain redundancy replacement configuration |
-
1998
- 1998-02-02 US US09/017,019 patent/US5970000A/en not_active Expired - Fee Related
-
1999
- 1999-01-29 EP EP99300702A patent/EP0933709B1/en not_active Expired - Lifetime
- 1999-01-29 DE DE69906406T patent/DE69906406T2/de not_active Expired - Fee Related
- 1999-02-01 JP JP02334499A patent/JP3254432B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0933709A2 (en) | 1999-08-04 |
| DE69906406T2 (de) | 2004-01-08 |
| JPH11273394A (ja) | 1999-10-08 |
| DE69906406D1 (de) | 2003-05-08 |
| EP0933709B1 (en) | 2003-04-02 |
| US5970000A (en) | 1999-10-19 |
| EP0933709A3 (en) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100790442B1 (ko) | 글로벌 리던던시를 갖는 메모리소자 및 그 동작 방법 | |
| US5940335A (en) | Prioritizing the repair of faults in a semiconductor memory device | |
| JP3254432B2 (ja) | ドメインへの冗長要素グループの選択的割当てによる高信頼性半導体集積回路メモリ | |
| US6574156B2 (en) | Device and method for repairing a semiconductor memory | |
| US6910152B2 (en) | Device and method for repairing a semiconductor memory | |
| US5469401A (en) | Column redundancy scheme for DRAM using normal and redundant column decoders programmed with defective array address and defective column address | |
| US6707730B2 (en) | Semiconductor memory device with efficient and reliable redundancy processing | |
| US5831913A (en) | Method of making a memory fault-tolerant using a variable size redundancy replacement configuration | |
| KR100368367B1 (ko) | 반도체 기억 장치 | |
| KR100336243B1 (ko) | 메모리 디바이스 및 그 복구 방법 | |
| EP0892349B1 (en) | Fault tolerant memory device with variable domain redundancy replacement arrangement. | |
| EP0892350B1 (en) | Method for redundancy replacement in a memory device | |
| US6018482A (en) | High efficiency redundancy scheme for semiconductor memory device | |
| US6426902B1 (en) | Semiconductor memory device having redundancy circuit capable of improving redundancy efficiency | |
| CA2223222C (en) | Data-bit redundancy for semiconductor memories | |
| US20020196684A1 (en) | Semiconductor memory device and method of repairing the same | |
| US6928008B2 (en) | Semiconductor memory devices with data line redundancy schemes and method therefore | |
| EP0869440B1 (en) | Fault-tolerant memories |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |