KR19980015637A - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR19980015637A KR19980015637A KR1019960035044A KR19960035044A KR19980015637A KR 19980015637 A KR19980015637 A KR 19980015637A KR 1019960035044 A KR1019960035044 A KR 1019960035044A KR 19960035044 A KR19960035044 A KR 19960035044A KR 19980015637 A KR19980015637 A KR 19980015637A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- data bus
- output
- data
- sense amplifier
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
본 발명은 어드레스 천이 감지기를 장착한 반도체 메모리 장치에 관한 것으로 라이트시 데이타 버스 센스 앰프를 구동시켜 래치부에 래치되어 있던 이전의 데이타를 바꾸어주어 라이트한 다음 곧바로 리드 동작을 수행하여도 데이타의 페일 없이 정상적인 동작을 수행시키기 위한 반도체 메모리 장치에 관한 것으로 상기 목적 달성을 위하여 데이타 버스 센스 앰프 구동수단과, 라이트 드라이버 구동수단과, 데이타 버스 센스 앰프 구동부(10)의 출력신호와 라이트 드라이버 구동부(20) 출력신호를 조합하여 리드, 라이트시 데이타 버스 센스 앰프를 구동시키기 위한 논리 게이트 수단을 구비한다.
Description
본 발명은 어드레스 천이 감지기(Address Transition Detector, 이하 ˝ATD˝라 한다.)를 장착한 반도체 메모리 장치의 출력 데이타 오동작 방지 장치에 관한 것으로, 특히 라이트(Write)시에도 데이타 버스 센스 앰프를 구동시켜 리드 데이타 라인에 래치되어 있는 이전의 데이타를 바꾸어 주므로써 다음번 동작시 정상적인 데이타가 출력되도록 하기 위한 반도체 메모리 장치에 관한 것이다.
일반적으로 어드레스 천이 감지기(ATD)는 이전의 어드레스와 현재의 어드레스를 상호 비교하여 상기 두 어드레스가 같으면 데이타 버스 라인을 프리차지 시키지 않고 데이타 버스 센스 앰프를 구동시키지 않는다. 상기 두 어드레스가 서로 다르면 데이타 버스 라인을 프리차지 시키고 데이타 버스 라인에 셀상의 데이타가 전달되며 데이타 버스 센스 앰프가 구동되어 데이타를 리드 데이타 라인에 전달시킨다. 따라서 라이트시 해당 어드레스에 의해 셀상에 저장된 한 데이타가 리드 동작시 출력된 다음 그 셀상에 다른 데이타를 저장시 상기 다른 데이타가 출력되기 위해서는 다른 어드레스를 리드하던가 라이트한 다음 상기 해당 어드레스에 의해 리드 되어야지 어드레스 천이 감지기(ATD)가 인에이블되어 정상적인 데이타를 읽을 수가 있었다.
도1는 종래 기술에 따른 라이트시 라이트 드라이버를 구동시키기 위한 회로도로서, /라이트 버스라인 드라이버 신호 발생신호를 반전시켜 제1낸드 게이트(ND1) 일측 입력단으로 출력시키기 위한 제1인버터(IV1)와, 상기 제1인버터 출력신호와 데이타 버스라인 선택신호를 입력으로 논리 연산된 값을 제2인버터(IV2) 입력단으로 출력시키기 위한 제1낸드 게이트와, 상기 제1낸드 게이트 출력신호를 반전시켜 라이트 버스라인 드라이버 신호를 출력시키기 위한 제2인버터로 구성된다.
여기서 데이타 버스라인 선택신호는 어떤 메모리 블럭이 선택 되었을때 하이로 인에이블되는 신호이며 /라이트 버스라인 드라이버 신호 발생신호는 라이트시 로우로 액티브되는 신호이고 리드 동작시는 하이로 디세이블되는 신호이다.
이하, 상기 구성에 따른 동작을 보면 먼저 데이타 버스라인 선택신호가 하이로 액티브된 상태에서 /라이트 버스라인 드라이버 신호 발생신호가 로우로 액티브되면 상기 제1낸드 게이트 출력단에는 로우신호가 출력되고 상기 로우신호는 상기 제2인버터에 의해 반전되어 하이의 라이트 버스라인 드라이버 신호가 출력되어 도4에 도시된 라이트 드라이버 회로도를 구동하게 된다. 따라서 도4에 도시된 라이트 드라이버 회로도의 라이트 버스라인 드라이버 신호 입력단에는 하이신호가 인가된다.
여기서, 본 발명의 이해를 돕기 위해 도시된 도4와 도5의 구성관계를 먼저 살펴보기로 한다.
먼저, 도4를 보면 데이타 입력버퍼 출력신호를 반전시켜 제3낸드 게이트(ND 3) 일측 입력단과 제15인버터(IV15) 입력단 그리고 제6낸드 게이트(ND6) 일측 입력단으로 출력시키기 위한 제14인버터(IV14)와, 상기 제14인버터 출력신호와 라이트 버스라인 드라이버 신호를 입력으로 출력된 신호를 제1피모스형 트랜지스터(MP1) 게이트로 인가시키기 위한 제3낸드 게이트와, 상기 제3낸드 게이트 출력신호에 의해 턴-온되어 전원전압을 /데이타 버스 인에이블 신호 출력단으로 전달시키기 위한 제1피모스형 트랜지스터와, 상기 제14인버터 출력신호를 반전시켜 제4낸드 게이트(ND4) 일측 입력단과 제5낸드 게이트(ND5) 일측 입력단으로 출력시키기 위한 제15인버터와, 상기 제15인버터 출력신호와 상기 라이트 버스라인 드라이버 신호를 입력으로 출력된 신호를 제16인버터(IV16) 입력단으로 인가시키기 위한 제4낸드 게이트와, 상기 제4낸드 게이트 출력신호를 반전시켜 제1엔모스형 트랜지스터(MN1) 게이트로 인가시키기 위한 제16인버터와, 상기 제16인버터 출력신호에 의해 턴-온되어 접지전압을 상기 /데이타 버스 인에이블 신호 출력단으로 전달시키기 위한 제1엔모스형 트랜지스터와, 상기 제15인버터 출력신호와 상기 라이트 버스라인 드라이버 신호를 입력으로 출력된 신호를 제2피모스형 트랜지스터(MP2) 게이트로 인가시키기 위한 제5낸드 게이트와, 상기 제5낸드 게이트 출력신호에 의해 턴-온되어 전원전압을 데이타 버스 인에이블 신호 출력단으로 전달시키기 위한 제2피모스형 트랜지스터와, 상기 제14인버터 출력신호와 상기 라이트 버스라인 드라이버 신호를 입력으로 출력된 신호를 제17인버터(IV17) 입력단으로 출력시키기 위한 제6낸드 게이트와, 상기 제6낸드 게이트 출력신호를 반전시켜 제2엔모스형 트랜지스터(MN2) 게이트로 인가시키기 위한 제17인버터와, 상기 제17인버터 출력신호에 의해 턴-온되어 접지전압을 데이타 버스 인에이블 신호 출력단으로 전달시키기 위한 제2엔모스형 트랜지스터로 구성된다.
도5는 /데이타 버스 인에이블 신호에 의해 턴-온되어 전원전압을 제1노드로 전달시키기 위한 제3엔모스형 트랜지스터(MN3)와, 게이트로 /데이타 버스 센스 앰프 선택신호가 인가되고 상기 제1노드와 제2노드 사이에 접속된 제6엔모스형 트랜지스터(MN6)와, 게이트로 데이타 버스 센스 앰프 선택신호가 인가되고 상기 제1노드와 상기 제2노드 사이에 접속된 제3피모스형 트랜지스터(MP3)와, 데이타 버스 인에이블 신호에 이ㅡ해 턴-온되어 전원전압을 상기 제2노드로 전달시키기 위한 제7엔모스형 트랜지스터(MN7)와, 상기 제2노드상의 신호에 의해 턴-온되어 제3노드상의 신호를 상기 제1노드상으로 전달시키기 위한 제4엔모스형 트랜지스터(MN4)와, 상기 제1노드상의 신호에 의해 턴-온되어 상기 제3노드상의 신호를 상기 제2노드상으로 전달시키기 위한 제8엔모스형 트랜지스터(MN8)와, 데이타 버스 센스 앰프 선택신호에 의해 턴-온되어 접지전압을 상기 제3노드상으로 전달시키기 위한 제5엔모스형 트랜지스터(MN5)와, 제4노드상의 신호에 의해 턴-온되어 전원전압을 상기 제4노드상으로 전달시키기 위한 제4피모스형 트랜지스터(MP4)와, 상기 제4노드상의 신호에 의해 턴-온되어 전원전압을 제5노드상으로 전달시키기 위한 제5피모스형 트랜지스터(MP5)와, 상기 제2노드상의 신호에 의해 턴-온되어 제6노드상의 신호를 상기 제4노드상으로 전달시키기 위한 제9엔모스형 트랜지스터(MN9)와, 상기 제1노드상의 신호에 의해 턴-온되어 상기 제6노드상의 신호를 상기 제5노드상으로 전달시키기 위한 제11엔모스형 트랜지스터(MN11)와, 데이타 버스 센스 앰프 선택신호에 의해 턴-온되어 접지전압을 상기 제6노드상으로 전달시키기 위한 제10엔모스형 트랜지스터(MN10)와, 데이타 버스 센스 앰프 선택신호에 의해 턴-온되어 전원전압을 상기 제5노드상으로 전달시키기 위한 제6피모스형 트랜지스터(MP6)와, 상기 제5노드상의 신호를 반전시켜 제7낸드 게이트(ND7) 일측 입력단과 제4노아 게이트(NR4) 일측 입력단으로 출력시키기 위한 제18인버터(IV18)와, 상기 제18인버터 출력신호와 데이타 아웃 풋 선택신호를 입력으로 출력된 신호를 제7피모스형 트랜지스터(MP7) 게이트로 인가시키기 위한 제7낸드 게이트와, 상기 제7낸드 게이트 출력신호에 의해 턴-온되어 전원전압을 /리드 데이타 신호 출력단으로 전달시키기 위한 제7피모스형 트랜지스터와, 데이타 아웃 풋 선택신호를 반전시켜 제4노아 게이트 타측 입력단으로 출력시키기 위한 제19인버터(IV19)와, 상기 제19인버터 출력신호와 상기 제18인버터 출력신호를 입력으로 출력된 신호를 제12엔모스형 트랜지스터(MN12) 게이트로 인가시키기 위한 제4노아 게이트와, 상기 제4노아 게이트 출력신호에 의해 턴-온되어 접지전압을 /리드 데이타 신호 출력단으로 전달시키기 위한 제12엔모스형 트랜지스터와, 상기 /리드 데이타 신호를 래치시키기 위한 제20인버터(IV20)와 제21인버터(IV21)가 직렬접속된 래치부로 구성된다.
상기 도1의 동작상태에서 도4의 라이트시 동작상황을 보면, 먼저 데이타 입력버퍼 출력신호가 하이인 경우를 보면 제3낸드 게이트 출력단에는 하이의 라이트 버스라인 드라이버 신호와 제14인버터에 의해 반전된 로우의 데이타 입력버퍼 출력신호가 입력되어 하이신호가 출력된다. 따라서, 제1피모스형 트랜지스터가 턴-오프된다. 제4낸드 게이트 출력단에는 하이의 라이트 버스라인 드라이버 신호와 제15인버터에 의해 반전된 하이의 데이타 입력버퍼 출력신호가 입력되어 로우신호가 출력되고 상기 로우신호는 제16인버터에 의해 반전되어 하이신호가 제1엔모스형 트랜지스터 게이트로 인가되어 상기 제1엔모스형 트랜지스터가 턴-온되어 결국 /데이타 버스 인에이블 신호 출력단에는 로우신호가 출력된다. 상기 로우의 /데이타 버스 인에이블 신호는 도5에 도시된 데이타 버스 센스 앰프의 /데이타 버스 인에이블 신호 입력단에 입력된다. 제5낸드 게이트 출력단에는 하이의 라이트 버스라인 드라이버 신호와 제15인버터에 의해 반전된 하이의 데이타 입력버퍼 출력신호가 입력되어 로우신호가 출력되어 제2피모스형 트랜지스터 게이트로 인가되어 상기 제2피모스형 트랜지스터가 턴-온된다. 제6낸드 게이트 출력단에는 하이의 라이트 버스라인 드라이버 신호와 제14인버터에 의해 반전된 로우의 데이타 입력버퍼 출력신호가 입력되어 하이신호가 출력되고 상기 하이신호는 제17인버터에 의해 반전되어 로우신호가 제2엔모스형 트랜지스터 게이트로 인가되어 상기 제2엔모스형 트랜지스터가 턴-오프된다. 따라서, 데이타 버스 인에이블 신호 출력단에는 하이신호가 출력되고 상기 하이신호는 상기 도5에 도시된 데이타 버스 센스 앰프 데이타 버스 인에이블 신호 입력단에 입력된다.
도2는 종래 기술에 따른 리드시 데이타 버스 센스 앰프를 구동시키기 위한 회로도로서, 데이타 버스라인 선택신호를 반전시켜 제1노아 게이트(NR1) 일측 입력단으로 출력시키기 위한 제3인버터(IV3)와, 상기 제3인버터 출력신호와 /글로벌 데이타 버스라인 선택신호를 입력으로 논리 연산된 값을 제4인버터(IV4) 입력단으로 출력시키기 위한 제1노아 게이트와, 상기 제1노아 게이트 출력신호를 반전시켜 제5인버터(IV5) 입력단으로 출력시키기 위한 제4인버터와, 상기 제4인버터 출력신호를 반전시켜 데이타 버스 센스 앰프 선택신호를 출력시키기 위한 제5인버터와, 상기 제5인버터 출력신호를 반전시켜 /데이타 버스 센스 앰프 선택신호를 출력시키기 위한 제6인버터(IV6)와, 상기 제6인버터 출력신호를 반전시켜 데이타 아웃 풋 선택신호를 출력시키기 위한 제7인버터(IV7)로 구성된다.
여기서, 데이타 버스라인 선택신호는 어떤 메모리 블럭이 선택 되었을때 하이로 인에이블되는 신호이며 /글로벌 데이타 버스라인 선택신호는 리드시 로우로 액티브되고 라이트시 하이로 디세이블되는 신호이다.
이하, 상기 구성에 따른 동작을 보면, 라이트시 데이타 버스라인 선택신호가 하이로 액티브된 상태에서 /글로벌 데이타 버스라인 선택신호가 로우로 액티브되면 제1노아 게이트 출력단에는 하이신호가 출력되고 각 인버터에 의해 반전되어 데이타 버스 센스 앰프 선택신호는 하이, /데이타 버스 센스 앰프 선택신호는 로우, 데이타 아웃 풋 선택신호는 하이가 되어 도5에 도시된 데이타 버스 센스 앰프의 각 입력단에 입력된다.
이하, 상기 도1과 도4에 의해서 출력된 /데이타 버스 인에이블 신호와 데이타 버스 인에이블 신호 및 상기 도2에 의해서 출력된 데이타 버스 센스 앰프 선택신호, /데이타 버스 센스앰프 선택신호, 그리고 데이타 아웃 풋 선택신호에 의해 구동되는 도5의 동작상황을 살펴보기로 한다.
로우의 /데이타 버스 인에이블 신호가 인가되고 하이의 데이타 버스 인에이블 신호가 인가되면 제3엔모스형 트랜지스터는 턴-오프되고 제7엔모스형 트랜지스터는 턴-온되어 전원전압이 제2노드상으로 전달되고 상기 제2노드상의 신호에 의해 제4엔모스형 트랜지스터와 제9엔모스형 트랜지스터가 턴-온된다. 상기 상태에서 하이의 데이타 버스 센스 앰프 선택신호가 제5엔모스형 트랜지스터, 제10엔모스형 트랜지스터, 제6피모스형 트랜지스터 게이트로 인가되면 상기 제5엔모스형 트랜지스터, 상기 제10엔모스형 트랜지스터가 턴-온되고 상기 제6피모스형 트랜지스터는 턴-오프된다. 따라서, 제3노드상과 제6노드상으로 접지전압이 전달되고 상기 제3노드상의 로우신호는 제4엔모스형 트랜지스터를 통해 제1노드상으로 전달되고 상기 제1노드상의 로우신호는 제8엔모스형 트랜지스터와 제11엔모스형 트랜지스터를 턴-오프시킨다. 상기 제6노드상의 로우신호는 제9엔모스형 트랜지스터를 통해 제4노드상으로 전달되고 상기 제4노드상의 로우신호는 제4피모스형 트랜지스터와 제5피모스형 트랜지스터를 턴-온시켜 전원전압을 제5노드상으로 전달시킨다. 상기 제5노드상의 전원전압은 제18인버터에 의해 반전되어 로우신호가 제7낸드 게이트 일측 입력단과 제4노아 게이트 일측 입력단에 입력된다. 상기 제18인버터의 로우신호와 하이의 데이타 아웃 풋 선택신호는 상기 제7낸드 게이트 입력단으로 입력되어 하이신호가 출력되고 상기 하이신호는 제7피모스형 트랜지스터 게이트로 인가되어 상기 제7피모스형 트랜지스터는 턴-오프된다. 제19인버터에 의해 반전된 로우의 데이타 아웃 풋 선택신호와 상기 제18인버터의 출력신호인 로우신호는 제4노아 게이트로 입력되어 하이신호가 출력되고 상기 하이신호는 제12엔모스형 트랜지스터를 턴-온시켜 접지전압이 /리드 데이타 신호 출력단에 전달된다. 따라서, /리드 데이타 신호 출력단에는 로우신호가 출력되는데 이는 하이의 리드 데이타 신호를 출력시킨 경우와 같으며 래치부에 의해 상기 하이의 리드 데이타 신호는 래치과정을 거치게 된다.
이상에서 설명한 것처럼 라이트시 데이타 입력 버퍼를 통해 임의의 셀에 저장된 하이의 데이타는 리드 동작시 하이의 데이타가 출력되었음을 알 수 있다. 상기 상태에서 데이타 입력 버퍼 출력단으로 로우신호가 출력되면, 즉 이번에는 라이트 동작시 로우신호가 임의의 셀에 저장되면 상기 도1과 상기 도4에 의해 상기 도4의 /데이타 버스 인에이블 신호 출력단에는 하이신호가 출력되고 상기 데이타 버스 인에이블 신호 출력단에는 로우신호가 출력되어 상기 도5의 각 입력단으로 인가된다.
그런데, 상기 도2를 보면 라이트 동작시 /글로벌 데이타 버스라인 선택신호는 하이로 디세이블되기 때문에 데이타 버스 센스 앰프 선택신호는 로우신호가, /데이타 버스 센스 앰프 선택신호는 하이신호가, 데이타 아웃 풋 선택신호는 로우신호가 각각 출력되어 상기 도5의 각 입력단으로 인가되므로 상기 도5의 제7피모스형 트랜지스터와 상기 제12엔모스형 트랜지스터가 턴-오프되어 /리드 데이타 신호 출력단에는 이전의 데이타인 하이신호가 그대로 출력된다. 즉, 라이트시 로우 데이타를 셀에 저장하였으므로 리드 동작시 출력단에는 로우 데이타가 출력되어야 하는데 라이트 동작시 /글로벌 데이타 버스라인 선택 신호가 하이로 디세이블되기 때문에 데이타 버스 센스 앰프가 동작하지 않아 상기한 바와 같이 데이타의 페일이 발생하게 되는 것이다. 따라서, 종래에서는 데이타의 페일을 방지하기 위해서는 해당 어드레스가 아닌 다른 어드레스에 의한 동작을 거친 후 다시 해당 어드레스를 리드하여야만 정상적인 데이타를 출력할 수 있게 된다.
도6은 종래에 있어서와 본 발명에 있어서 출력 데이타의 관계를 보여주고 있다. 케이스 1은 종래에 있어서의 데이타의 출력관계를 보여주고 있는데 하이 데이타를 라이트시 A 구간에서는 리드시 하이 데이타를 출력하게 된다. 일정시간 컬럼 프리차지 구간을 거친 후 B 구간에서 라이트 동작에 의해 로우 데이타를 입력하면 종래에는 C 구간에서 하이 데이타가 출력되므로써 데이타 페일이 발생되고 있음을 보이고 있다.
이상에서 설명한 바와 같이, 종래에 있어서는 라이트시엔 데이타 버스 센스 앰프가 동작을 하지 못한 관계로 어떤 한 어드레스에 의해 라이트, 리드 동작을 반복 수행하게 되면 리드시 데이타의 페일을 발생시켜 오동작이 일어나게 되는 문제점이 있었다.
따라서 본 발명은 상기의 문제점을 해결하기 위한 것으로 라이트시에도 데이타 버스 센스 앰프를 구동시켜 리드 데이타 라인에 래치되어 있는 이전의 데이타를 바꾸어주어 리드 동작시 정상적인 데이타를 출력시키기 위한 반도체 메모리 장치를 제공함에 그 목적이 있다.
도1은 종래 기술에 따른 라이트시 라이트 드라이버를 구동시키기 위한 회로도.
도2는 종래 기술에 따른 리드시 데이타 버스 센스 앰프를 구동시키기 위한 회로도.
도3은 본 발명의 실시예에 따른 라이트·리드시 데이타 센스 앰프를 구동시키기 위한 상세 회로도.
도4는 본 발명의 이해를 돕기 위해 도시된 것으로 라이트시 데이타 버스 라인을 구동시키기 위한 라이트 드라이버 회로도.
도5는 본 발명의 이해를 돕기 위해 도시된 것으로 데이타 센스 앰프를 나타낸 회로도.
도6은 종래 및 본 발명의 리드시 출력 데이타에 대한 동작 타이밍도.
＊도면의 주요부분에 대한 부호의 설명＊
10 : 데이타 버스 센스 앰프 구동부20 : 라이트 드라이버 구동부
30 : 논리 게이트부
상기 목적 달성을 위한 본 발명은 리드시 /글로벌 데이타 버스라인 선택신호와 반전된 데이타 버스라인 선택신호를 조합하여 데이타 버스 센스 앰프를 구동시키기 위한 데이타 버스 센스 앰프 구동수단과, 라이트시 상기 데이타 버스라인 선택신호와 /라이트 버스라인 드라이버 신호 발생신호를 조합하여 라이트 드라이버를 구동시키기 위한 라이트 드라이버 구동수단과, 데이타 버스 센스 앰프 구동부(10)의 출력신호와 라이트 드라이버 구동부(20)의 출력신호를 조합하여 라이트, 리드시 데이타 버스 센스 앰프를 구동시키기 위한 신호를 발생시키는 논리 게이트 수단을 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면의 도3 내지 도6과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 도3 내지 도6을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도3은 본 발명의 실시예에 따른 라이트·리드시 데이타 버스 센스 앰프를 구동시키기 위한 상세 회로도로서, 데이타 버스라인 선택신호를 반전시켜 제2노아 게이트(NR2) 일측 입력단으로 출력시키기 위한 제8인버터(IV8)와, 상기 제8인버터 출력신호와 /글로벌 데이타 버스라인 선택신호를 조합하여 제3노아 게이트(NR3) 일측 입력단으로 출력신호를 발생시키기 위한 제2노아 게이트와, /라이트 버스라인 드라이버 신호 발생신호를 반전시켜 제2낸드 게이트(ND2) 일측 입력단으로 출력시키기 위한 제12인버터(IV12)와, 상기 제12인버터 출력신호와 상기 데이타 버스라인 선택신호를 조합하여 제13인버터(IV13) 입력단으로 출력신호를 발생시키기 위한 제2낸드 게이트와, 상기 제2낸드 게이트 출력신호를 반전시켜 라이트 버스라인 드라이버 신호를 발생시키기 위한 제13인버터와, 상기 제13인버터 출력신호와 상기 제2노아 게이트 출력신호를 조합하여 제9인버터(IV9) 입력단으로 출력신호를 발생시키기 위한 제3노아 게이트와, 상기 제3노아 게이트 출력신호를 반전시켜 데이타 버스 센스 앰프 선택신호를 발생시키기 위한 제9인버터와, 상기 제9인버터 출력신호를 반전시켜 /데이타 버스 센스 앰프 선택신호를 발생시키기 위한 제10인버터(IV10)와, 상기 제10인버터 출력신호를 반전시켜 데이타 아웃 풋 선택신호를 발생시키기 위한 제11인버터(IV11)로 구성된다.
이하, 상기 구성으로 이루어진 본 발명의 실시예를 상세히 설명하기로 한다.
먼저, 라이트 동작시 동작관계를 살펴보기로 한다.
라이트 동작시는 /글로벌 데이타 버스라인 선택신호와 데이타 버스라인 선택신호는 하이상태, /라이트 버스라인 드라이버 신호 발생신호는 로우상태에 있게 된다. 따라서 하이의 /글로벌 데이타 버스라인 선택신호와 하이의 데이타 버스라인 선택신호가 제2노아 게이트와 제8인버터에 각각 입력되면 상기 제2노아 게이트 출력단에는 로우신호가 출력되고, 하이의 데이타 버스라인 선택신호와 로우의 /라이트 버스라인 드라이버 신호 발생신호가 각각 제2낸드 게이트와 제12인버터에 입력되면 상기 제2낸드 게이트 출력단에는 로우신호가 출력된다. 로우의 제2노아 게이트 출력신호와 로우의 제2낸드 게이트 출력신호가 각각 제3노아 게이트와 제13인버터에 입력되면 상기 제3노아 게이트 출력단에는 로우신호가 출력된다. 따라서 상기 제3노아 게이트 출력신호는 제9인버터에 의해 반전되어 데이타 센스 앰프 선택신호는 하이가 되고 /데이타 버스 센스 앰프 선택신호는 로우가 되며 데이타 아웃 풋 선택신호는 하이가 각각 출력된다. 따라서 라이트 동작시 출력된 하이의 라이트 버스라인 드라이버 신호는 상기 도4의 라이트 드라이버부를 구동시키고, 하이의 데이타 버스 센스 앰프 선택신호와 로우의 /데이타 버스 센스 앰프 선택신호 그리고 하이의 데이타 아웃 풋 선택신호는 상기 도5에 도시된 데이타 버스 센스 앰프를 구동시키게 된다.
리드 동작시는 데이타 버스라인 선택신호와 /라이트 버스라인 드라이버 신호 발생신호가 하이가 되고 /글로벌 데이타 버스라인 선택신호가 로우가 된다. 따라서 제2노아 게이트 출력단에는 하이신호가 출력되고 제13인버터 출력단에는 로우신호가 출력된다. 여기서 제13인버터 출력신호, 즉 라이트 버스라인 드라이버 신호가 로우가 되어 리드 동작시는 상기 도4에 도시된 라이트 드라이버부가 동작하지 않음을 보이고 있다. 계속해서 제2노아 게이트의 하이의 출력신호와 제13인버터의 로우의 출력신호에 의해 제3노아 게이트 출력단에는 로우신호가 출력되고 따라서 데이타 버스 센스 앰프 선택신호는 하이, /데이타 버스 센스 앰프 선택신호는 로우, 그리고 데이타 아웃 풋 선택신호는 하이가 출력된다.
상기에서 살펴본 바와 같이 본 발명에서는 라이트시에도 데이타 버스 센스 앰프 선택신호, /데이타 버스 센스 앰프 선택신호 그리고 데이타 아웃 풋 선택 신호가 인에이블되어 데이타 버스 센스 앰프를 구동시키게 됨을 알 수 있다.
이제 상기 출력신호들에 의한 도4와 도5의 동작관계를 살펴보자.
먼저 라이트 동작시의 도4의 라이트 드라이버부의 동작관계를 살펴본다. 셀에 로우 데이타를 저장시키는 경우 하이의 라이트 버스라인 드라이버 신호와 로우의 데이타 입력버퍼 출력신호가 입력되어 /데이타 버스 인에이블 신호는 하이가 출력되고 데이타 버스 인에이블 신호는 로우가 출력된다.
셀에 저장된 로우 데이타를 데이타 버스 센스 앰프를 통해 증폭시켜 리드 데이타 라인으로 전달하는 리드 동작시에 관여하는 도5의 동작을 계속해서 살펴보면 리드시에는 도4는 구동하지 않으므로 라이트시 하이의 /데이타 버스 인에이블 신호와 로우의 데이타 버스 인에이블 신호가 입력된다. 따라서 제3엔모스형 트랜지스터가 턴-온되어 제1노드상에는 전원전압이 전달되고 제7엔모스형 트랜지스터는 턴-오프된다. 상기 제1노드상의 전원전압에 의해 제8엔모스형 트랜지스터와 제11엔모스형 트랜지스터가 턴-온된다. 상기 상태에서 하이의 데이타 버스 센스 앰프 선택신호와 로우의 /데이타 버스 센스 앰프 선택신호 그리고 하이의 데이타 아웃 풋 선택신호가 입력되면 제5엔모스형 트랜지스터, 제10엔모스형 트랜지스터가 턴-온되고 제6피모스형 트랜지스터가 턴-오프되어 제5노드상에는 접지전압이 전달된다. 상기 제5노드상의 접지전압은 제18인버터에 의해 반전되어 하이신호가 출력되고 상기 제18인버터의 하이신호와 하이의 데이타 아웃 풋 선택신호에 의해 제7낸드 게이트 출력단에는 로우신호가 출력되고 상기 제7낸드 게이트의 출력신호는 제7피모스형 트랜지스터를 턴-온시켜 전원전압을 /리드 데이타 신호 출력단에 전달하게 된다. 하이의 /리드 데이타 신호는 로우의 리드 데이타 신호와 동일하며 결국 래치부에는 로우 데이타가 래치되고 리드 데이타 라인으로 로우신호가 출력되는 것이다.
요약하면, 라이트시 셀에 저장된 로우 데이타는 리드시 데이타 버스 센스 앰프에 의해 증폭되어 로우 데이타가 래치되고 데이타 출력버퍼로 출력되고 있음을 알 수 있다.
이제 상기 상태에서 동일한 어드레스에 의해 선택되는 동일한 셀에 라이트 하이를 하게 되면 도4의 출력단인 /데이타 버스 인에이블 신호는 로우가 되고 데이타 버스 인에이블 신호는 하이가 된다.
상기 라이트시의 도5의 동작을 살펴보면 라이트시 도4에 의해 상기 도5의 /데이타 버스 인에이블 신호는 로우가 되고 데이타 버스 인에이블 신호는 하이가 된다. 따라서 제3엔모스형 트랜지스터는 턴-오프되고 제7엔모스형 트랜지스터 턴-온되어 제2노드상에는 전원전압이 전달된다. 상기 제2노드상의 전원전압은 제4엔모스형 트랜지스터와 제9엔모스형 트랜지스터를 턴-온시킨다. 상기 상태에서 하이의 데이타 버스 센스 앰프 선택신호와 로우의 /데이타 버스 센스 앰프 선택신호 그리고 하이의 데이타 아웃 풋 선택신호가 입력되면 제5엔모스형 트랜지스터와 제10엔모스형 트랜지스터가 턴-온되고 제6피모스형 트랜지스터가 턴 오프된다. 따라서 제1노드상에는 접지전압이 전달되어 제8엔모스형 트랜지스터와 제11엔모스형 트랜지스터를 턴 오프시키며 제4노드상에는 접지전압이 전달되어 제4피모스형 트랜지스터와 제5피모스형 트랜지스터가 턴-온된다. 따라서 제5노드상에는 전원전압이 전달되고 상기 제5노드상의 전원전압은 제18인버터에 의해 반전되어 로우신호가 출력된다. 상기 제18인버터의 로우신호와 하이의 데이타 아웃 풋 선택신호에 의해 제7낸드 게이트 출력단에는 하이신호가 출력되고 상기 하이신호에 의해 제7피모스형 트랜지스터는 턴-오프된다. 상기 제18인버터의 로우신호와 제19인버터의 로우신호에 의해 제4노아 게이트 출력단에는 하이신호가 출력되고 상기 하이신호에 의해 제12엔모스형 트랜지스터가 턴-온되어 접지전압, 즉 로우신호가 래치부에 래치되고 /리드 데이타 신호 출력단에 출력된다. 상기 로우의 /리드 데이타 신호는 하이의 리드 데이타 신호와 동일하며 데이타 버스 센스 앰프는 라이트 동작시 구동되어 이전의 로우 데이타에서 현재의 하이 데이타 상태로 바꾸어주고 있으며 다음의 리드 동작에 대비하고 있게 되는 것이다.
이제 리드 동작이 진행되면 도4는 구동되지 않게 되며 따라서 라이트 동작시 하이의 입력 데이타에 의한 출력, 즉 로우의 /데이타 버스 인에이블 신호와 하이의 데이타 버스 인에이블 신호가 리드 동작시 데이타 버스 센스 앰프 입력단에 입력되게 된다. 리드시 도5의 동작은 라이트시 도5의 동작과 동일하므로 이에 대한 설명은 약하기로 하고 결국 래치부에 의해 래치되어 있던 하이 데이타가 출력되는 것이다.
도6의 케이스 2는 본 발명의 데이타 출력관계를 나타내고 있는데 셀에 저장된 로우 데이타를 A 구간에서 리드하면 로우 데이타가 출력된다. 일정시간 컬럼 프리차지를 거친 후 B 구간에서 상기 셀에 하이 데이타를 저장하게 되면 일정시간 컬럼 프리차지를 거친 후 C 구간에서 하이 데이타를 읽게 된다.
이처럼 본 발명에 있어서는 종래와 같이 다른 어드레스를 읽거나 쓰지 않고 바로 라이트 로우를 한 다음 리드하여도 라이트시에 데이타 버스 센스 앰프가 동작하여 래치부에 래치되어 있던 이전의 데이타를 바꿔주기 때문에 정상적인 동작을 할 수 있게 되는 것이다.
이상에서 설명한 바와 같이, 본 발명을 반도체 메모리 장치에 구현하게 되면 다른 어드레스를 읽거나 쓰지 않고 곧바로 라이트 한 다음 동일한 셀에 저장된 데이타를 리드하여도 라이트시 데이타 버스 센스 앰프가 동작하여 래치부의 데이타를 바꿔주기 때문에 정상적인 동작을 수행하게 되는 효과가 있다.
Claims (6)
- 리드시 글로벌 데이타 버스라인 선택신호와 반전된 데이타 버스라인 선택신호를 조합하여 데이타 버스 센스 앰프를 구동시키기 위한 데이타 버스 센스 앰프 구동수단과,라이트시 상기 데이타 버스라인 선택신호와 라이트 버스라인 드라이버 신호 발생신호를 조합하여 라이트 드라이버를 구동시키기 위한 라이트 드라이버 구동수단과,데이타 버스 센스 앰프 구동부의 출력신호와 라이트 드라이버 구동부의 출력신호를 조합하여 라이트, 리드시 데이타 버스 센스 앰프를 구동시키기 위한 신호를 발생시키는 제1논리 게이트 수단을 포함하는 것을 특징으로 하는 어드레스 천이 감지기를 장착한 반도체 메모리 장치.
- 제1항에 있어서, 데이타 버스 센스 앰프 구동수단은 데이타 버스라인 선택신호를 반전시켜 제2논리 게이트 일측 입력단으로 출력시키기 위한 반전수단과,상기 반전수단의 출력신호와 글로벌 데이타 버스라인 선택신호를 조합하여 데이타 버스 센스 앰프를 구동시키는 신호를 발생시키는 제2논리 게이트 수단을 포함하는 것을 특징으로 하는 어드레스 천이 감지기를 장착한 반도체 메모리 장치.
- 제1항 또는 제2항에 있어서, 제2논리 게이트 수단은 노아 게이트를 포함하는 것을 특징으로 하는 어드레스 천이 감지기를 장착한 반도체 메모리 장치.
- 제1항에 있어서, 라이트 드라이버 구동수단은 라이트 버스라인 드라이버 신호 발생신호를 반전시켜 제3논리 게이트 일측 입력단으로 출력시키기 위한 반전수단과,상기 반전수단의 출력신호와 데이타 버스라인 선택신호를 조합하여 라이트 드라이버부를 구동시키는 신호를 발생시키기 위한 제3논리 게이트 수단을 포함하는 것을 특징으로 하는 어드레스 천이 감지기를 장착한 반도체 메모리 장치.
- 제1항 또는 제4항에 있어서, 제3논리 게이트 수단은 낸드 게이트를 포함하는 것을 특징으로 하는 어드레스 천이 감지기를 장착한 반도체 메모리 장치.
- 제1항에 있어서, 제1논리 게이트 수단은 노아 게이트를 포함하는 것을 특징으로 하는 어드레스 천이 감지기를 장착한 반도체 메모리 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960035044A KR100214276B1 (ko) | 1996-08-23 | 1996-08-23 | 반도체 메모리 장치 |
| US08/916,226 US5914909A (en) | 1996-08-23 | 1997-08-22 | Semiconductor memory device capable of driving the data bus sense amplifier in both read and write modes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960035044A KR100214276B1 (ko) | 1996-08-23 | 1996-08-23 | 반도체 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980015637A true KR19980015637A (ko) | 1998-05-25 |
| KR100214276B1 KR100214276B1 (ko) | 1999-08-02 |
Family
ID=19470481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960035044A KR100214276B1 (ko) | 1996-08-23 | 1996-08-23 | 반도체 메모리 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5914909A (ko) |
| KR (1) | KR100214276B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388317B1 (ko) * | 1998-12-28 | 2003-10-10 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
| US6975554B1 (en) * | 2003-04-30 | 2005-12-13 | Advanced Micro Devices, Inc. | Method and system for providing a shared write driver |
| US7956644B2 (en) * | 2007-05-10 | 2011-06-07 | Qimonda Ag | Peak power reduction using fixed bit inversion |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4858197A (en) * | 1987-05-26 | 1989-08-15 | Kabushiki Kaisha Toshiba | Output buffer control circuit of memory device |
| US5404327A (en) * | 1988-06-30 | 1995-04-04 | Texas Instruments Incorporated | Memory device with end of cycle precharge utilizing write signal and data transition detectors |
| US5666324A (en) * | 1996-03-15 | 1997-09-09 | Mitsubishi Denki Kabushiki Kaisha | Clock synchronous semiconductor memory device having current consumption reduced |
-
1996
- 1996-08-23 KR KR1019960035044A patent/KR100214276B1/ko not_active IP Right Cessation
-
1997
- 1997-08-22 US US08/916,226 patent/US5914909A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100214276B1 (ko) | 1999-08-02 |
| US5914909A (en) | 1999-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100287392B1 (ko) | 반도체 회로 장치 | |
| JP2014102870A (ja) | センスアンプ回路 | |
| US6038178A (en) | High-voltage generator for word lines of a bank-activated semiconductor memory device | |
| US5953267A (en) | Synchronous dynamic random access memory for stabilizing a redundant operation | |
| KR19980015637A (ko) | 반도체 메모리 장치 | |
| JP2786420B2 (ja) | データリード／ライト方法及びその装置 | |
| KR100682207B1 (ko) | 반도체 메모리 장치의 센스앰프 제어회로 | |
| KR100632549B1 (ko) | 반도체 메모리 장치 | |
| US6519193B2 (en) | Semiconductor integrated circuit device having spare word lines | |
| KR100571645B1 (ko) | 전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치 | |
| US6781894B2 (en) | Semiconductor memory device achieving fast random access | |
| KR100209374B1 (ko) | 컬럼 디코더 어레이 장치 | |
| KR20070078215A (ko) | 반도체 메모리 장치 | |
| US7042796B2 (en) | Bank command decoder in semiconductor memory device | |
| KR0135686B1 (ko) | 메모리 소자의 라이트 제어신호 발생회로 | |
| JP3058339B2 (ja) | ダイナミック型半導体記憶装置 | |
| KR100334868B1 (ko) | 리프레쉬커맨드의제어를받는고전압발생장치 | |
| JP2000030455A (ja) | 半導体記憶装置 | |
| KR100224773B1 (ko) | 반도체 메모리 장치의 리던던시 회로 | |
| KR100939169B1 (ko) | 전압 발생 장치 | |
| KR100919574B1 (ko) | 리던던시 회로 | |
| KR100258360B1 (ko) | 비액티브 명령 제어장치 | |
| KR100895372B1 (ko) | 반도체 메모리 장치 | |
| JPS6196592A (ja) | ダイナミツク型ｒａｍ | |
| KR20070101411A (ko) | 반도체소자의 다이 아이디 리드회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070419 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |