KR0184145B1

KR0184145B1 - 리던던시 회로

Info

Publication number: KR0184145B1
Application number: KR1019960021717A
Authority: KR
Inventors: 전용주
Original assignee: 문정환; 엘지반도체주식회사
Priority date: 1996-06-15
Filing date: 1996-06-15
Publication date: 1999-04-15
Also published as: KR980005039A

Abstract

본 발명에 따른 리던던시 회로는 고장난 정상셀 대신하기 위한 여분의 리던던트 셀을 리페어하기 위하여, 파워업 신호를 받아 퓨스롬 구동신호와 퓨즈블럭 인에이블신호를 출력하는 워드라인 퓨즈블럭 인에이블 회로부, 상기 퓨스롬 구동신호와 고장난 정상셀의 어드레스를 입력받아 코딩된 신호를 출력하는 퓨즈롬 어레이부, 상기 퓨즈블럭 인에이블 신호와 코딩된 신호를 받아 고장난 노말워드라인 디스에이블신호와 리던던트 워드라인 인에이블신호를 발생시키는 신호발생부로 구성되어, 상기 워드라인 퓨즈블럭 인에이블 회로부의 출력단에 리던던트 셀의 고장유무를 판단하는 리던던시 셀 검사부를 추가하여 리던던시 셀의 고장유무를 미리 판단하여 메모리 셀의 리페어시 성공율을 높히여 생산수율을 향상 시킬 수 있다.

Description

리던던시 회로

제1도는 리던던시 회로의 블럭도.

제2도는 제1도의 속한 종래의 워드라인 퓨스블럭 인에이블 회로도.

제3도는 본 발명의 워드라인 퓨스블럭 인에이블 회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 메모리 어레이 워드라인 퓨스블럭

20 : 리던던트 워드라인 인에이블 신호 발생부(RWEN)

30 : 노말 워드라인 디스에이블 신호발생부(NWLD)

40 : 본 발명의 추가된 리던던시 셀 검사부

Px0, Px1 : 최하위 워드라인 선택 신호 PWRUB : 파워 업 신호

RW0, RW1 : 리던던드 워드라인 선택 신호

PWRB : 퓨즈롭어레이부 구동신호

WL0, WL1 : 노말 셀 디스 에이블 선택 신호

AX1~AX7 : 노말 셀의 에드레스

본 발명은 리던던시 회로에 관한 것으로서 고장난 노말워드라인 셀을 여분의 리던던시 셀로 리페어 하기전에 리페어될 셀의 고장 유무를 미리 검사하여 리페어의 성공율을 높이기 위한 리던던시 회로에 관한 것이다.

반도체 소자 특히 DRAM등의 메모리 소자를 제조할 때 완벽한 공정을 수행하기란 매우 어려워 단위 메모리 요소인 노말워드라인 셀들이 고장나 메모리소자를 못쓰게 되는 문제가 있었다.

이러한 문제를 해결하기 위하여 제조공정시 여분의 리던던트 셀을 만들어 노말 워드라인의 고장을 여분의 리던던트 셀로 바꾸어줌으로서 생산수율을 향상시키는 방법을 사용한다. 그러나 노말 셀의 고장은 메모리 전체의 어드레스를 지정 할 수 있어 노말 셀의 고장유무 정보를 정확히 알 수 있다. 그러나 리던던트 셀은 어드레스의 지정 없이 여분으로 확보한 셀이어서 고장유무를 판단 할 수 없을 뿐아니라 고장난 리던던트 셀이 고장난 노말 셀을 대치한다면 생산 수율의 향상을 기대 할 수가 없다.

종래의 기술에서는 리던던트 셀이 고장이 없는 상태라고 가정하여 사용하거나, 리던던트 셀을 검사하기 위하여 특별히 여분의 어드레스를 만들어서 리던던트 셀을 검사함으로 반도체칩 내부의 여분의 어드레스가 추가 되어 회로를 복잡하게하고 레이아웃(layout)면적을 증가 시키는 결과를 가져왔다.

종래의 리던던시 회로에서 리던던시 셀을 검사하지 않고 고장이 없다는 가정으로 제1도와 제2도를 참조하여 구성과 동작을 설명한다.

종래의 리던던시 회로는 메모리 워드라인 퓨즈블럭(10)과 리던던트 워드라인 인에이블 신호 발생부(20)와 노망 워드라인 디스에이블 신호발생부(30)를 포함한다.

상기 메모리 어레이 워드라인 퓨스 블럭(10)은 파워업 신호(PWRUP)를 입력받아 퓨스롬 구동신호(PWRB)와 퓨스블럭 인에이블 신호(FBEN)를 출력하는 워드라인 퓨즈블럭 인에이블 회로부(13)와, 이진수로 표시되는 각각의 메모리 노말 셀의 어드레스(AX1~AXN)와 상기 퓨스롬 구동신호(PWRB)를 입력 받아 고장난 노말 셀 번지의 퓨즈를 절단하여 고장난 노말 셀의 어드레스 신호를 반전시킨 코딩신호(BAX1~BAXN)를 발생시키는 퓨즈롬 어드레이부(11)와, 코딩 신호(BAX1~BAXN)와 퓨스블럭 인에이블 신호(FBEN)를 받아 리던던트 워드라인 인에이블신호(RN)와 노말워드라인 디스에이블신호(ND)를 발생시키는 신호발생부(15)로 구성된다.

상기 리던던트 워드라인 인에이블부(20)는 신호발생부(15)의 리던던트 워드라인 인에이블신호(RN)와 최 하위 워드라인을 선택하는 신호(PX0,PX1)를 입력받아 여분의 최하위 비트 리던던드 워드라인 두개를 억세스하는 출력신호(RW0,RW1)를 발생시킨다.

상기 노말 워드라인 디스에이블부(30)는 신호발생부(15)의 노말 워드라인 디스에이블신호(ND)와 최하위 워드라인을 선택하는 신호(PX0,PX1)를 입력받아 고장난 노말 워드라인 두개를 디스에이블하는 신호(WL0,WL1)를 발생시킨다.

제2도는 제1도의 워드라인 퓨스블럭 인에이블 회로부의 구체 회로도이다.

종래의 워드라인 퓨스블럭 인에이블 회로는 파워업(PWRUP)신호가 제1인버터(INV1)의 입력에 인가되며 제1 인버터의 반전된 출력은 퓨즈롬 어레이부(11)의 입력신호(PWRB)와 제1 피모스트랜지스터(MP1)의 게이트에 인가된다. 상기 제1 피모스트랜지스터(MP1)와 제2 트랜지스터(MP2)의 소오스에는 공통으로 전압(Vcc)가 인가되며, 상기 제1 피모스트랜지스터(MP1)와 제2 피트랜지스터(MP2)의 드래인은 함께 어스(Vss)된 제1 퓨스(FUSE1)와 제2 인버터(INV2)의 입력으로 연결되며, 상기 제2 인버터(INV2)의 출력은 제2 피모스트랜지스터(MP2)에 연결되고 퓨스블럭 인에이블 신호(FBEN)로 사용된다.

종래의 리던던시 회로의 구체적인 동작을 설명하면 다음과 같다.

고장난 노말 셀의 어드래스가 255번지라면 이진번지는 (1111 1111)이 된다. 이중 가장 하위비트어드레스(AX0)는 리던던트 워드라인이 두 개씩 대치되기 때문에 무시하고 AX1~AX7까지의 어드래스 정보가 입력된다. 이때 모두 하이 신호가 입력되어 퓨즈롬 에레이부(11)의 퓨즈를 절단하지 않는다. 만약 입력되는 어드래스가 (111 1011)이라면 퓨즈롬 에레이부(11)의 3번째 퓨즈롬의 퓨즈를 절단한다. 이때 워드라인 퓨즈블럭 인에이블회로부는 항상 파워 업(PWRUP)를 받아 제1 인버터(INV1)을 통과한 후 로우 레밸이 퓨스롬 구동신호(PWRB)를 출력하고 제1 피모스트랜지스터(MP1)의 게이트에 전달되어 제1 피모스트랜지스터(MP1)는 온 되어 인가전압(Vcc)가 로드N1에 전달된다. 그때 퓨즈(FUSS1)를 절단하여 로드 N1은 하이 레밸이 되도록하여 제2 인버터(INV2)를 지나 로우 레밸의 퓨스블럭 인에이블 신호(FBEN)가 신호발생부(15)에 전달한다. 상기 제1 인버터를 지난 퓨스롬 구동신호(PWRB)는 퓨주롬 어레이부(11)에 입력되어 고장난 노말 셀의 어드레스의 코딩신호(BAX1-BAXN) 모두 로우레밸이 출력한다. 상기의 반전된 코딩신호(BAX1-BAXN)와 로우 레밸의 퓨스블럭 인에이블 신호(FBEN)신호를 입력받은 신호발생부(15)는 리던던트 워드라인 인에이블신호(RN)와 노말 워드라인 디스에이블신호(ND)를 출력한다. 상기 리던던트 워드라인 인에이블신호(RN)와 최하위 두개의 워드라인을 선택하는 신호(PX0,PX1)를 함께 입력 받는 리던던드 워드라인 인에이블부(20)는 여분의 최하위 비트 리던던드 셀 두개를 억세스하는 출력신호(RW0,RW1)를 발생시키며, 상기 노말 워드라인 디스에이블신호(ND)와 최하위 두개의 워드라인을 선택하는 신호(PX0,PX1)를 입력받은 노말 워드라인 디스에이블부(30)는 고장난 노말 워드라인 두개를 디스에이블 하는 신호(WL0,WL1)를 발생시킨다.

상기 신호에 따라 고장이었던 255와 254어드래스의 워드라인은 디스에이블되고, 리던던트 워드라인 2개이 대신 억세스 되어 메모리 워드라인을 리페어 한다.

그러나, 종래의 리던던시 회로는 상기의 동작 설명과 같이 특정 메모리 블럭에서 노말 셀의 고장이 있어 여분의 리던던드 셀로 대치할때, 여분의 리던던드 셀이 반드시 고장이 없다는 가정으로 순차적인 대치를 하였지만 리던던드 셀도 고장일 경우 워드라인 퓨즈블럭 인에이블 회로부의 퓨즈를 다시 리페어하여 리던던트 셀을 교체하기에는 생산공정상 어려움이 있어 효과적인 생산수율의 향상을 기대하기가 어려웠다.

이것을 방지하기 위하여 정상의 리던던트 셀을 억세스하기 위하여 리던던트 셀 어드레스를 추가하는 방식을 사용하기도 하지만 회로가 복잡하여지고 반도체 칩의 레이아웃(layout)면적을 크게하는 단점이 있다.

따라서 본 발명은 이러한 단점을 모두 수용하는 방법으로 제1도에 도시된 종래의 리던던시 회로의 구조를 동일하게 사용하며 제2도의 워드라인 퓨즈블럭 인에이블 회로를 수정하여 리던던드 셀의 고장유무를 판단하여 억세스 하도록 하였다.

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제3도의 본 발명에 따른 워드라인 퓨즈블럭 인에이블 회로의 구성과 동작을 설명하면 다음과 같다.

본 발명의 워드라인 퓨스블럭 인에이블 회로는 리던던시 셀 검사부(40)을 추가하여 구성된다.

파워업신호(PWRUP)가 제11 인버터(INV11)의 입력에 인가되고 상기 제11 인버터(INV11)의 출력은 퓨즈롭어레이부 구동신호(PWRB)와 제11 피모스트랜지스터(MP1)의 게이트에 연결되고, 상기 제11 피모스트랜지스터(MP11)와 제12 피모스트랜지스터(MP12)의 소오스는 공통으로 전압(Vcc)가 인가된다. 상기 제11 피모스트랜지스터(MP11)와 제12 피모스트랜지스터(MP12)의 드래인은 공통으로 어스된 퓨즈 FUSE11과 제12 인버터(INV12)의 입력에 연결되고 다시 제12 인버터(INV12)의 출력은 제12 피모스트랜지스터의 게이트에 연결된다.

리던던시 셀 검사부(40)는 워드라인 퓨즈블럭 인에이블신호(WLFBEN)가 제13 피모스트랜지스터(MP13)와 제11 앤모스트랜지스터(MN11)의 게이트에 병렬로 연결되고, 제13 및 제14 피모스트랜지스터(MP13)(MP14)의 소오스는 공통으로 전압(Vcc)가 인가되고, 상기 제13 및 제14 피모스트랜지스터(MP13)(MP14)의 공통 드래인에 제12 앤모스트랜지스터(MN12)의 드래인이 연결되고, 상기 제12 앤모스트랜지스터(MN12)의 소오스와 어스(Vss)사이에 제11 앤모스트랜지스터(MN11)가 연결되고, 상기 제11 및 제12 피모스트랜지스터(MN11)(MN12)의 공통 드래인은 제13 앤모스트랜지스터의 게이트에 연결되며 또한 제3 인버터(INV3)를 개제하여 제14 피모스트랜지스터(MP14)와 제12 앤모스트랜지스터(MN12)의 게이트에 인가되며, 상기 제13 앤모스트랜지스터(MN13)의 소오스는 퓨즈블럭 인에이블 신호(FBEN)출력단에 연결되고 드래인은 어스(Vss)된다.

본 발명에 따른 리던던시 회로를 동작시킬 때 AX1~AX7까지의 각 어드레스의 퓨즈롬의 퓨즈가 절단되지 않았으므로 AX1~AX7 각각의 어드레스신호가 하이 일 때 제3에 따라 리던던시 셀의 고장유무를 검사하기 위하여 워드라인 퓨즈블럭 인에이블 회로부(13)에 추가된 리던던시 셀 검사부(40)에 로우 레밸의 워드라인 퓨즈블럭 인에이블신호(WLFBEN)를 낸드게이트를 지나 노드N13은 로우 레밸이 되어 제13 앤모스트랜지스터(MN13)는 온 되고, 로드 N15는 항상 로우 상태가 유지되어 워드라인 퓨스블럭인에이블 회로부(13)는 휴즈(FUSS11)를 절단하지 않고도 로드 N15를 로우 레밸로 만들어 퓨스블럭 인에이블 신호(FBEN)를 출력할 수 있다.

신호발생부(15)는 상기 퓨즈롬어레이부의 출력신호인 로우 레밸의 코딩신호(BAX1-BAXN)와 로우 레밸의 퓨스블럭 인에이블 신호(FBEN)를 입력받아 리던던트 워드라인 인에이블신호(RN)와 노말 워드라인 디스에이블신호(ND)를 발생시킨다.

리던던드 워드라인 인에이블부(20)는 상기 리던던트 워드라인 인에이블 신호(RN)와 최하위 두개의 워드라인을 선택하는 신호(PX0,PX1)를 함께 입력 받아 여분의 최하위 비트 리던던드 워드라인 두개를 억세스하는 출력신호(RW0,RW1)를 발생시키며, 노말 워드라인 디스에이블부(30)는 상기 노말 워드라인 구동신호(ND)와 최하위 두개의 워드라인을 선택하는 신호(PX0,PX1)를 입력받아 두 개의 노말 워드라인을 디스에이블 하는 신호(WL0,WL1)를 발생시킨다.

따라서 리던던트 워드라인을 퓨즈의 절단없이도 직접 억세스 할 수 있기 때문에 리던던트 셀이 고장일 경우 다른 정상의 리던던트 워드라인을 고장 어드레스에 대치 함으로서 메모리 셀의 리페어작업의 성공율을 높히어 생산수율을 향상시킬 수 있다.

Claims

고장난 정상 셀 대신하기 위한 여분의 리던던트 셀을 억세스 하도록 하는 리던던시 회로에 있어서, 파워업 신호를 입력으로 받아서 퓨스롬 구동신호와 퓨즈블럭 인에이블 신호를 출력하는 워드라인 퓨즈블럭 인에이블 회로부와, 상기 퓨스롬 구동신호와 고장난 정상 셀의 어드레스를 입력받아 코딩된 신호를 출력하는 퓨즈롬 어레이부, 상기 퓨즈블럭 인에이블 신호와 코딩된 신호를 받아 고장난 노말워드라인 디스에이블신호와 리던던트 워드라인 인에이블신호를 발생시키는 신호발생부로 구성되어, 상기 워드라인 퓨즈블럭 인에이블 회로부의 출력단에 리던던트 셀의 고장유무를 판단하는 리던던시 셀 검사부를 추가한 것이 특징인 리던던시 회로.
제1항에 있어서, 상기 워드라인 퓨즈블럭 인에이블 회로부는 내부퓨즈의 절단없이도 퓨즈블럭 인에이블신호를 발생시킬 수 있는 것이 특징인 리던던시 회로.
제1항에 있어서, 상기 리던던시 셀 검사부는, 워드라인 퓨즈블럭 인에이블신호가 제1 피모스트랜지스터와 제1 앤모스트랜지스터의 게이트에 병렬로 연결되고, 제1 및 제2 피모스트랜지스터의 소오스는 공통으로 전압(Vcc)가 인가되고, 상기 제1 및 제2 피모스트랜지스터의 공통 드래인에 제2 앤모스트랜지스터의 드레인이 연결되고, 상기 제2 앤모스트랜지스터의 소오스와 어스사이에 제1 앤모스트랜지스터가 연결되고, 상기 제1 및 제2 피모스트랜지스터의 공통 드래인은 제3 앤모스트랜지스터의 게이트에 연결되며, 또한 인버터를 개제하여 제2 피모스트랜지스터와 제2 앤모스트랜지스터의 게이트에 인가되며, 상기 제3 앤모스트랜지스터의 소오스는 출력단에 연결되며, 제3 앤모스트랜지스터의 드래인은 어스(Vss)되도록 연결된 것이 특징인 리던던시 회로.