KR0177772B1 - 미사용 입출력 핀의 레벨 설정회로 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야;

미사용 입출력 핀의 레벨 설정회로

2. 발명이 해결하려고 하는 기술적 과제:

마스크의 증가를 필요로 함이 없이도 미사용 입출력 핀의 레벨을 효과적으로 설벙할 수 있는 레벨 설정회로를 제공함에 있다.

3. 발명의 해결방법의 요지:

개시된 회로는, 풀업 인에이블 신호 및 아웃 인에이블 신호에 응답하여 반도체 메모리의 미사용 입출력 핀에 미리 설정된 전압레벨을 출력하는 레벨 출력부(100)와; 전기적으로 데이터의 소거 및 프로그램이 가능하며 드레인, 소오스, 제어 게이트, 및 2진 데이터의 축적이 가능한 플로팅 게이트를 가지는 트랜지스터로 이루어진 메모리 셀과 복수개의 인버터, 복수개의 노아 게이트 및 피모오스 트랜지스터로 구성되며 셀동작신호(인에이블 신호)에 응답하여 상기 풀업 인에이블 신호 및 아웃 인에이블 신호의 제공에 상관없이 상기 레벨 출력부(100)가 미리 설정된 전압레벨을 출력하도록 하는 제어부를 가짐을 특징으로 한다.

4. 발명의 중요한 용도:

반도체 메모리의 미사용 입출력 핀의 레벨성정회로에 유효 적합하게 사용된다.

Description

미사용 입출력 핀의 레벨 설정회로

제1,2도는 종래의 기술에 따른 레벨 설정회로도.

제3도는 본 발명에 따른 레벨 설정회로도.

본 발명은 반도체 메모리를 위해 사용되는 레벨 설정회로에 관한 것으로, 특히 미사용되는 입출력 핀에 일정한 레벨의 전압을 인가해주기 위한 레벨설정회로에 관한 것이다.

일반적으로, 반도체 메모리의 팩케지 외부에는 여러가지 종류의 입출력 핀들이 돌출되어 있다. 이러한 메모리의 입출력핀들중 사용하지 않는 핀들이 팩케지에 따라 존재하는데, 이 경우 미사용 입출력 핀에는 일정 레벨의 전압이 통상적으로 인가된다. 이러한 이유는 입력단인 인버터의 게이트에 노이즈가 인가될 경우에 내부적으로 전류의 소모가 발생하기 때문이다.

상기한 바와 같은 전류의 소모를 방지하기 위해, 상기 미사용 입출력 핀에 전압레벨을 설정하는 기술은 크게 제1도의 경우와 같이 소프트웨어적인 것과 제2도의 경우와 같이 하드웨어적인 것으로 분류된다. 상기의 소프트웨어적인 기술은 제1도와 같은 회로를 통해 풀업 또는 풀다운 신호를 외부에서 프로그램적으로 인에이블시켜 미사용 입출력 핀에 인가하는 것에 의해 달성된다.

제1도를 참조하면, 제1,2,3 입력단 IN1, IN2, 및 IN3 에는 각기 신호 pull-upenb, out, out-enb가 입력되며, 출력단 OU1에는 신호 in가 제공된다. 제1도의 회로구성은 인버터(1,9) 삼상태 인버터(7), 낸드 게이트(3), 노아 게이트(5), 피모오스 트랜지스터(2,4,6), 엔보오스 트랜지스터(8,10)으로 이루어진 레벨 출력부(100)는 상기 피모오스 트랜지스터(6)와 상기 엔모오스 트랜지스터(8)간의 드레인 접속점에서 설정된 전압레벨을 출력하여 미사용핀에 제공한다. 상기 제1도의 회로는 상기 신호 pull-upenb를 논리 로우(0)로 인가하여 상기 피모오스 트랜지스터 2를 턴온함에 의해 상기 미사용핀에 하이레벨의 전압을 제공한다. 이 경우에 상기 신호 out-enb는 하이레벨로 하여줌에 의해 상기 노아 게이트(5) 및 낸드 게이트(3)을 통해 각기 로우 및 하이신호가 출력되게 하여 상기 피모오스 트랜지스터(6), 및 엔모오스 트랜지스터(8)을 턴오프시킨다. 이러한 상기 회로의 동작제어는 상기 신호를 프로그램적으로 인가하여 수행하는데, 만약 오류에 의해 상기 엔모오스 트랜지스터(8)가 도통되면 전원전압과 그라운드간의 전류통로가 형성되어 전류의 소모가 발생되는 것이다.

제2도는 하드웨어적인 기술로서, 팩케지에 대응되는 독립적인 마스크를 사용하여 미사용 입촐력 핀의 레벨을 설정하는 것이다. 제2도를 참조하면, 회로의 구성은 제1도의 레벨 출력부(100)와 동일하나, 제1입력단이 그라운드 전압 vss으로 고정되고, 제3입력단이 전원전압 vdd으로 고정되어 있음을 알 수 있다. 이것은 프로그램적인 오류를 방지하기 위해 하드웨어적으로 제조시에 설정하는 것으로서, 상기 피모오스 트랜지스터(2)를 항상 턴온하고 상기 피모오스 트랜지스터(6) 및 엔모오스 트랜지스터(8)을 항시 턴오프하는 것이다. 그러나 이 경우는 다시 미 사용핀을 사용하는 경우에는 상기 제1도와 같이 제어를 해주어야만 하므로, 새로운 마스크의 제작이 불가피하다.

이와 같이, 상기한 소프트웨어적인 기술은 프로그램의 부담 및 프로그램의 오류에 따른 문제가 있으며, 상기 하드웨어적인 기술은 팩케지의 갯수에 대응되는 만큼의 마스크의 수가 증가하므로 제조 비용상의 불합리한 문제가 발생되며, 제품의 관리에 지장을 초래하는 문제점이 있다.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 미사용 입출력 핀의 개선된 레벨 설정회로를 제공함에 있다.

본 발명의 다른 목적은 마스크의 증가를 필요로 함이 없이도 미사용 입출력 핀의 레벨을 효과적으로 설정할 수 있는 레벨 설정회로를 제공함에 있다.

상기의 목적들을 달성하기 위한 본 발명의 회로는, 풀업 인에이블 신호 및 아웃 인에이블 신호에 응답하여 반도체 메모리의 미사용 입출력 핀에 미리 설정된 전압레벨을 출력하는 레벨 출력부(100)를 가지는 레벨 설정회로에 있어서, 전기적으로 데이터의 소거 및 프로그램이 가능하며 드레인, 소오스, 제어 게이트, 및 2진 데이터의 축적이 가능한 플로팅 게이트를 가지는 트랜지스터로 이루어진 메모리 셀과 복수개의 인버터, 복수개의 노아 게이트 및 피모오스 트랜지스터로 구성되며 셀 동작신호(인에이블신호)에 응답하여 상기 풀업 인에이블 신호 및 아웃 인에이블 신호의 제공에 상관없이 상기 레벨 출력부(100)가 미리 설정된 전압레벨을 출력하도록 하는 제어부를 가짐을 특징으로 한다.

여기서, 상기 메모리 셀은 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리의 트랜지스터가 바람직하며, 상기 트랜지스터는 드레인, 소오스, 제어게이트, 및 2진 데이터의 축적이 가능한 플로팅 게이트를 가지는 소자이다. 상기 제어수단은 상기 메모리 셀 이외에도 회로의 바람직한 동작을 제공하기 위해 다수의 게이팅 소자를 구비한다.

상기한 본 발명의 회로구성에 따르면, 마스크의 증가를 필요로 함이 없이도 미사용 입촐력 핀의 레벨을 효과적으로 설정할 수 있다.

이하에서는 본 발명의 바람직한 미사용 입출력 핀의 레벨 설정회로가 첨부된 도면과 함께 설명될 것이다. 도면의 참조부호들중 동일한 구성 및 기능을 나타내는 소자는 이해의 편의상 가능한한 동일 부호를 사용한다. 다음의 설명에서, 그러한 구성에 대한 상세한 항목들이 본 발명의 보다 철저한 이해를 제공하기 위해 자세하게 설명된다. 그러나, 당해 기술분야에 숙련된 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 실시될 수 있다는 것이 명백할 것이다. 또한, 잘 알려진 기본적 소자의 특징 및 구성들은 본 발명을 모호하지 않게 하기 위해 상세히 설명하지 않는다.

먼저, 제3도에는 본 발명에 따른 미사용 입출력 핀의 레벨 설정회로가 도시되어 있다. 제3도를 참조하면, 레벨 출력부(100) 및 제어부(200)가 도시된다. 상기 레벨 출력부(100)는 풀업 인에이블 신호 pull-upenb 및 아웃 인에이블 신호 out-enb에 응답하여 반도체 메모리의 미사용 입출력 핀에 미리 설정된 전압레벨을 출력하는 역할을 담당하며, 이의 세부구성은 제1도의 구성과 동일하게 인버터(1,9), 삼상태 인버터(7), 낸드 게이트(3), 노아 게이트(5), 피모오스 트랜지스터(2,4,6), 엔모오스 트랜지스터(8,10)으로 구성된다. 상기 제어부(200)는 메모리 셀(201)을 포함하며, 셀동작신호(인에이블 신호)에 응답하여 상기 풀업 인에이블 신호 및 아웃 인에이블 신호으 제공에 상관없이 상기 레벨 출력부(100)가 미리 설정된 전압레벨을 출력하도록 하기 위해, 인버터(203,204,207), 노아 게이트(205,206), 피모오스 트랜지스터(202)로 구성된다.

상기한 구성에 따른 제3도의 동작을 이하에서 설명한다. 먼저, 제3도에서는 상기 레벨 출력부(100)가 풀업 인에이블 신호 pull-upenb 및 아웃 인에이블 신호 out-enb에 기본적으로 응답함은 물론 이와는 별도로 상기 제어부(200)의 동작제어에 의해서도 반도체 메모리의 미사용 입출력 핀에 미리 설정된 전압레벨을 출력한다. 제3도의 제어부(200)내의 상기 메모리 셀(201)은 자신의 게이트에 인에이블 신호가 인가되면 턴온되어 그라운드와 전류통로를 형성한다. 이에 따라 인버터(204)의 입력단은 로우가 되고 그의 출력은 하이가 된다. 상기 하이 신호를 일측 입력으로 수신하는 노아 게이트(205)는 상기 인버터(203)의 출력논리 상태에 상관없이 항상 로우신호를 출력한다. 이에 따라 하드웨어적으로 상기 레벨 출력부(100)의 피모오스 트랜지스터(2)의 게이트는 항상 로우가 되어 턴온된다. 한편, 인버터(204)의 출력을 일측입력으로 수신하는 노아 게이트(206)에 의해 그 출력은 아웃 인에이블 신호의 논리상태에 상관없이 로우를 출력한다. 인버터(207)는 상기 로우신호를 하이로 변환하여 상기 레벨 출력부(100)내의 상기 노아 게이트(5)에 제공한다. 이에 따라 엔모오스 트랜지스터(8)은 턴오프상태로 되며, 상기 피모오스 트랜지스터(6)도 턴오프상태로 되어 전류소모는 생기지 않는다. 입출력핀을 다시 사용시에는 상기 인에이블 신호를 인가하지 않음으로써 해결된다.

상술한 바와 같은 본 발명에 따르면, 마스크의 증가를 필요로 함이 없이도 미사용 입출력 핀의 레벨을 효과적으로 설정할 수 있는 장점이 있다.

Claims (1)

1. 풀업 인에이블 및 아웃 인에이블 신호에 응답하여 반도체 메모리의 미사용 입출력 핀에 미리 설정된 전압레벨을 출력하는 레벨 출력부(100)를 가지는 레벨 설정회로에 있어서; 전기적으로 데이터의 소거 및 프로그램이 가능하며 드레인, 소오스, 제어 게이트, 및 2진 데이터의 축적이 가능한 플로팅 게이트를 가지는 트랜지스터로 이루어진 메모리 셀과 복수개의 인버터, 복수개의 노아 게이트 및 피모오스 트랜지스터로 구성되며 셀동작신호(인에이블 신호)에 응답하여 상기 풀업 인에이블 신호 및 아웃 인에이블 신호의 제공에 상관없이 상기 레벨 출력부(100)가 미리 설정된 전압레벨을 출력하도록 하는 제어부를 가짐을 특징으로 하는 레벨 설정회로.