KR100255146B1 - 리페어 퓨즈 제어 회로 - Google Patents

리페어 퓨즈 제어 회로

Info

Publication number
KR100255146B1
KR100255146B1 KR1019970043838A KR19970043835A KR100255146B1 KR 100255146 B1 KR100255146 B1 KR 100255146B1 KR 1019970043838 A KR1019970043838 A KR 1019970043838A KR 19970043835 A KR19970043835 A KR 19970043835A KR 100255146 B1 KR100255146 B1 KR 100255146B1
Authority
KR
South Korea
Prior art keywords
voltage
inverter
flash cell
node
state
Prior art date
Application number
KR1019970043838A
Other languages
English (en)
Other versions
KR19990020375A (ko
Inventor
이현숙
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970043838A priority Critical patent/KR100255146B1/ko
Publication of KR19990020375A publication Critical patent/KR19990020375A/ko
Application granted granted Critical
Publication of KR100255146B1 publication Critical patent/KR100255146B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 플래쉬 셀을 이용한 리페어 퓨즈 제어 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
리페어 퓨즈를 제어하기 위한 래치회로에 사용된 플래쉬 셀의 초기치 불안정으로 인한 퓨즈의 오동작을 방지함.
3. 발명의 해결방법의 요지
플래쉬 셀로 흐르는 전류와 인버터의 스레스홀드 전압을 이용하여 리페어 퓨즈를 제어할 수 있도록 함.
4. 발명의 중요한 용도
메모리 소자의 리페어 퓨즈 제어 회로.

Description

리페어 퓨즈 제어 회로
본 발명은 리페어 퓨즈(Repair Fuse)제어 회로에 관한 것으로, 특히 플래쉬 셀을 이용한 리페어 퓨즈 제어 회로에 관한 것이다.
제1도는 종래의 리페어 퓨즈 제어 회로도로서, 크로스 래치(Cross latch)구조를 이루고 있다. 먼저, 초기 상태에서는 리던던시 워드라인 입력단자(S1)에 고전압(Vcc)이 인가되고, 플래쉬 셀 프로그램 입력단자(S2)에는 저전위(0V)가 인가되게 된다. 이때, 전원전압(Vcc)은 제1 및 제2 PMOS 트랜지스터(P1 및 P2)를 통해 제1 및 제2플래쉬 셀(1 및 2)의 출력(드레인) 노드인 제1 및 제2노드(K1 및 K2)로 공급되게 된다.
자외선 의해 소거(Erase)된 셀의 경우(리페어 하기 전위 상태)에는 제1플래쉬 셀(1) 부분을 셀이 하나이고, 제2플래쉬 셀(2)은 셀이 두 개 이므로 제2플래쉬 셀(2)을 통해 흐르는 전류는 제1플래쉬 셀(1)을 통해 흐르는 전류의 2배가 된다. 전류가 많이 흐르는 제2플래쉬 셀(2)의 출력 노드(K2)는 제3 및 제4NMOS 트랜지스터(N3 및 N4)를 통해 접지단자(Vss)와 연결되어 저전위(0V) 상태로 되게 된다. 또한, 제1NMOS 트랜지스터(N1)는 턴온되는 반면 제2NMOS트랜지스터(N2)는 턴오프 되므로 전류가 적게 흐르는 제1 플래쉬 셀(1)의 제1출력노드(K1)는 접지단자(Vss)와 분리된다. 그러므로, 출력 노드(K1)는 고전위(Vcc) 상태로 되게 된다. 그러므로, 제1 및 제2 전송게이트(3 및 4)는 턴오프 되고, 제3전송게이트(5)가 턴온 되어 출력단자(Vout)는 저전위(0V) 상태로 된다.
한편, 제2플래쉬 셀(2)을 프로그램 하여 리페어 동작을 시행한 경우(즉, 플래쉬 셀 프로그램 입력단자(S2)에 고전위를 인가함)에는 제2플래쉬 셀(2)로 흐르는 전류는 차단되게 되어 제2플래쉬 셀(2)의 출력 노드인 제2노드(K2)는 고전위 상태로 천이되고, 제1플래쉬 셀(1)의 출력 노드인 제1노드(K1)는 저전위 상태로 천이된다. 그러므로 제3 전송게이트(5)는 턴오프 되고, 제1 및 제2전송게이트(3 및 4)는 턴온되어 출력단자(Vont)는 고전위(Vcc)상태로 된다.
그러나, 전원전압(Vcc)이 낮은 경우에 초기화하는 과정에서 래치(Latch)가 반대로 되어진다면 출력단자(Vout)에 원하지 않는 전압이 발생되어 리페어 퓨즈(도시안됨)가 잘못제어 된다. 즉, 전원전압(Vcc)이 낮은 경우에 리페어 퓨즈 회로가 초기화되는 과정에서 불안정하게 래치되면 전원전압(Vcc)이 충분히 상승되더라도 불안정한 데이터가 출력되게 되는 단점이 있다.
따라서, 본 발명은 기존의 플래쉬 셀의 크로스 래치 형태가 아닌 플래쉬 셀의 전류와 인버터의 로직 스레스홀드 전압을 사용하여 리페어 퓨즈를 제어하기 위한 데이터를 유지케 함으로써; 리페어 퓨즈 초기화 과정에서 발생되는 불안정한 데이터 출력을 방지하고, 레이 아웃 면적을 최소화 할 수 있는 리페어 퓨즈 제어 회로를 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 플래쉬 셀과, 상기 플래쉬 셀의 드레인 전위를 제어하는 제1인버터와, 상기 플래쉬 셀과 병렬로 접속되어 스레스홀드 전압에 의해 상기 플래쉬 셀의 소오스 전위를 제어하는 제2인버터로 구성되되.상기 플래쉬 셀 및 상기 제1인버터를 통해 전류 패스가 이루어져 퓨즈가 초기화 되는 것을 특징으로 한다.
또한, 플래쉬 셀, 상기 플래쉬 셀의 드레인 전위를 제어하는 제1인버터 및 상기 플래쉬 셀과 병렬로 접속되어 스레스홀드 전압에 의해 상기 플래쉬 셀의 소오스 전위를 제어하는 제2인버터와, 상기 플래쉬 셀 의 소오스 전위를 검출하여 리페어 퓨즈의 초기화 여부를 결정하는 제3 및 제4 인버터를 더 포함하여 구성된 것을 특징으로 한다.
제1도는 종래의 리페어 퓨즈 제어 회로도.
제2도는 본 발명에 따른 리페어 퓨즈 제어 회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 플래쉬 셀 12 내지 15 : 인버터
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명에 따른 리페어 퓨즈 제어 회로도이다.
한쌍의 셀이 하나의 셀로 이루어진 플래쉬 셀(11)의 셀렉트 게이트(S13)에는 전원전압(Vcc)를 인가하고, 프로그램 게이트(S12)에는 전원전압 발생기(도시 안됨)로 부터 약 3.8V의 전압을 인가하며 드레인 전압 입력단자(S11)에는 하이(High) 상태의 고전압을 인가하게된다. 이때, 플래쉬 셀(11)은 소거되어 턴온 상태가 된다. 또한, 드레인 전압 입력단자(S11)를 통해 입력되는 하이 상태의 고전압은 제1인버터(12)를 겨유하여 로우(Low) 상태의 저전위로 천이되어, 제1노드(K11)의 전위는 로우상태로 된다. 제1 내지 제4 인버터(12 내지 15)각각은 PMOS 트랜지스터 및 NMOS 트랜지스터가 직렬접속된 구조를 갖는다. 또한, 제1 인버터의 전류 구동력은 제2 인버터의 전류 구동력보다 크다. 플래쉬 셀(11)의 소오스인 제2 노드(K12)의 전위는 턴온된 플래쉬 셀(11) 및 제1 노드(K11)를 통해 제1 인버터(12) NMOS 트랜지스터(도시 안됨)로 전류 패스(pass)가 이루어져 로우 상태로 된다. 그리고, 제2 인버터(13)의 PMOS 트랜지스터(도시 안됨)를 통해 유입되는 전류 또한 상기 턴온된 플래쉬 셀(11) 및 제1 노드(K11)를 통해 제1 인버터(12)의 NMOS 트랜지스터(도시 안됨)로 전류 패스(pass)가 이루어져 제2 노드(K12)의 전위는 상기 제2 인버터(13)의 스레스홀드 전압에 의해 로우 상태로 된다. 그러므로, 제3 및 제4 인버터(14 및 15)를 경유해 출력단자(Vout)로 로우 상태의 신호가 출력된다.
한편, 플래쉬 셀(11)을 프로그램 하기 위해 드레인전압 입력단자(S11)에는 저전압(0V)을 인가하고, 플래쉬 셀(11)의 프로그램 입력단자(S12)에는 전원전압 발생기(도시 안됨)로 부터 약13V의 고전압을 인가할 겨우, 플래쉬 셀(11)이 프로그램 되게 된다.
플래쉬 셀(11)이 프로그램 된 후 리드(Read) 동작을 시행할 경우, 드레인전압 입력단자(S11)에는 하이 상태의 전압을 인가하므로, 제1 인버터(12)를 경유한 제1노드(K11)의 전위는 로우 상태로 된다. 이때 제2 인버터(13)를 경유한 제2 노드(K12)의 전위는 플래쉬 셀(11)이 턴오프 되어 하이 상태로 된다. 그러므로, 제3 및 제4 인버터(14 및 14)를 경유해 출력단자(Vout)로 고전위(Vcc) 상태의 출력신호가 출력된다. 즉, 출력단자(Vout)로 부터 출력되는 고전위 신호에 의해 리페어를 위한 퓨즈를 제어할 수 있다.
상술한 바와 같이 본 발명에 의하면 플래쉬 셀로 흐르는 전류와 인버터의 스레스홀드 전압을 이용하여 리페어 퓨즈를 제어하기 위한 신호를 생성함으로써, 종래 크로스래치를 이용했을 때의 초기치 불안정으로 인한 퓨즈의 오동작을 방지할 수 있고, 회로가 간단해 짐으로 인해 레이 아웃 면적을 최소화 할 수 있는 탁월한 효과가 있다.

Claims (3)

  1. 드레인, 소오스, 프로그램게이트 및 셀렉트게이트를 가지며, 제1 인버터를 경유하여 상기 드레인에 공급되는 제1 전압, 상기 프로그램게이트에 공급되는 제2 전압 및 상기 셀렉트게이트 공급되는 제3 전압에 따라 프로그램 또는 소거상태를 유지하는 플래쉬 셀, 상기 플래쉬 셀에 병렬로 접속되는 제2 인버터, 상기 플래쉬 셀의 소오스 및 출력단자 간에 직렬접속된 제3 및 제4 인버터를 포함하여 구성되되, 상기 플래쉬 셀이 소거 상태의 경우 상기 플래쉬 셀 및 상기 제1 인버터를 경유하는 전류 패스가 이루어져 상기 소오스 전위는 저전위 상태를 유지하고, 상기 플래쉬 셀이 프로그램 상태인 경우 상기 전류 패스는 차단되어 상기 소오스는 고전위 상태를 유지하도록 구성된 것을 특징으로 하는 리페어 퓨즈 제어 회로.
  2. 제1항에 있어서, 상기 제1인버터의 전류 구동력은 상기 제2 인버터의 전류 구동력 보다 큰 것을 특징으로 하는 리페어 퓨즈 제어 회로.
  3. 제1항에 있어서, 상기 플래쉬 셀은 전류 구동력을 크게하기 위해 적어도 2개 이상의 플래쉬 셀이 병렬로 접속되는 것을 특징으로 하는 리페어 퓨즈 제어 회로.
KR1019970043838A 1997-08-30 1997-08-30 리페어 퓨즈 제어 회로 KR100255146B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970043838A KR100255146B1 (ko) 1997-08-30 1997-08-30 리페어 퓨즈 제어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970043838A KR100255146B1 (ko) 1997-08-30 1997-08-30 리페어 퓨즈 제어 회로

Publications (2)

Publication Number Publication Date
KR19990020375A KR19990020375A (ko) 1999-03-25
KR100255146B1 true KR100255146B1 (ko) 2000-05-01

Family

ID=19519901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970043838A KR100255146B1 (ko) 1997-08-30 1997-08-30 리페어 퓨즈 제어 회로

Country Status (1)

Country Link
KR (1) KR100255146B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358313A (ja) * 2000-06-14 2001-12-26 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
KR19990020375A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
KR0182866B1 (ko) 플래쉬 메모리 장치
KR100265390B1 (ko) 자동 센싱시간 트래킹 회로를 구비한 플래쉬 메모리 셀의래치 회로
KR100327506B1 (ko) 반도체 기억장치
US6417716B1 (en) CMOS voltage shifter
KR0139889B1 (ko) 플래쉬 메모리 장치
KR100255146B1 (ko) 리페어 퓨즈 제어 회로
KR19990020378A (ko) 리페어 퓨즈 제어 회로
KR100904468B1 (ko) 안티퓨즈 리페어 전압 제어 회로
US20040004874A1 (en) Circuit for generating trim bit signal in a flash memory device
KR970005650B1 (ko) 어드레스의 래치 및 매칭 겸용 회로
KR20010092074A (ko) 고전압 워드 라인 드라이버 회로를 구비한 반도체 메모리장치
KR100554135B1 (ko) 워드라인 부트스트랩 회로
KR100274343B1 (ko) 플래쉬메모리용디코더회로
KR0172534B1 (ko) 플래쉬 메모리 장치
KR0138625B1 (ko) 플래쉬 메모리 소자용 리던던시 제어 회로
KR100314646B1 (ko) 부트스트랩회로
KR100254473B1 (ko) 로오 디코더 회로
KR100273219B1 (ko) 반도체메모리셀의결함구제회로
KR100459946B1 (ko) 플래그셀데이터의안정화출력장치
KR100507370B1 (ko) 워드라인 부트스트랩 회로
KR100341579B1 (ko) 반도체메모리장치의 리페어 장치
KR970051271A (ko) 부 로오 디코더 회로
KR0146631B1 (ko) 플래쉬 메모리 장치용 리던던시 회로
KR20000021368A (ko) 리페어 퓨즈 제어 회로
KR100217918B1 (ko) 플래쉬 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee