KR0146631B1 - 플래쉬 메모리 장치용 리던던시 회로 - Google Patents

플래쉬 메모리 장치용 리던던시 회로

Info

Publication number
KR0146631B1
KR0146631B1 KR1019940037291A KR19940037291A KR0146631B1 KR 0146631 B1 KR0146631 B1 KR 0146631B1 KR 1019940037291 A KR1019940037291 A KR 1019940037291A KR 19940037291 A KR19940037291 A KR 19940037291A KR 0146631 B1 KR0146631 B1 KR 0146631B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
flash memory
parallel
erase mode
Prior art date
Application number
KR1019940037291A
Other languages
English (en)
Other versions
KR960024992A (ko
Inventor
심현수
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019940037291A priority Critical patent/KR0146631B1/ko
Publication of KR960024992A publication Critical patent/KR960024992A/ko
Application granted granted Critical
Publication of KR0146631B1 publication Critical patent/KR0146631B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 장치용 리던던시 회로에 관한 것으로서, 플래쉬 메모리 장치의 리페어 동작시 결함 셀을 지정하는 해당 어드레스를 병렬로 접속된 다수의 메모리 셀을 사용해 소거 모드에 의해 프로그램한 후 병렬 방식에 의한 읽기 모드를 수행하도록 함으로써, 데이터 유지문제를 해결하고, 제품의 신뢰성을 개선시킬 수 있는 플래쉬 메모리 장치용 리던던시 회로에 관한 것이다.

Description

플래쉬 메모리 장치용 리던던시 회로
첨부된 도면은 본 발명에 따른 플래쉬 메모리 장치용 리던던시 회로도
* 도면의 주요부분에 대한 부호의 설명
1 및 3:제1 및 제2 전압 스위치 회로 2:크로스 커플 회로
본 발명은 플래쉬 메모리 장치용 리던던시 회로에 관한 것으로, 플래쉬 메모리 장치의 리페어 동작시 결함 셀을 지정하는 해당 어드레스를 병렬로 접속된 다수의 메모리 셀을 사용해 소거 모드에 의해 프로그램한 후 병렬 방식에 의한 읽기 모드를 수행하도록 한 플래쉬 메모리 장치용 리던던시 회로에 관한 것이다.
일반적으로 플래쉬 메모리 장치용 리던던시 회로에서는 결함셀을 지정하는 해당 어드레스를 보통 하나의 메모리셀에 의존하여 프로그램 모드하에서 프로그램하였다. 이는 칩의 집적도와 공정능력에 따른 결과였으며, 프로그램 모드시의 편리함에 근거하였다. 그러나 예를들어 하나의 섹터내에서 2개 이상의 결함셀이 발생되거나, 리페어 할 메모리셀에서 결함이 발생되는 경우가 있어, 데이터 유지가 곤란하고 결함 메모리셀의 발생시 프로그램에 지장을 초래하는 단점이 있다.
따라서 본 발명은 플래쉬 메모리 장치의 리페어 동작시 결함 셀을 지정하는 해당 어드레스를 병렬로 접속된 다수의 메모리 셀을 사용해 소거 모드에 의해 프로그램한 후 병렬 방식에 의한 읽기 모드를 수행하도록 함으로써, 상술한 단점을 해결할 수 있는 플래쉬 메모리 장치용 리던던시 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 소거모드시 드레인 전압 또는 전원전압을 선택적으로 출력하는 제1 전압 스위치 회로로 부터 접속되며 교호로 동작되는 크로스 커플 회로와, 상기 크로스 커플 회로의 제1 전류경로상에 적어도 2개 이상으로 병렬로 접속되고, 소거모드시 게이트 전압 및 읽기 동작시 게이트 전압을 선택적으로 출력하는 제2 전압 스위치 회로의 출력전압과 리페어 신호 및 어드레스 신호에 따라 동작되는 제1 메모리셀군과, 상기 크로스 커플 회로의 제2 전류경로상에 적어도 2개 이상으로 병렬로 접속되고, 소거모드시 게이트 전압 및 읽기 동작시 게이트 전압을 선택적으로 출력하는 제2 전압 스위치 회로의 출력전압과 리페어 신호 및 어드레스 신호에 따라 동작되는 제2 메모리셀군으로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
첨부된 도면은 본 발명에 따른 플래쉬 메모리 장치용 리던던시 회로도로서 동작을 설명하면 다음과 같다.
리페어 신호(R)에 의해 NMOS 트랜지스터(N1 및 N2)가 턴온된다. 이때 어드레스신호(A)가 고전위(Vcc)이고, 반전된 어드레스신호(A)가 저전위(VSS)라고 가정하면, NMOS 트랜지스터(N3)는 턴오프되고, NMOS 트랜지스터(N4)는 턴온되어 노드(K2)의 전위가 저전위(VSS)로 된다. 그러므로 크로스 커플 회로(2)의 PMOS 트랜지스터(P1)가 턴온되어 소거모드시 드레인 전압 및 전원전압을 선택적으로 출력하도록 하는 제1 전압 스위치회로(1)에서 소거모드시 드레인 전압(VED)이 노드(K1)로 공급된다. 또한 소거모드시 게이트 전압 및 읽기 동작시 게이트 전압을 선택적으로 출력하도록 하는 제2 전압 스위치회로(3)의 소거모드시 게이트 전압(VEG)이 노드(K3)로 공급된다. 결국, 상기 크로스 커플 회로(2)의 제1 전류경로상(K1)에 적어도 2개 이상의 메모리셀이 병렬로 접속된 제1 메모리셀군(M1 및 M2)의 게이트 단자에는 소거모드시 게이트 전압(VEG)이 공급된다. 상기 제1 메모리셀군(M1 및 M2)의 드레인 단자에는 소거모드시 드레인전압(VED)이 공급되며, 소오스 단자에는 저전위(VSS)가 공급되어 제1 메모리셀군(M1 및 M2)이 소거모드로 프로그램된다. 상대적으로 상기 크로스 커플 회로(2)의 제2 전류경로상(K2)에 적어도 2개 이상의 메모리셀이 병렬로 접속된 제2 메모리셀군(M3 및 M4)은 노드(K2)로부터 저전위(VSS)신호가 제2 메모리셀군(M3 및 M4)의 드레인 단자로 공급되어 소거모드시 프로그램 환경에 놓여 있지않아 프로그램 되지 않는다.
한편 읽기(read) 동작을 살펴보면 리페어 신호(R)에 의해 NMOS 트랜지스터(N1 및 N2)는 턴오프 되고, 제1 메모리셀군(M1 및 M2)을 통해 저전위(Vss)신호가 노드(K1)로 공급되어 크로스 커플래치회로(2)의 PMOS 트랜지스터(P2)가 턴온되어 제1 전압 스위치회로(1)의 전원전압(VCC)이 노드(K2)로 공급된다. 이때 제2 전압 스위치회로(3)의 읽기 동작시 게이트 전압(VRG)이 노드(K3)로 공급된다. 만약 제1 메모리셀군(M1 및 M2)중 하나의 메모리셀이 데이터를 유지하는데 문제가 있다고 해도 노드(K2)는 고전위(Vcc) 상태를 유지하며, 또한 소거모드시 제1 메모리셀군(M1 및 M2) 중 하나의 메모리셀이 소거상태가 될 수 없는 결점을 가졌다해도 나머지 셀에 의해 소거모드를 통해 프로그램이 가능하다. 상술한 바와 같이 본 발명에서는 상기 제1 메모리셀군(M1 및 M2)과 제2 메모리셀군(M3 및 M4)을 설명의 편의를 위해 각각 2개로 구성하였으나, 필요에 따라 각각 n개의 메모리셀을 병렬로 구성할 수 있다.
상술한 바와같이 본 발명에 의하면 플래쉬 메모리 장치의 리페어 동작시 결함 셀을 지정하는 해당 어드레스를 병렬로 접속된 다수의 메모리 셀을 사용해 소거 모드에 의해 프로그램한 후 병렬 방식에 의한 읽기 모드를 수행하도록 함으로써, 데이터 유지문제를 해결할 수 있고, 결함 메모리셀이 발생되더라도 다른 메모리셀에 의한 프로그램을 수행하므로서 제품의 신뢰성 향상에 큰 효과가 있다.

Claims (2)

  1. 플래쉬 메모리 소자용 리던던시 회로에 있어서, 소거모드시 드레인 전압 또는 전원전압을 선택적으로 출력하는 제1 전압 스위치 회로로 부터 접속되며 교호로 동작되는 크로스 커플 회로와, 상기 크로스 커플 회로의 제1 전류경로상에 적어도 2개 이상으로 병렬로 접속되고, 소거모드시 게이트 전압 및 읽기 동작시 게이트 전압을 선택적으로 출력하는 제2 전압 스위치 회로의 출력전압과 리페어 신호 및 어드레스 신호에 따라 동작되는 제1 메모리셀군과, 상기 크로스 커플 회로의 제2 전류경로상에 적어도 2개 이상으로 병렬로 접속되고, 소거모드시 게이트 전압 및 읽기 동작시 게이트 전압을 선택적으로 출력하는 제2 전압 스위치 회로의 출력전압과 리페어 신호 및 어드레스 신호에 따라 동작되는 제2 메모리셀군을 포함하여 구성된 것을 특징으로 하는 플래쉬 메모리 장치용 리던던시 회로.
  2. 제1항에 있어서, 상기 제 1 및 제2 메모리셀 군 각각은 소거모드로 프로그램 할 수 있는 다수의 메모리셀이 병렬로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치용 리던던시 회로.
KR1019940037291A 1994-12-27 1994-12-27 플래쉬 메모리 장치용 리던던시 회로 KR0146631B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940037291A KR0146631B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치용 리던던시 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037291A KR0146631B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치용 리던던시 회로

Publications (2)

Publication Number Publication Date
KR960024992A KR960024992A (ko) 1996-07-20
KR0146631B1 true KR0146631B1 (ko) 1998-09-15

Family

ID=19403851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037291A KR0146631B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치용 리던던시 회로

Country Status (1)

Country Link
KR (1) KR0146631B1 (ko)

Also Published As

Publication number Publication date
KR960024992A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
KR0182866B1 (ko) 플래쉬 메모리 장치
US6741117B2 (en) Antifuse circuit
US5432745A (en) Method for testing a memory device
KR880011812A (ko) 반도체 기억장치내로 데이타를 병렬 입력시키기 위한 방법 및 이 방법을 수행하기 위한 회로
KR0146631B1 (ko) 플래쉬 메모리 장치용 리던던시 회로
KR20010065139A (ko) 안티퓨즈를 이용한 리페어 회로
KR100266665B1 (ko) 반도체 메모리의 퓨즈 리페어회로
KR0139889B1 (ko) 플래쉬 메모리 장치
KR0150051B1 (ko) 플래쉬 메모리 장치용 리던던시 회로
US5481498A (en) Redundancy circuit for semiconductor memory device
KR100506191B1 (ko) 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로
KR19980018548A (ko) 비휘발성 메모리
KR100191775B1 (ko) 반도체 메모리 장치의 리페어 정보 저장 및 검출 회로
KR0142640B1 (ko) 플래쉬 메모리 장치
KR0142639B1 (ko) 플래쉬 메모리 장치
KR970005650B1 (ko) 어드레스의 래치 및 매칭 겸용 회로
US6862231B2 (en) Repair circuit
KR0149526B1 (ko) 플레쉬 메모리 소자용 리던던시 회로
JPH04328398A (ja) 冗長回路
KR0152105B1 (ko) 플래쉬 메모리 장치
KR100255146B1 (ko) 리페어 퓨즈 제어 회로
KR100274343B1 (ko) 플래쉬메모리용디코더회로
KR0143034B1 (ko) 플래쉬 메모리 장치
KR0138625B1 (ko) 플래쉬 메모리 소자용 리던던시 제어 회로
KR100314735B1 (ko) 리페어퓨즈제어회로의플래쉬메모리셀제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee