KR0142639B1 - 플래쉬 메모리 장치 - Google Patents

플래쉬 메모리 장치

Info

Publication number
KR0142639B1
KR0142639B1 KR1019940037296A KR19940037296A KR0142639B1 KR 0142639 B1 KR0142639 B1 KR 0142639B1 KR 1019940037296 A KR1019940037296 A KR 1019940037296A KR 19940037296 A KR19940037296 A KR 19940037296A KR 0142639 B1 KR0142639 B1 KR 0142639B1
Authority
KR
South Korea
Prior art keywords
erase mode
check
erase
signal
mode
Prior art date
Application number
KR1019940037296A
Other languages
English (en)
Other versions
KR960025753A (ko
Inventor
심현수
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940037296A priority Critical patent/KR0142639B1/ko
Publication of KR960025753A publication Critical patent/KR960025753A/ko
Application granted granted Critical
Publication of KR0142639B1 publication Critical patent/KR0142639B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 장치에 관한 것으로서, 섹터소거모드시 단 한번의 마치로우 패턴에 의해 선택된 워드라인을 소거모드확인을 이용하여 선별적인 칼럼별 소거모드 시행이 가능하도록 하여 오버 이레이즈 현상을 감소시키도록 한 플래쉬 메모리 장치에 관한 것이다.

Description

플래쉬 메모리 장치
제 1 도는 본 발명에 따른 플래쉬 메모리 장치의 회로도.
제 2 도는 제 1 도의 소거모드확인 및 래치회로의 상세회로도.
*도면의 주요부분에 대한 부호의 설명
1:소거모드 시행신호 출력회로 2:소거모드확인 및 래치회로
3:메모리셀군 4:소거모드시 드레인 전압원
본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 섹터소거모드시 단한번의 마치로우 패턴(March Low Pattern)에 의해 선택된 워드라인을 소거모드확인을 이용하여 선별적인 칼럼별 소거모드 시행이 가능하도록 하고 테스트타임이 단축되도록 한 플래쉬 메모리 장치에 관한 것이다.
일반적으로 스텍메모리셀을 이용하는 플래쉬 메모리 소자의 종래 소거모드 알고리즘(algorithm)에서는 임의의 섹터 및 블럭에 있는 모든 메모리셀을 프로그램한 후 소거모드를 시행하여 소거모드확인을 통해 그 결과를 검증한다. 이때 모든 메모리셀이 소거모드 상태로 안되어 있으면 계속해서 소거모드를 시행하므로써, 모든 메모리셀을 소거상태로 만드는 과정에서 오버이레이즈(over erase)가 발생되어 신뢰성이 저하되는 문제점이 있다. 또한 소거확인을 하나의 메모리셀씩 순차적으로 시행함에 따라 테스트 타임이 상당히 길어지는 단점이 있다.
따라서 본 발명은 상술한 단점을 해결하기 위한 섹터 소거모드시 한번의 마치로우 패턴에 의해 선택된 워드라인을 소거모드확인으로 이용하여 칼럼별 소거모드 시행이 가능하도록 하고 테스트타임이 단축되도록 한 플래쉬 메모리 장치를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 다수의 메모리 셀들로 구성된 메모리셀군에서, 페이지 모드의 소거모드확인시 선택된 칼럼내의 메모리셀의 소거모드 상태를 단 한번의 마치로우 패턴형식으로 확인하는 과정에서 메모리셀의 상태에 따라 소거모드신호를 출력하도록 한 소거모드확인 및 래치회로와, 상기 소거모드 신호를 입력으로 하는 소거모드 시행신호출력회로로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
제 1 도는 본 발명에 따른 플래쉬 메모리 장치의 회로도로서 동작을 설명하면 다음과 같다.
메모리셀군(3)과 소거모드확인 및 래치회로(2)와 소거모드 시행신호출력회로(1)로 구성된 플래쉬 메모리 장치에서, 페이지모드의 소거모드확인시 선택된 칼럼내의 메모리셀의 소거모드 상태를 단한번의 마치로우 패턴(march low pattern) 형식으로 확인하는 과정에서 예를들어 첫번째 칼럼내에서 어느한 메모리셀이 소거모드 상태로 되어있지 않으면 소거모드확인 및 래치회로(2)에서 소거모드신호(S1)를 발생시켜 소거모드 시행신호 출력회로(1)를 통해 다음 소거모드를 시행하게 된다. 반면에 선택된 첫번째 칼럼내의 모든 메모리셀이 소거모드상태로 되어있으면, 소거모드확인 및 래치회로(2)에서 소거모드신호(S1)가 발생되지 않아 선택된 칼럼에 소거모드 환경을 제공하지 않고 다음의 칼럼으로 이동하여 상기와 같은 과정을 반복하여 선택된 칼럼내의 메모리셀에 대해 소거모드확인 및 소거모드를 시행하게 된다.
제 2 도는 제 1 도의 소거모드확인 및 래치회로의 상세회로도로서 동작을 설명하면 다음과 같다.
페이지 모드의 소거모드확인에서 모든 칼럼에 대하여 워드라인(WL1)이 선택되고, 소거모드확인 인에이블신호(R)가 고전위 상태로 인에이블 되고, 반전 인에이블 신호(RI)가 저전위 상태이고, 선택된 칼럼내의 메모리셀(MC11)이 소거모드 상태로 되어 있다고 가정하면, 2입력 낸드게이트소자(NAND 1)의 출력인 노드(k2)는 반전인에이블 신호(RI)에 의해 고전위 상태가 되며 반전 게이트소자(I2)를 경유한 노드(K3)는 저전위 상태가 되고, 반전게이트소자(I1)를 통한 노드(K4)는 고전위 상태가 된다. 이때 노드(K4)를 입력으로 하는 PMOS 트랜지스터(P2)는 턴오프(Turn off)되고 NMOS 트랜지스터(N1 및 N2)가 턴온되어 NMOS 트랜지스터(N1 및 N2)를 통해 공급되는 전류가 칼럼내의 메모리셀(MC11)을 통해 흐르므로 비트라인(BL1)이 저전위 상태가 되어 노드(K1)의 전위는 저전위 상태로 된다. 이때 반전 인에이블 신호(RI)가 저전위에서 고전위로 천이 되더라도 노드(K1)에 의해 노드(K2)는 고전위 상태로 유지된다.
한편, 마치로우 패턴(march low pattern)에 의해 소거모드확인을 시행하는 과정에서 선택된 칼럼내의 메모리셀(MC11)이 프로그램되어있는 상태라면, 비트라인(BL1)이 저전위에서 고전위 상태로 천이되어 노드(K1)가 저전위에서 고전위상태로 천이된다. 그러므로 노드(K2)는 고전위 상태가 저전위 상태로 천이되며 노드(K3)는 고전위 상태로 되고, 노드(K4)는 저전위 상태로 천이되므로 NMOS 트랜지스터(N1 및 N2)는 턴오프되고, PMOS 트랜지스터(P2)가 턴온되어 노드(K2)의 전위가 저전위로 래치된다. 따라서 다음 소거모드 신호(S1)가 소거모드 시행신호출력회로(1)로 입력되는 동시에 PMOS 트랜지스터(P1)가 턴온되어 소거모드시 전압원(4)으로부터 소거모드시 드레인전압(VED)이 비트라인(BL1)으로 공급되어 다슴 소거모드가 시행된다.
상술한 바와같이 본 발명에 의하면 섹터소거모드시 단 한번의 마치로우패턴에 의해 선택된 워드라인을 소거모드확인을 이용하여 선별적인 칼럼별 소거모드 시행을 실시하므로써, 오버 이레이즈(Over erase) 현상이 감소되어 신뢰성 향상에 큰 효과가 있다.

Claims (2)

  1. 다수의 메모리 셀들로 구성된 메모리셀군에서, 페이지 모드의 소거모드확인시 선택된 칼럼내의 메모리셀의 소거모드 상태를 단 한번의 마치로우 패턴형식으로 확인하는 과정에서 메모리셀의 상태에 따라 소거모드신호를 출력하도록 한 소거모드확인 및 래치회로와, 상기 소거모드 신호를 입력으로 하는 소거모드 시행신호출력회로로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  2. 상기 제 1 항에 있어서, 상기 소거모드확인 및 래치회로는 소거확인 인에이블 신호 및 반전 인에이블 신호를 입력으로 하며 2입력 낸드게이트 소자, 반전게이트 소자 및 NMOS 트랜지스터가 폐회로로 구성된 소거모드확인 회로와, 상기 2입력 낸드게이트 소자, 반전게이트소자 및 PMOS 트랜지스터가 폐회로로 구성된 래치회로로 구성되며, 선택된 칼럼내의 어느한 메모리셀 이라도 소거모드 상태도 되어있지 않으면 소거모드 신호를 발생시키는 동시에 소거모드시드레인 전압원으로부터 PMOS 트랜지스터를 통해 비트라인에 소거모드 드레인 전압이 공급되도록 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
KR1019940037296A 1994-12-27 1994-12-27 플래쉬 메모리 장치 KR0142639B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940037296A KR0142639B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037296A KR0142639B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치

Publications (2)

Publication Number Publication Date
KR960025753A KR960025753A (ko) 1996-07-20
KR0142639B1 true KR0142639B1 (ko) 1998-08-17

Family

ID=19403861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037296A KR0142639B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치

Country Status (1)

Country Link
KR (1) KR0142639B1 (ko)

Also Published As

Publication number Publication date
KR960025753A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
KR0182866B1 (ko) 플래쉬 메모리 장치
KR0172366B1 (ko) 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로
KR100286188B1 (ko) 비휘발성 메모리 및 그것을 구비하는 반도체 장치
US5847999A (en) Integrated circuit memory devices having variable block size erase capability
KR19990077906A (ko) 비휘발성 반도체 메모리 장치
KR0142639B1 (ko) 플래쉬 메모리 장치
US7657802B2 (en) Data compression read mode for memory testing
KR0139889B1 (ko) 플래쉬 메모리 장치
KR100535650B1 (ko) 플래쉬 메모리 장치의 블럭 선택 회로
KR19980018548A (ko) 비휘발성 메모리
KR0152105B1 (ko) 플래쉬 메모리 장치
JPS63108589A (ja) 半導体記憶装置
US6973003B1 (en) Memory device and method
KR100313555B1 (ko) 소거기능의테스트용테스트회로를가진비휘발성반도체메모리
JPH06215590A (ja) フラッシュ消去型不揮発性メモリ
KR0143034B1 (ko) 플래쉬 메모리 장치
KR0146631B1 (ko) 플래쉬 메모리 장치용 리던던시 회로
KR970051339A (ko) 다수상태의 불휘발성 반도체 메모리 장치
KR20000027267A (ko) 플래쉬 메모리 장치의 워드라인 디코더
KR970060238A (ko) 플래쉬 메모리 장치
KR0172746B1 (ko) 플래쉬 메모리 장치
JPS62275379A (ja) 外部信号を用いてメモリ編成を可逆変更するオンチツプ変換装置
KR970029871A (ko) 비휘발성 메모리 소자 및 그 구동방법
KR100284136B1 (ko) 플래쉬 메모리 장치
KR0152106B1 (ko) 플래쉬 메모리 소자의 소거모드 검증회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941227

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19941227

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980325

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980402

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980402

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010316

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020315

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030318

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040326

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050318

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060320

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070321

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080320

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20090327

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20090327

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110310