KR970029871A - 비휘발성 메모리 소자 및 그 구동방법 - Google Patents
비휘발성 메모리 소자 및 그 구동방법 Download PDFInfo
- Publication number
- KR970029871A KR970029871A KR1019950044895A KR19950044895A KR970029871A KR 970029871 A KR970029871 A KR 970029871A KR 1019950044895 A KR1019950044895 A KR 1019950044895A KR 19950044895 A KR19950044895 A KR 19950044895A KR 970029871 A KR970029871 A KR 970029871A
- Authority
- KR
- South Korea
- Prior art keywords
- string
- select transistor
- line
- select
- transistor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
본 발명은 비휘발성 메모리 소자 및 그 구동방법에 관한 것이다. 본 발명은 종래 기술의 비휘발성 메모리 소자가 모든 스트링이 하나의 소오스라인을 공통으로 사용하는데 비해 본 발명은 각각의 홀수칼럼 스트링 및 짝수칼럼 스트링으로 구분하여 소오스라인이 연결됨으로서 소오스라인의 노이즈를 감소시켜 동작의 정확성을 향상시킬 수 있으며, 2개의 스트링 마다 하나의 비트라인을 구성하기 때문에 공정마진이 크게 되고, 비트라인의 부하용량이 줄어 고집적화를 구현할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의해 NAND형 비휘발성 메모리 소자의 일부를 나타낸는 등가회로도이다.
Claims (19)
- 하나의 비트라인(bit line)에 연결된 2개의 스트링이 서로 반대방향으로 나란히 위치하여 구성되는 스트링 블록이 하나의 바디(BODY)에 2차원적으로 배열된 비휘발성 메모리 소자에 있어서; 상기 각각의 스트링블록은 제1 선택트랜지스터, 다수의 셀트랜지스터, 제2 선택트랜지스터, 제3 선택트랜지스터, 비트라인이 순차로 직렬연결된 제1 스트링과; 상기 제1 스트링의 비트라인을 공유하여 제4 선택트랜지스터, 다수의 셀트랜지스터, 제5 선택트랜지스터, 제6 선택트랜지스터가 순차로 직렬연결된 제2 스트링과: 상기 제1 선택트랜지스터 및 제4 선택트랜지스터의 게이트를 연결하는 제1 스트링선택라인과: 상기 제2 선택트랜지스터 및 제5 선택트랜지스터의 게이트를 연결하는 제2 스트링선택라인과; 상기 제3 선택트랜지스터 및 제6 선택트랜지스터의 게이트를 연결하는 제3 스트링선택라인과; 상기 제1 스트링 및 제2 스트링의 각 셀트랜지스터의 콘트롤 게이트를 수평단위로 연결하는 다수의 워드라인을 포함하여 구성되고, 각 스트링블록의 제1 스트링의 일단을 공통으로 접속하는 제1 공통소오스라인과, 각 스트링블록의 제2 스트링의 일단을 공통으로 접속하는 제2 공통소오스라인이 구비된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제1 항에 있어서, 상기 제1 스트링의 선택트랜지스터와 제2 스트링의 제4 선택트랜지스터는 채널증가형(enhancement mode) NMOS로 구성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제1항에 있어서, 상기 제1 스트링의 제3 선택트랜지스터는 채널증가형(enhancement mode) NMOS, 제2 선택트랜지스터는 채널공핍형(depletion mode) NMOS로 구성되고, 그와 동시에 상기 제2 스트링의 제5 선택트랜지스터는 채널증가형(enhancement mode) NMOS, 제6 선택트랜지스터는 채널공핍형(depletion mode) NMOS로 구성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제1항에 있어서, 상기 제1 스트링의 제2 선택트랜지스터는 채널증가형(enhancement mode) NMOS, 제3 선택트랜지스터는 채널공핍형(depletion mode) NMOS로 구성되고, 그와 동시에 상기 제2 스트링의 제6 선택트랜지스터는 채널증가형1(enhancement mode) NMOS, 제5 선택트랜지스터는 채널공핍형(depletion mode) NMOS로 구성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제1항에 있어서, 상기 제1 공통소오스라인 및 제2 공통소오스라인은 N형이고, 상기 바디는 P형인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제1항에 있어서, 상기 비트라인 및 제1, 2 공통소오스라인은 금속(metal)으로 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제6항에 있어서, 상기 비트라인은 폴리사이드(polycide) 등의 내열성 금속(refractory metal)으로 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제6항에 있어서, 상기 제1,2 공통소오스라인은 알루미늄(aluminum)으로 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제1항에 있어서, 상기 셀트랜지스터들은 플로팅 게이트와 콘트롤 게이트를 갖는 플래시 메모리 셀트랜지스터를 사용하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제1항에 있어서, 상기 셀트랜지스터들은 마스크 롬(MASK ROM) 셀트랜지스터를 사용하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제1 선택트랜지스터, 다수의 셀트랜지스터, 제2 선택트랜지스터, 제3 선택트랜지스터, 비트라인(bit line)이 순차적으로 직렬 연결되는 제1 스트링과; 상기 제1 스트링과 공유되는 비트라인, 제4 선택트랜지스터, 다수의 셀트랜지스터 및 제5 선택트랜지스터, 제6 선택트랜지스터가 순차적으로 직렬 연결되는 제2 스트링과: 상기 제1 선택트랜지스터 및 제4 선택트랜지스터의 게이트를 연결하는 제1 스트링선택라인과: 상기 제2 선택트랜지스터 및 제5 선택트랜지스터의 게이트를 연결하는 제2 스트링선택라인과: 상기 제3 선택트랜지스터 및 제6 선택트랜지스터의 게이트를 연결하는 제3 스트링선택라인과; 상기 제1 스트링 및 제2 스트링의 각 셀트랜지스터의 콘트롤 게이트를 수평단위로 연결하는 다수의 워드라인으로 구성되는 스트링블록이 2차원적으로 배열되고, 각 스트링블록의 제1 스트링의 일단을 연결하는 제1 공통소오스라인과 각 스트링블록의 제2 스트링의 일단을 연결하는 제2 공통소오스라인을 포함하여 이루어지는 비휘발성 메모리 소자의 구동방법에있어서: 선택된 스트링블록의 비트라인에 0V를 인가하는 동시에 비선택된 스트링블록의 비트라인에는 프로그램 방지전압을 인가한 후 제1 스트링 또는 제2 스트링을 선택하고, 바디(BODY)에는 0V를 인가하는 동시에 선택된 셀트랜지스터에 연결된 워드라인에는 셀트랜지스터의 채널에서 플로팅 게이트로 터널링이 발생하도록 프로그램 전압을 인가한고, 비선택된 워드라인에는 패스전압이 인가됨으로서 프로그램 동작을 수행하는 것을 특징으로 하는 비휘발성 메모리 소자의 구동방법.
- 제11항에 있어서, 제1 스트링을 선택하는 경우는 상기 제1 스트링선택라인 및 제2 스트링선택라인에는 0[V]를 인가하는 동시에 상기 제3 스트링선택라인에는 Vcc를 인가하고, 상기 제1 공통소오스라인과 제2 공통소오스라인에는 0[V]를 인가하거나 플로팅시키는 것을 특징으로 하는 비휘발성 메모리 소자의 구동방법.
- 제11항에 있어서, 제2 스트링을 선택하는 경우는 상기 제1 스트링선택라인에는 Vcc를 인가하는 동시에 상기 제2 스트링선택라인 및 제3 스트링선택라인에는 0[V]를 인가하고, 상기 제1 공통소오스라인과 제2 공통소오스라인에는 0[V]를 인가하거나 플로팅시키는 것을 특징으로 하는 비휘발성 메모리 소자의 구동방법.
- 제11항에 있어서, 상기 프로그램 방지전압으로 Vcc를 사용하는 것을 특징으로 하는 비휘발성 메모리 소자의 구동방법.
- 제11항에 있어서, 상기 패스전압으로 0[V]를 사용하는 것을 특징으로 하는 비휘발성 메모리 소자의 구동방법.
- 제1 선택트랜지스터, 다수의 셀트랜지스터, 제2 선택트랜지스터, 제3 선택트랜지스터, 비트라인(bit line)이 순차적으로 직렬 연결되는 제1 스트링과; 상기 제1 스트링과 공유되는 비트라인, 제4 선택트랜지스터, 다수의 셀트랜지스터 및 제5 선택트랜지스터, 제6 선택트랜지스터가 순차적으로 직렬 연결되는 제2 스트링과: 상기 제1 선택트랜지스터 및 제4 선택트랜지스터의 게이트를 연결하는 제1 스트링선택라인과: 상기 제2 선택트랜지스터 및 제5 선택트랜지스터의 게이트를 연결하는 제2 스트링선택라인과; 상기 제3 선택트랜지스터 및 제6 선택트랜지스터의 게이트를 연결하는 제3 스트링선택라인과: 상기 제1 스트링 및 제2 스트링의 각 셀트랜지스터의 콘트롤 게이트를 수평단위로 연결하는 다수의 워드라인으로 구성되는 스트링블록이 2차원적으로 배열되고, 각 스트링블록의 제1 스트링의 일단을 연결하는 제1 공통소오스라인과 각 스트링블록의 제2 스트링의 일단을 연결하는 제2 공통소오스라인을 포함하여 이루어지는 비휘발성 메모리 소자의 구동방법에 있어서: 선택된 스트링블록내의 워드라인에는 0V를 인가하는 동시에 바디(BODY)에는 셀트랜지스터의 플로팅 게이트를 채널영역으로 터널링이 발생하도록 소거전압을 인가하고, 그 외의 제어라인은 플로팅시킴으로서 소거동작을 수행하는 것을 특징으로 하는 비휘발성 메모리 소자의 구동방법.
- 제1 선택트랜지스터, 다수의 셀트랜지스터, 제2 선택트랜지스터, 제3 선택트랜지스터, 비트라인(bit line)이 순차적으로 직렬 연결되는 제1 스트링과; 상기 제1 스트링과 공유되는 비트라인, 제4 선택트랜지스터, 다수의 셀트랜지스터 및 제5 선택트랜지스터, 제6 선택트랜지스터가 순차적으로 직렬 연결되는 제2 스트링과; 상기 제1 선택트랜지스터 및 제4 선택트랜지스터의 게이트를 연결하는 제1 스트링선택라인과; 상기 제2 선택트랜지스터 및 제5 선택트랜지스터의 게이트를 연결하는 제2 스트링선택라인과; 상기 제3 선택트랜지스터 및 제6 선택트랜지스터의 게이트를 연결하는 제3 스트링선택라인과; 상기 제1 스트링 및 제2 스트링의 각 셀트랜지스터의 콘트롤 게이트를 수평단위로 연결하는 다수의 워드라인으로 구성되는 스트링블록이 2차원적으로 배열되고, 각 스트링블록의 제1 스트링의 일단을 연결하는 제1 공통소오스라인과 각 스트링블록의 제2 스트링의 일단을 연결하는 제2 공통소오스라인을 포함하여 이루어지는 비휘발성 메모리 소자의 구동방법에 있어서; 선택된 스트링블록의 비트라인에 Vcc를 인가하는 동시에 비선택된 스트링블록의 비트라인은 플로팅시킨후 제1 스트링 또는 제2 스트링을 선택하고, 바디(BODY)및 선택된 워드라인에는 0[V]를 인가하고, 비선택된 워드라인에는 소정의 읽기전압을 인가하고, 상기 제1 공통소오스라인 및 제2 공통소오스라인에는 0[V]를 인가시킴으로서 읽기 동작을 수행하는 것을 특징으로 하는 비휘발성 메모리 소자의 구동방법.
- 제17항에 있어서, 제1 스트링을 선택하는 경우는 상기 제1 스트링선택라인 및 제3 스트링선택라인에는 읽기전압(Vread)을 인가하는 동시에 상기 제2 스트링선택라인에는 0[V]를 인가하는 것을 특징으로 하는 비휘발성 메모리 소자의 구동방법.
- 제17항에 있어서, 제2 스트링을 선택하는 경우는 상기 제1 스트링선택라인 및 제2 스트링선택라인에는 읽기전압(Vread)을 인가하는 동시에 상기 제3 스트링선택라인에는 0[V]를 인가하는 것을 특징으로 하는 비휘발성 메모리 소자의 구동방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950044895A KR0170708B1 (ko) | 1995-11-29 | 1995-11-29 | 비휘발성 메모리 소자 및 구동방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950044895A KR0170708B1 (ko) | 1995-11-29 | 1995-11-29 | 비휘발성 메모리 소자 및 구동방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970029871A true KR970029871A (ko) | 1997-06-26 |
KR0170708B1 KR0170708B1 (ko) | 1999-03-30 |
Family
ID=19436532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950044895A KR0170708B1 (ko) | 1995-11-29 | 1995-11-29 | 비휘발성 메모리 소자 및 구동방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0170708B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100757127B1 (ko) * | 2005-07-27 | 2007-09-10 | 가부시끼가이샤 도시바 | 반도체 집적 회로 장치 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100449953B1 (ko) * | 2002-05-16 | 2004-09-30 | 주식회사 하이닉스반도체 | 강유전체 메모리 장치의 셀어레이 |
KR101469106B1 (ko) * | 2008-07-02 | 2014-12-05 | 삼성전자주식회사 | 3차원 반도체 장치, 그 동작 방법 및 제조 방법 |
KR101491829B1 (ko) | 2008-08-14 | 2015-02-12 | 삼성전자주식회사 | 읽기 디스터번스를 방지하는 메모리 장치 및 그 방법 |
-
1995
- 1995-11-29 KR KR1019950044895A patent/KR0170708B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100757127B1 (ko) * | 2005-07-27 | 2007-09-10 | 가부시끼가이샤 도시바 | 반도체 집적 회로 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR0170708B1 (ko) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970029859A (ko) | 비휘발성 메모리 소자 및 구동방법 | |
KR960003398B1 (ko) | 소거모드시에 워드선에 부전압을 인가하는 행디코더회로를 갖춘 불휘발성 반도체기억장치 | |
KR100331563B1 (ko) | 낸드형 플래쉬 메모리소자 및 그 구동방법 | |
US5740107A (en) | Nonvolatile integrated circuit memories having separate read/write paths | |
US6587381B2 (en) | Programming method for non-volatile semiconductor memory device | |
JP3659205B2 (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
KR940022569A (ko) | 불휘발성 반도체 기억 장치 | |
KR900011009A (ko) | 낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 | |
KR940018874A (ko) | 불휘발성 반도체 기억장치 | |
KR960019315A (ko) | 불휘발성 반도체 메모리장치 | |
US20030002343A1 (en) | Programming method for non-volatile semiconductor memory device | |
KR100399351B1 (ko) | 공유된 선택 라인 구조를 갖는 낸드형 플래시 메모리 장치 | |
KR970029865A (ko) | Nand구조 셀을 갖는 플레시 eeprom | |
KR950015395A (ko) | 불휘발성 반도체 메모리장치 | |
KR960005896B1 (ko) | 반도체메모리 | |
JP2002367387A (ja) | 不揮発性半導体記憶装置 | |
JP6027665B1 (ja) | 不揮発性半導体記憶装置 | |
JP2003036686A (ja) | 不揮発性半導体記憶装置 | |
KR920015379A (ko) | Eeprom 및 eeprom 독출 방법 | |
KR930005031A (ko) | 낸드형 플래쉬 메모리의 과도 소거 방지 장치 및 방법 | |
KR940022554A (ko) | 반도체 불휘발성 기억 장치 및 디코더 회로 | |
US6775186B1 (en) | Low voltage sensing circuit for non-volatile memory device | |
KR970029871A (ko) | 비휘발성 메모리 소자 및 그 구동방법 | |
US7046551B2 (en) | Nonvolatile memories with asymmetric transistors, nonvolatile memories with high voltage lines extending in the column direction, and nonvolatile memories with decoding circuits sharing a common area | |
JP2003036682A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050909 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |