KR0150051B1 - 플래쉬 메모리 장치용 리던던시 회로 - Google Patents

플래쉬 메모리 장치용 리던던시 회로

Info

Publication number
KR0150051B1
KR0150051B1 KR1019940037292A KR19940037292A KR0150051B1 KR 0150051 B1 KR0150051 B1 KR 0150051B1 KR 1019940037292 A KR1019940037292 A KR 1019940037292A KR 19940037292 A KR19940037292 A KR 19940037292A KR 0150051 B1 KR0150051 B1 KR 0150051B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
flash memory
memory cell
series
Prior art date
Application number
KR1019940037292A
Other languages
English (en)
Other versions
KR960024993A (ko
Inventor
심현수
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940037292A priority Critical patent/KR0150051B1/ko
Publication of KR960024993A publication Critical patent/KR960024993A/ko
Application granted granted Critical
Publication of KR0150051B1 publication Critical patent/KR0150051B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 장치용 리던던시 회로에 관한 것으로서, 플래쉬 메모리 장치의 리페어 동작시 결함 셀을 지정하는 해당어드레스를 직렬로 접속된 다수의 메모리셀을 사용해 프로그램 모드에 의해 프로그램한 후 직렬 방식에 의한 읽기 모드를 수행 함으로써 데이터 유지문제를 해결할 수 있고, 제품의 신뢰성을 향상시킬 수 있는 플래쉬 메모리 장치용 리던던시 회로에 관한 것이다.

Description

플래쉬 메모리 장치용 리던던시 회로
첨부된 도면은 본 발명에 따른 플래쉬 메모리 장치용 리던던시 회로도.
* 도면의 주요부분에 대한 부호의 설명*
1 : 전압 스위치 회로 2 : 크로스 커플 회로
3 : 프로그램시 드레인 전압원
본 발명은 플래쉬 메모리 장치용 리던던시 회로에 관한 것으로, 특히 플래쉬 메모리 장치의 리페어 동작시 결함 셀을 지정하는 해당어드레스를 직렬로 접속된 다수의 메모리 셀을 사용해 프로그램 모드에 의해 프로그램한 후 직렬 방식에 의한 읽기 모드를 수행하도록 한 플래쉬 메모리 장치용 리던던시 회로에 관한 것이다.
일반적으로 플래쉬 메모리 장치용 리던던시 회로에서는 결함 셀을 지정하는 해당어드레스를 보통 하나의 메모리셀에 의존하여 프로그램 모드하에서 프로그램 하였다. 이는 칩의 집적도와 공정능력에 따른 결과였으며, 프로그램 모드시의 편리함에 근거하였다. 그러나 예를 들어 하나의 섹터내에서 2개 이상의 결함 셀이 발생되거나, 리페어 할 메모리셀에서 결함이 발생되는 경우가 있어, 데이터 유지가 곤란하고 결함 메모리셀의 발생시 프로그램에 지장을 초래하는 단점이 있다.
따라서 본 발명은 플래쉬 메모리 장치의 리페어 동작시 결함 셀을 지정하는 해당어드레스를 직렬로 접속된 다수의 메모리 셀을 사용해 프로그램 모드에 의해 프로그램한 후 직렬 방식에 의한 읽기 모드를 수행함으로써, 상술한 단점을 해결할 수 있는 플래쉬 메모리 장치용 리던던시 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 리페어 신호에 따라 전원전압이 공급되며 교호로 동작되는 크로스 커플회로와, 상기 크로스 커플 회로의 제1 전류경로상에 적어도 2개 이상으로 직렬로 접속되고, 프로그램모드시 게이트 전압 및 읽기 동작시 게이트 전압을 선택적으로 출력하는 전압 스위치 회로의 출력전압과 프로그램시 드레인 전압원, 리페어 신호 및 어드레스 신호에 따라 동작되는 제1 메모리셀군과, 상기 크로스 커플 회로의 제2 전류경로상에 적어도 2개 이상으로 직렬로 접속되고, 프로그램모드시 게이트 전압 및 읽기 동작시 게이트 전압을 선택적으로 출력하는 전압 스위치 회로의 출력전압과 프로그램시 드레인전압원, 리페어 신호 및 어드레스 신호에 따라 동작되는 제2 메모리셀군으로 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
첨부된 도면은 본 발명에 따른 플래쉬 메모리 장치용 리던던시 회로도로서 동작을 설명하면 다음과 같다.
직렬로 접속된 제1 및 제2 메모리셀군(M1 내지 M4)중 제2 메모리셀군(M2 및 M4)을 프로그램모드에 의해 프로그램할 경우, 리페어 신호(R)에 의해 PMOS트랜지스터(P5)는 턴오프되고 NMOS트랜지스터(N1 및 N2)가 턴온되어 노드(K1 및 K2)는 저전위(Vss)가 된다. 이때 프로그램시 게이트 전압(VPG) 및 읽기 동작시 게이트 전압(VPG)을 선택적으로 출력하도록 하는 전압스위치회로(1)에서 프로그램시 게이트 전압(VPG)이 노드(K5 및 K6)로 공급된다. 이때 어드레스 신호(A)가 고전위(Vcc)이고 반전된 어드레스 신호(A)가 저전위(Vss)라고 가정하면 낸드 게이트(ND1)의출력인 노드(K7)는 고전위가 되어 PMOS트랜지스터(P3)를 턴오프시키고, 낸드게이트(ND2)의 출력인 노드(K8)는 저전위가 되어 PMOS트랜지스터(P4)가 턴온된다. 그러므로 프로그램시 드레인 전압원(3)의 프로그램시 드레인 전압(VPD)이 노드(K4)로 공급된다. 결국 상기 크로스 커플 회로(2)의 제2 전류 경로상에 적어도 2개 이상의 메모리셀이 직렬로 접속된 제2 메모리셀군(M2 및 M4)의 게이트 단자에는 프로그램시 게이트전압(VPG)이 공급되고, 드레인 단자에는 프로그램시 드레인 전압(VPD)이 공급되며, 소오스단자에는 저전위(Vss)가 공급되어 제2 메모리셀군(M2 및 M4)이 프로그램된다.
상대적으로, 상기 크로스 커플 회로(2)의 제1 전류경로상에 적어도 2개 이상의 메모리셀이 직렬로 접속된 제1 메모리셀군(M1 및 M3)은 PMOS트랜지스터(P3)가 턴오프되어 노드(K3)가 플로팅(Floating)상태로 되어 프로그램 모드환경에 놓여 있지 않아 프로그램되지 않는다.
한편 읽기 동작(read)을 살펴보면, 리페어 신호(R)에 의해 NMOS 트랜지스터 (N1 및 N2)가 턴오프되고, PMOS 트랜지스터(P5)는 턴온된다. 이때 제 1 메모리셀군(M1 및 M3)을 통해 저전위(Vss)가 노드(K1)로 공급되어 크로스 커플 회로(2)의 PMOS 트랜지스터(P2)가 턴온되어 PMOS 트랜지스터(P5)를 경유한 고전위 (Vcc)가 노드(K2)로 공급된다. 따라서 제 2 메모리셀군(M2 및 M4)중 어느 한 메모리셀이 데이터를 유지하는데 문제가 있다고 해도 노드(K2)는 고전위(Vcc)상태를 그대로 유지하므로 프로그램시 제 2 메모리셀군(M2 및 M4)중 하나의 메모리셀이 프로그램될 수 없는 결점을 가졌다해도 나머지 셀에 의한 프로그램이 가능하다. 상술한 바와 같이 본 발명에서는 상기 제 1 메모리셀군(M1 및 M3)과 제 2 메모리셀군 (M2 및 M4)을 설명의 편의를 위해 각각 2개로 구성하였으나, 필요에 따라 각각 n개의 메모리셀을 직렬로 구성할 수 있다.
상술한 바와 같이 본 발명에 의하면 플래쉬 메모리 장치의 리페어 동작시 결함 셀을 지정하는 해당어드레스를 직렬로 접속된 다수의 메모리 셀을 사용해 프로그램 모드에 의해 프로그램한 후 직렬 방식에 의한 읽기 모드를 수행함으로써, 데이터 유지문제를 해결할 수 있으며, 결함 메모리셀이 발생되더라도 다른 메모리셀에 의한 프로그램을 시행하므로서 제품의 신뢰성 향상에 큰 효과가 있다.

Claims (2)

  1. 플래쉬 메모리 장치용 리던던시 회로에 있어서, 리페어 신호에 따라 전원전압이 공급되며 교호로 동작되는 크로스 커플 회로와, 상기 크로스 커플 회로의 제1 전류경로상에 적어도 2개 이상으로 직렬로 접속되고, 프로그램모드시 게이트 전압 및 읽기 동작시 게이트 전압을 선택적으로 출력하는 전압 스위치 회로의 출력전압과 프로그램시 드레인 전압원, 리페어 신호 및 어드레스 신호에 따라 동작되는 제1 메모리 셀군과, 상기 크로스 커플 회로의 제2 전류경로상에 적어도 2개 이상으로 직렬로 접속되고, 프로그램모드시 게이트 전압 및 읽기 동작시 게이트 전압을 선택적으로 출력하는 전압 스위치 회로의 출력전압과 프로그램시 드레인 전압원, 리페어 신호 및 어드레스 신호에 따라 동작되는 제2 메모리셀군으로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치용 리던던시 회로.
  2. 제1항에 있어서, 상기 제1 및 제2 메모리셀 군 각각은 다수의 메모리셀이 직렬로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치용 리던던시 회로.
KR1019940037292A 1994-12-27 1994-12-27 플래쉬 메모리 장치용 리던던시 회로 KR0150051B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940037292A KR0150051B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치용 리던던시 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037292A KR0150051B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치용 리던던시 회로

Publications (2)

Publication Number Publication Date
KR960024993A KR960024993A (ko) 1996-07-20
KR0150051B1 true KR0150051B1 (ko) 1998-10-15

Family

ID=19403853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037292A KR0150051B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치용 리던던시 회로

Country Status (1)

Country Link
KR (1) KR0150051B1 (ko)

Also Published As

Publication number Publication date
KR960024993A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
EP0591870B1 (en) Improved fuse-programmable control circuit
KR950030164A (ko) 반도체 메모리장치의 결함구제방법 및 그 회로
KR940024595A (ko) 용장에 의한 기억장치의 복구를 위한 개량된 방법 및 장치
KR970010645B1 (ko) 집적반도체 기억장치의 용장성 디코더
US6285603B1 (en) Repair circuit of semiconductor memory device
KR970011719B1 (ko) 리던던시 기능을 가지는 반도체 메모리 장치
KR0173946B1 (ko) 동기형 반도체 메모리 장치의 컬럼 리던던시 회로
KR100266665B1 (ko) 반도체 메모리의 퓨즈 리페어회로
JPH08213896A (ja) 冗長デコード構成体及び欠陥要素置換方法
KR0150051B1 (ko) 플래쉬 메모리 장치용 리던던시 회로
KR0139889B1 (ko) 플래쉬 메모리 장치
KR0146631B1 (ko) 플래쉬 메모리 장치용 리던던시 회로
KR100506191B1 (ko) 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로
US6333876B1 (en) Semiconductor memory device
KR100196515B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR100191775B1 (ko) 반도체 메모리 장치의 리페어 정보 저장 및 검출 회로
KR970005650B1 (ko) 어드레스의 래치 및 매칭 겸용 회로
KR100761399B1 (ko) 리던던시 회로
KR0149526B1 (ko) 플레쉬 메모리 소자용 리던던시 회로
KR970006013B1 (ko) 페이지 프로그램 모드의 알고리즘 인터페이스 회로
KR0138625B1 (ko) 플래쉬 메모리 소자용 리던던시 제어 회로
US6862231B2 (en) Repair circuit
KR19980073278A (ko) 리던던시 회로
KR0177406B1 (ko) 스페어 디코더 회로
KR100255146B1 (ko) 리페어 퓨즈 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee