KR940002272B1 - 리던던시 기능을 가지는 반도체 메모리 장치 - Google Patents

리던던시 기능을 가지는 반도체 메모리 장치 Download PDF

Info

Publication number
KR940002272B1
KR940002272B1 KR1019910008454A KR910008454A KR940002272B1 KR 940002272 B1 KR940002272 B1 KR 940002272B1 KR 1019910008454 A KR1019910008454 A KR 1019910008454A KR 910008454 A KR910008454 A KR 910008454A KR 940002272 B1 KR940002272 B1 KR 940002272B1
Authority
KR
South Korea
Prior art keywords
path
memory device
semiconductor memory
detection signal
redundant
Prior art date
Application number
KR1019910008454A
Other languages
English (en)
Other versions
KR920022148A (ko
Inventor
장현순
이규찬
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910008454A priority Critical patent/KR940002272B1/ko
Priority to FR9108672A priority patent/FR2676844A1/fr
Priority to TW080105352A priority patent/TW217455B/zh
Priority to DE4124572A priority patent/DE4124572A1/de
Priority to GB9116165A priority patent/GB2256070A/en
Priority to ITMI912229A priority patent/IT1251003B/it
Priority to JP3205070A priority patent/JPH04346000A/ja
Publication of KR920022148A publication Critical patent/KR920022148A/ko
Application granted granted Critical
Publication of KR940002272B1 publication Critical patent/KR940002272B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/842—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by introducing a delay in a signal path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

리던던시 기능을 가지는 반도체 메모리 장치
제1도는 종래의 리던던시 기능을 가지는 메모리 장치의 일부구성도.
제2도는 본 발명에 따른 구성도.
제3도는 제2도의 핵심부분의 게이트회로도.
본 발명은 리던던시 기능을 가지는 반도체 메모리 장치에 관한 것으로서, 특히 칩의 리페어여부를 판단하여 동작모드를 결정하는 장치에 관한 것이다.
일반적으로, 반도체 메모리 장치에서는 노멀셀어레이외에 스패어셀어레이를 가지고 있다. 상기 스패어셀어레이에 있는 스패어셀은 상기 노멀셀어레이에 있는 셀에 결함이 발생하였을 때, 그 노멀셀 대신에 교체된다. 이러한 기능을 수행히기 위해서는, 결함 어드레스를 인지할 수 있는 휴즈회로등의 감지수단과, 상기 감지된 결함 어드레스로부터 스패어셀어레이의 리던던트워드라인을 선택하기 위한 리던던트디코더등이 기본적으로 필요하다. 또한 메모리장치는 러던던시기능을 내장하고 있기 때문에, 노멀동작모드를 수행해야 할지 아니면 리던던트동작모드를 수행할지를 내부적으로 결정해야 한다.
상기와 같은 선택의 매체가 되는 것은 로우어드레스이다. 공지된 바와 같이, 메모리에서 로우어드레스는 어레이내의 워드라인을 디코딩하고 워드라인의 전위를 끌어올리는 부우스트(boost)클럭의 홀딩시간을 결정하는데 사용된다. 메모리에서 불량셀의 리페어(리던던시동작)가 필요하면 휴즈(fuse)를 끊음으로 인하여 리던던트동작모드가 해당하는 로우어드레스의 디코딩에 의하여 결정된다. 휴즈를 끊는 방법에는 전기적으로하는 방법과 레이저빔을 이용하는 방법이 있다.
제1도는 종래의 메모리장치에 있어서 외부의 어드레스 입력으로부터 리던던트로우디코딩 또는 노멀로우디코딩이 수행되는 과정을 보여주는 블럭다이어그램이다. 도시된 바와 같이, 외부에서 입력되는 어드레스 XA는 로우어드레스버퍼(10)를 통하여 로우어드레스 RA로 변환된다. 이 로우어드레스 RA는, 제1 및 제2지연회로(20), (30)을 통과한 후 부우스트클럭저너레이터(40)와 리던던트인에이블회로(60)로 입력되는 한편, 로우휴즈회로(50)에 입력되어 결함이 발생된 셀에 해당하는 로우어드레스가 있는 경우 그 상태가 감지되고 이를 알리는 휴즈신호 F0가 리던던던트인에이블회로(60)로 입력된다. 여기서 알 수 있는 것은 동일한 로우어드레스 RA가 제1 및 제2지연회로(20), (30)를 통한 경로와 로우휴즈회로(50)를 통한 경로로 분지되어 억세스되는 것이다. 그 이유는 상기 로우휴즈회로(50)에서 결합셀에 해당하는 로우어드레스를 감지하는 시간동안 상기 로우어드레스를 제1 및 제2지연회로(20), (30)를 통하여 지연시키는 것을 목적으로 하기 때문이다. 그래서 상기 로우휴즈회로(50)에 의한 감지결과, 결함셀에 해당하는 로우어드레스가 존재하면, 상기 리던던던트인에이블회로(60)는 리던던트인에이블신호 RRE를 출력하여 결함셀의 리페어동작(리던던트동작모드)이 수행되도록 한다. 상기 활성화된 리던던트 인에이블신호 RRE는 부우스트클럭저너레이터(40)에서 출력되는 부우스트클럭 BST를 디코딩하는 부우스트클럭디코더(70)를 디스에이블시켜 노멀로우디코더(100)가 동작하지 않도록 한다. 따라서, 리던던트로우디코더(40)가 상기 활성화된 리던던트인에이블 신호 RRE와 부우스트클럭 BST를 입력하여 노멀셀어레이에 있는 해당 리던던트워드라인을 선택한다. 다른 한편으로, 상기 로우휴즈회로(50)에 의한 감지결과, 리페어를 할 필요가 없으면(즉 결함을 가진 셀이 없기 때문에 결함셀에 해당하는 로우어드레스가 감지되지 않으면), 상기 리던던트로우디코더(90)는 동작하지 않을 것이다. 이 경우에도, 리던던트동작모드로 해야 할지 아니면 노멀동작모드로 해야 할지를 감지하기 위한 수단들, 즉 제1 및 제2지연회로(20), (30)와 로우휴즈회로(50)는 동작이 된다.
결국, 리던던트동작모드로 수행되든 노멀동작모드로 수행되든 상관없이, 워드라인을 선택하는 로우어드레스는 상기 제1 및 제2지연회로(20), (30)을 통하여 지연된다. 이는 메모리에서 리페어가 필요없는 상태에서도 불필요하게 어드레스억세스 시간을 지연시키기 때문에, 상기 종래의 장치에서는 노멀동작모드에서의 억세스타임을 길게하여 메모리의 전체동작스피드를 저하시키는 문제점이 있다.
따라서, 본 발명의 목적은 리던던시기능을 가지는 반도체 메모리장치에 있어서 동작모드를 판단하는 과정에서 불필요한 지연시간을 제거할 수 있는 장치를 제공함에 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명은 결함이 있는 불량셀을 스페어셀로 대체할 수 있으며, 리던던트인에이블회로와 부우스트저너레이터를 구비하는 반도체 메모리장치에 있어서, 씨모오스레벨로 정형된 로우어드레스가 통과하는 제1경로와, 상기 씨모오스레벨로 정형된 로우어드레스가 통과하며 소정의 지연수단을 가지는 제2경로와, 상기 제1 및 제2경로와 연결되고 휴즈의 개폐에 의해 발생되는 모드감지신호에 따라 상기 제1 또는 제2경로를 선택하는 경로선택수단을 구비함을 특징으로 하는 반도체 메모리장치를 특징으로 한다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다. 제2도는 본 발명에 따른 장치를 내장하는 메모리에서의 리던던트로우디코딩 및 노멀로우디코딩과정을 보여준다. 상기 제2도의 블럭다이어그램에서 점선으로 표시된 부분(200)을 제외한 나머지 구성요소들은 상술한 제1도에 도시된 것들과 동일하게 구성되어 있기 때문에, 제1도의 것과 동일한 부호를 각각 사용하였음을 알아두기 바란다.
상기 부분(100)은 본 발명의 핵심이 되는 부분으로서, 제2지연회로(130)와 모드감지회로(110) 및 경로선택회로(120)를 포함하고 있다. 상기 제2지연회로(130)는 제1지연회로(20)의 출력을 제2경로(202)를 통하여 입력한다. 상기 경로선택회로(120)는 제1경로(201)를 통하여 전송되는 상기 제1지연회로(20) 출력과 상기 제2경로(202)를 통하여 전송되는 상기 제2지연회로(130)의 출력을 입력한다. 여기서 제1경로(201)는 제1지연회로(20)의 출력단으로부터 상기 제2지연회로(130)를 거치지 않고 상기 경로선택회로(120)의 입력단으로 이르는 전송선로를 말하며, 제2경로(202)는 상기 제1지연회로(20)의 출력단으로부터 상기 제2지연회로(130)를 거쳐 상기 경로선택회로(120)의 입력단에 이르는 전송선로를 지칭한다. 상기 경로선택회로(120)는 모드감지회로(110)로부터 출력되는 모드감지신호 MD의 상태에 따라 상기 제1 및 제2경로(201), (202)중 어느 하나를 선택하여 부우스트클럭저너레이터(40) 및 리던던트인에이블회로(60)으로 연결시킨다. 상기 모드감지회로(110)는 로우어드레스스트로브신호(RAS)의 액티브에 따라 발생하는 클럭 øR에 의하여 제어된다.
제3도는 상기 제2도의 부분(200)의 내부구성을 보여주는 게이트들의 회로이다. 모드감지회로(110)는 상기 클럭 øR을 지연시키고 그것의 펄스폭을 조정하기 위하여 세개의 직렬 연결된 인버터(111, 112, 113)와 낸드게이트(114)를 갖고 있다. 클럭 øR은 로우어드레스스트로우브신호 RAS가 액티브됨을 감지하여 인에이블("하이"상태)되는 신호이며, 상기 인버터들과 낸드게이트에 의하여 한 펄스 지연된 후에 상기 낸드게이트(114)의 출력단에서 "하이"상태로 나타난다. 상기 낸드게이트(114)의 출력펄스는 인버터(115)를 통하여 트랜스미션 게이트(117)의 한쪽 제어전극에 인가된다. 상기 트랜스미션게이트(117)는 두개의 엔채널 모오스트랜지스터들로 되어 있다.
한편, 전원전압단 Vcc에 연결된 휴즈(116)는 레이저빔으로 끊을 수 있는 것임을 알아두기 바란다. 상기 트랜스미션게이트(117)는 øR에 의해 발생된 펄스동안 상기 휴즈(116)와 접지전압단 Vss사이에 채널통로가 연결되어 있고, 다른족 전극과 상기 휴즈(l16) 사이에는 인버터(118)가 연결되어 있다. 상기 인버터(118)의 출력을 반전시키는 인버터(119)의 출력 MD는 현재의 상태가 리페어가 된 리던던트모드인지, 노멀모드인지를 경로선택회로(120)에 알리는 신호가 된다.
경로선택회로(120)는 상기 모드감지신호 MD에 의하여 제어되는 두개의 제1 및 제2씨모오스트랜스미션게이트(121), (123)를 가지고 있다. 상기 제1트랜스미션게이트(121)의 n형게이트와 상기 제2트랜스미션게이트(123)의 p형게이트에 상기 모드감지신호 MD가 인가되고, 이들의 다른쪽 게이트에는 인버터(122)를 통하여 상기 모드감지신호 MD의 반전된 신호가 인가된다. 상기 제1트랜스미션 게이트(121)의 채널통로는 상기 제1경로(201)과 제2도의 부우스트클럭저너레이터(40)의 입력단사이에 연결되고, 상기 제2트랜스미션게이트(123)의 채널통로는 상기 제2경로(202)와 상기 부우스트클럭저너레이터(40)의 입력단사이에 연결되어 있다. 그리하여, 상기 모드감지신호 MD의 논리상태에 따라, 경로선택회로(120)에서는 상기 제1경로(201) 또는 제2경로(202)를 선택할 수 있다.
한편, 도시된 바와 같이, 제1지연회로(20)는 버퍼링된 로우어드레스 RA0, RA0를 입력으로 하는 노아게이트로 되어 있으며, 제2지연회로(30)는 상기 노아게이트(20)의 출력을 소정시간동안 지연시키는 인버터들(31, 32, 33, 34)로 구성되어 있다. 상기 제2지연회로(30)의 인버터갯수는 필요에 따라 달리할 수도 있다.
그러면, 상기 제3도를 참조하여 본 발명에 따른 모드선택동작에 관하여 설명한다. 먼저, 메모리장치에서 리페어가 필요할시에는 휴즈(116)가 레이저빔에 의하여 끊어진다. 휴즈가 끊어지게 되면, 클럭 øR에 의하여 엔채널트랜스미션게이트(117)의 한쪽전극에 "하이"상태의 신호가 인가되고 있기 때문에, 상기 휴즈(116)에 접속된 노드(102)는 전원전압과 차단됨에 의하여 "로우"상태로 떨어지고 트랜스미션게이트(117)의 다른쪽 전극에도 인버터(118)를 통하여 "하이"상태의 신호가 인가된다. 결과적으로 모드감지신호는 MD는 "로우"상태가 됨으로써, 리던던트동작모드임을 나타낸다.
상기 모드감지신호 MD가 "로우"상태이므로, 경로선택회로(120)의 제2트랜스미션게이트(123)만이 개방되고 제1트랜스미션게이트(121)는 차단된다. 따라서, 제2도의 로우어드레스버퍼(10)로부터 출력된 로우어드레스 RA0, RA0는 제1지연회로(20)-제2지연회로(30)-제2트랜스미션게이트(123)를 통하여 부우스트클럭저너레이터(40) 및 리던던트인에이블회로(80)로 공급되고, 이로써 메모리의 리페어 상태 즉 리던던트동작모드가 수행된다.
반대로, 리페어가 필요없는 상태, 즉 결함을 가진 노멀셀이 존재하지 않으면, 상기 휴즈(116)는 끊어지지 않으며, 이 경우에는 상기 노드(102)의 전위는 "하이"상태를 유지한다. 따라서, 모드감지신호 MD가 "하이"상태이고, 이는 상기 경로선택회로(120)가 제1트랜스미션게이트(121)의 개방에 의하여 제1지연회로(20)-제1트랜스미션게이트(121)로 통하는 제1경로(201)가 선택된다. 노멀동작모드에서는 전술한 리던던트동작모드에서처럼 로우어드레스의 억세스시간을 지연시킬 필요가 없기 때문에, 제2지연회로(30)가 사용되지 않도록 하는 것이다.
본 발명에 의하면, 노멀동작시에 RAS 억세스타임(Trac ; RAS가 액티브되고 Dout이 나올때까지의 시간)이 종래보다 2ns정도 빨라질 수 있다.
상술한 바와 같이, 본 발명은 리던던트 또는 노멀동작모드의 선택을 로우어드레스가 디코딩되기 전에 행하여 노멀동작일 경우 어드레스억세스를 불필요하게 지연시키지 않도록 함으로써, 노멀동작시에 로우어드레스의 억세스타임을 단축시키는 효과가 있다.

Claims (10)

  1. 결함이 있는 노멀셀을 스패어셀로 대체할 수 있는 반도체 메모리장치에 있어서, 씨모오스 레벨로 정형된 어드레스 신호가 통과하는 제1경로(201)와, 상기 어드레스 신호가 통과하며 소정의 지연수단(130)을 가지는 제2경로(202)와, 상기 제1 및 제2경로(201), (202)와 연결되고 휴즈(116)의 개폐에 의해 리던던트모드 상태를 감지하는 모드감지신호(MD)에 따라 상기 제1 또는 제2경로를 선택하는 경로선택수단(120)을 구비함을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 경로선택수단이 상기 제1경로와 상기 리던던트인에이블회로 또는 부우스트저너레이터사이에 채널통로가 연결되고 상기 모드감지신호에 제어게이트가 접속된 제1트랜스미션게이트와,상기 제2경로와 상기 리던던트인에이블회로 또는 부우스저너레이터사이에 채널통로가 연결되고 상기 모드감지신호에 제어게이트가 접속된 제2트랜스미션게이트로 구성됨을 특징으로 하는 반도체 메모리장치.
  3. 제1항에 있어서, 상기 제1경로는 상기 휴즈가 연결되어 있는 경우에 선택되고, 상기 제2경로는 상기 휴즈가 끊어진 경우에 선택됨을 특징으로 하는 반도체 메모리장치.
  4. 제3항에 있어서, 상기 휴즈가 연결되어 있는 경우에는 상기 모드감지신호가 제1위상을 가지고, 상기 휴즈가 끊어진 경우에는 상기 모드감지신호가 상기 제1위상과는 반대인 제2위상을 가짐을 특징으로 하는 반도체 메모리장치.
  5. 리던던시기능을 가지는 반도체 메모리장치에 있어서, 휴즈의 개폐에 따라 서로 다른 상태의 위상을 가지는 모드감지신호를 발생하는 모드감지수단과, 씨모오스레벨로 정형된 로우어드레스가 전송된 제1경로와, 상기 로우어드레스를 전송하며 소정의 지연수단을 가지는 제2경로와, 상기 제1 및 제2경로에 입력단이 연결되고 상기 모드감지신호의 위상에 따라 상기 제1경로 또는 제2경로를 출력단에 연결하는 경로선택수단과, 상기 경로선택수단의 출력을 받아서 상기 로우어드레스에 의하여 선택된 워드라인의 전위를 소정레벨로 끌어올리는 부우스트회로와, 상기 경로선택수단의 출력을 받아서 리던던트디코딩동작을 활성화시키거나 비활성화시키는 리던던트인에이블회로를 구비함을 특징으로 하는 반도체 메모리장치.
  6. 제5항에 있어서, 상기 모드감지신호가 제1위상인 경우에 상기 제1경로가 선택됨을 특징으로 하는 반도체 메모리장치.
  7. 제6항에 있어서, 상기 제1경로가 선택된 경우에 상기 리던던트인에이블회로는 상기 리던던트디코딩 동작을 비활성화시키는 신호를 발생함을 특징으로 하는 반도체 메모리장치.
  8. 제5항에 있어서, 상기 모드감지신호가 상기 제1위상과는 반대의 위상인 제2위상인 경우에 상기 제2경로가 선택됨을 특징으로 하는 반도체 메모리장치.
  9. 제8항에 있어서, 상기 제2경로가 선택된 경우에 상기 리던던트인에이블신호는 상기 리던던트디코딩 동작을 활성화시키는 신호를 발생함을 특징으로 하는 반도체 메모리장치.
  10. 제5항에 있어서, 상기 경로선택수단이 상기 제1경로와 상기 출력단사이에 채널통로가 연결되고 상기 모드감지신호에 제어게이트가 접속된 씨모오스형의 제1트랜스미션게이트와, 상기 제2경로와 상기 출력단사이에 채널통로가 연결되고 상기 모드감지신호에 제어게이트가 접속된 씨모오스형의 제2트랜스미션게이트로 구성됨을 특징으로 하는 반도체 메모리장치.
KR1019910008454A 1991-05-24 1991-05-24 리던던시 기능을 가지는 반도체 메모리 장치 KR940002272B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019910008454A KR940002272B1 (ko) 1991-05-24 1991-05-24 리던던시 기능을 가지는 반도체 메모리 장치
FR9108672A FR2676844A1 (fr) 1991-05-24 1991-07-10 Dispositif de memoire a semiconducteurs avec redondance.
TW080105352A TW217455B (ko) 1991-05-24 1991-07-10
DE4124572A DE4124572A1 (de) 1991-05-24 1991-07-24 Halbleiterspeichervorrichtung mit redundanz
GB9116165A GB2256070A (en) 1991-05-24 1991-07-26 Semiconductor memory device with redundancy
ITMI912229A IT1251003B (it) 1991-05-24 1991-08-08 Dispositivo di memoria a semiconduttore con ridondanza
JP3205070A JPH04346000A (ja) 1991-05-24 1991-08-15 半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910008454A KR940002272B1 (ko) 1991-05-24 1991-05-24 리던던시 기능을 가지는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR920022148A KR920022148A (ko) 1992-12-19
KR940002272B1 true KR940002272B1 (ko) 1994-03-19

Family

ID=19314872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008454A KR940002272B1 (ko) 1991-05-24 1991-05-24 리던던시 기능을 가지는 반도체 메모리 장치

Country Status (7)

Country Link
JP (1) JPH04346000A (ko)
KR (1) KR940002272B1 (ko)
DE (1) DE4124572A1 (ko)
FR (1) FR2676844A1 (ko)
GB (1) GB2256070A (ko)
IT (1) IT1251003B (ko)
TW (1) TW217455B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960013858B1 (ko) * 1994-02-03 1996-10-10 현대전자산업 주식회사 데이타 출력버퍼 제어회로
KR0172844B1 (ko) * 1995-12-11 1999-03-30 문정환 반도체 메모리 소자의 리페어 회로
GB9609834D0 (en) * 1996-05-10 1996-07-17 Memory Corp Plc Semiconductor device
KR100400307B1 (ko) 2001-05-09 2003-10-01 주식회사 하이닉스반도체 로오 리페어회로를 가진 반도체 메모리 장치
KR100414738B1 (ko) * 2001-12-21 2004-01-13 주식회사 하이닉스반도체 퓨즈를 이용한 비트라인 센싱 제어 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546455A (en) * 1981-12-17 1985-10-08 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device
JPS59117792A (ja) * 1982-12-24 1984-07-07 Hitachi Ltd 冗長回路を備えた半導体記憶装置
JPS59203299A (ja) * 1983-05-06 1984-11-17 Nec Corp 冗長ビット付メモリ
JPS62222500A (ja) * 1986-03-20 1987-09-30 Fujitsu Ltd 半導体記憶装置
JPS63244494A (ja) * 1987-03-31 1988-10-11 Toshiba Corp 半導体記憶装置
JP2776835B2 (ja) * 1988-07-08 1998-07-16 株式会社日立製作所 欠陥救済用の冗長回路を有する半導体メモリ

Also Published As

Publication number Publication date
FR2676844A1 (fr) 1992-11-27
GB9116165D0 (en) 1991-09-11
IT1251003B (it) 1995-04-28
KR920022148A (ko) 1992-12-19
ITMI912229A0 (it) 1991-08-08
DE4124572C2 (ko) 1993-07-01
JPH04346000A (ja) 1992-12-01
GB2256070A (en) 1992-11-25
TW217455B (ko) 1993-12-11
DE4124572A1 (de) 1992-11-26
ITMI912229A1 (it) 1993-02-08

Similar Documents

Publication Publication Date Title
KR0140178B1 (ko) 반도체 메모리장치의 결함 셀 구제회로 및 방법
US5748543A (en) Self repairing integrated circuit memory devices and methods
JP2000021191A (ja) ヒューズ回路及び冗長デコーダ回路
JPH07201200A (ja) 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法
KR940009079B1 (ko) 노이즈로 인한 오동작을 방지하기 위한 반도체장치
US5907514A (en) Circuit and method for controlling a redundant memory cell in an integrated memory circuit
US6741512B2 (en) Integrated circuit memory devices having efficient multi-row address test capability and methods of operating same
KR940002272B1 (ko) 리던던시 기능을 가지는 반도체 메모리 장치
US6535447B2 (en) Semiconductor memory device and voltage level control method thereof
KR100266665B1 (ko) 반도체 메모리의 퓨즈 리페어회로
KR19990003769A (ko) 반도체 소자의 리던던트 장치
US8041531B2 (en) Burn-in test apparatus
KR100219492B1 (ko) 메모리셀의 부분블락 구제수단 및 이를 이용한 부분블락 구제방법
KR960003404B1 (ko) 리던던시 장치를 가지는 반도체 메모리 장치
KR100253319B1 (ko) 메모리 소자의 로우 액세스 제어 회로
KR0172431B1 (ko) 저전력 소비용 반도체 메모리장치
KR100338812B1 (ko) 반도체 메모리 장치
KR100246347B1 (ko) 반도체 메모리의 리던던시 회로
KR100340113B1 (ko) 반도체메모리장치
JP4607360B2 (ja) 半導体記憶装置
KR940008212B1 (ko) 리던던트 셀의 테스트 수단이 내장된 반도체 메모리 장치
KR100266672B1 (ko) 디램의 리페어 회로
KR100735672B1 (ko) 리던던트 컬럼이 사용된 반도체 메모리 장치에서의전원전압레벨 저하 방지회로 및 그에 따른 방법
KR100240884B1 (ko) 반도체 메모리 장치 및 이의 리던던트 셀 테스트 회로
KR0124050B1 (ko) 스태틱 랜덤 액세스 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060207

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee