KR100246347B1

KR100246347B1 - 반도체 메모리의 리던던시 회로

Info

Publication number: KR100246347B1
Application number: KR1019970019923A
Authority: KR
Inventors: 주양성; 오준환
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-05-22
Filing date: 1997-05-22
Publication date: 2000-03-15
Also published as: KR19980084211A

Abstract

본 발명은 반도체 메모리의 리던던시 회로에 관한 것으로, 디램의 특성상 로우어드레스신호가 칼럼어드레스신호 정보보다 빠른 것을 이용하여 인에이블퓨즈롬의 퓨즈상태 판단신호가 칼럼어드레스퓨즈롬의 프리챠지노드를 디스챠지하는 패스를 컷오프 시켜줌으로써 불필요한 전력소모를 줄일 수 있는 효과가 있다.

Description

반도체 메모리의 리던던시 회로

본 발명은 반도체 메모리에 관한 것으로, 특히 디램(DRAM)의 특성상 로우(ROW)어드레스정보가 칼럼(COLUMN)어드레스정보보다 빠른 것을 이용하여 인에이블퓨즈블럭의 퓨즈상태 판단신호가 칼럼어드레스 프로그램퓨즈롬의 프리챠지 노드를 디스챠지 하는 패스를 컷오프 시킴으로써 전력소모를 줄이는데 적당 하도록 한 반도체 메모리의 리던던시 회로에 관한 것이다.

먼저, 리던던시 회로를 구동하기 위해서는 도1에 도시된 바와같은 리던던트판단부에서 인에이블퓨즈(FUSE1)를 컷팅 또는 노컷팅 해주어야 한다.

상기 리던던트판단부는 전원전압단(VCC)과 접지측 사이에 저항(R1)과 인에이블퓨즈(FUSE1)가 직렬 연결되어 있고, 상기 저항(R1)과 인에이블퓨즈(FUSE1) 사이의 접점(N1)은 직렬연결된 4개의 인버터(INV1-INV4)중 인버터(INV1)의 입력단자에 접속되어 있으며, 그 인버터(INV4)의 출력단자에서 리던던시 인에이블신호(RE)가 출력된다.

이를 좀더 자세히 설명하면, 인에이블퓨즈(FUSE1)의 저항값이 저항(R1)값보다 작다고 가정을 하면 인에이블퓨즈(FUSE1)를 연결한 상태에서의 접점(N1)의 전위는 접지 상기 접점(N1)의 전위는 직렬연결된 인버터(INV1-INV4)를 통해 최종적으로 신호(RE)의 전위를 '로우'레벨로 디스챠지(discharge) 시킨다.

그러나 상기 퓨즈(FUSE1)를 레이져 장비등으로 컷팅시키면 접점(N1)의 디스챠지 패스(discharge path)가 끊겨 접점(N1)의 전위는 '하이'레벨로 챠지(charge)되고, 신호(RE)의 전위도 '하이'레벨이 된다.

한편, 도2는 상기 리던던시 인에이블신호(RE)를 입력받아 동작하는 컬럼리던던트선택부의 회로도로서, 이에 도시된 바와같이

칼럼어드레스신호(CA0-CAn)에 의해 온/오프되는 엔모스트랜지스터(MN2-MNm)와 상기 각 엔모스트랜지스터(MN2-MNm)의 드래인에 각기 연결된 퓨즈(FUSE2-FUSEm)와; 소스는 상기 각 퓨즈(FUSE2-FUSEm)와 상기 리던던시 인에이블신호(RE)와 연결되고, 신호(S_CAS)에 따라 온/오프되어 리던던트구조인에이블신호(RCE)를 출력하는 엔오프스트랜지스터(MN1)로 구성된다.

동작을 설명하면, 상기 퓨즈(FUSE1)가 연결된 상태 즉, 리던던시 인에이블신호(RE)가 '로우'레벨인 경우에는 신호(S_CAS)가 '하이'가 되어도 신호(RCE)의 전위는 '로우'레벨이 된다.

다시말하면 상기 퓨즈(FUSE1)가 연결된 상태에서는 칼럼어드레스(CA0-CAn)의 비교없이 무조건 칼럼 리던던트를 선택하지 않는다.

그러나 리던던시 인에이블신호(RE)가 '하이'레벨인 경우에는 칼럼어드레스(CA0-CAn)와 퓨즈(FUSE2-FUSEm)의 상태에 따라 리던던트를 선택하게 된다.

예를들어 칼럼어드레스신호(CA0)가 '하이'로 입력되고, 퓨즈(FUSE2)가 연결되어 있다면 리던던시 인에이블신호(RE)의 전위가 '로우'레벨로 디스챠지된다.

그러나 퓨즈(FUSE2)가 컷팅된 경우에는 엔모스트랜지스터(MN2)를 통한 디스챠지패스를 컷오프시켜 리던던시 인에이블신호(RE)의 전위는 '하이'레벨로 고정된다.

좀더 구체적인 예로서 2비트의 칼럼어드레스만으로 제한하고, '10'번지에 결함(DEFECT)이 있는 Y라인이 존재하는 경우에는 인에이블퓨즈(FUSE1)를 컷팅하고, 칼럼어드레스신호 /CA0와 CA1에 대응하는 퓨즈(FUSE3)와 퓨즈(FUSE4)를 컷팅하면 된다.

동작을 살펴보면, 인에이블퓨즈(FUSE1)의 컷팅으로 리던던시 인에이블신호(RE)의 전위는 '하이'레벨이 되는데, 이때 '10'어드레스가 입력되면 전류디스챠지패스가 퓨즈(FUSE3)(FUSE4)의 컷팅으로 소실되어 신호(RE)의 전위는 '하이'레벨을 유지한다.

이때, 칼럼을 선택하는 신호(S_CAS)가 '하이'인 경우에는 리던던트구조인에이블신호(RCE)의 전위가 '하이'가 된다.

상기 리던던트구조인에이블신호(RCE)는 리던던시 회로의 Y디코더에 인가되어 해당 Y라인을 선택하게 된다.

이때, 만약 '10'의 어드레스 중에 하나라도 다른 비트의 어드레스가 입력되면 컷팅되지 않은 상태인 퓨즈(FUSE2,5)를 통하여 리던던시 인에이블신호(RE)의 전위는 디스챠지 되어 '로우'레벨이 된다.

따라서, 상기 신호(S_CAS)가 '하이'로 입력되어도 리던던트구조인에이블신호(RCE)의 전위는 '로우'레벨을 나타낸다. 이로인해 리던던시 회로는 동작하지 않는다.

도3은 일반적인 리던던시 회로의 블록 구성도로서, 이에 도시된 바와같이 Y디코더(10)에서 선택된 Y선택신호인 Y1이 인에이블되면 워드라인이 선택된 블록의 SA가 데이터비트(DB)라인에 연결되어 입출력이 가능해 진다.

만약, 블록1의 BLSA1에 연결된 셀이 결함이 있는 경우에는 Y1을 디스에이블 시킨 후, `Y선택신호인 YR1을 대신 인에이블 시킨다. 이로인해 BLSA1 과 BLSA2는 각각 BLSAR1과 BLSAR2로 대체되어 동작한다.

이때, 블록정보 없이 칼럼어드레스를 퓨즈롬에 저장해 놓은 경우에는 블록2가 선택되어 BLSA3,4를 동작 시키려 할 때도 Y1대신에 YR1이 인에이블 되어 BLSAR3과 BLSAR4로 대치된다.

즉, BLSA3,4에 연결된 셀들은 결함이 없음에도 불구하고, 블록1의 리페어(REPAIR)로 인하여 BLSAR3과 BLSAR4로 대치되는 것이다.

따라서 블록 어드레스정보를 미리 저장해 놓으면 블록1에서는 BLSA1,2를 BLSAR1,2로 블록2에서는 BLSA5,6를 BLSAR3,4로 대치시킬 수 있다.

도4는 종래 칼럼디던던시 퓨즈어레이의 블록 구성도로서, 이에 도시된 바와같이 신호(PC, BLOCK1-n, CAY1-n)에 따라 로우어드레스신호(RAY1-n)를 출력하는 칼럼어드레스 퓨즈롬(20-1~20-n)과; 상기 신호(PC, BLOCK1-n, CAY1-n)와 상기 칼럼어드레스 퓨즈롬(20-1~20-n)의 로우어드레스신호(RAY1-n)에 따라 칼럼리던던트 인에이블신호(Y_RDENn)를 출력하는 인에이블퓨즈롬(30)으로 구성한다.

이와같은 하나 이상의 칼럼리던던시 퓨즈어레이가 모여 전체 칩의 칼럼 리던던트 구성을 담당한다.

상기 칼럼어드레스 퓨즈롬(20-1~20-n)은 도5에 도시된 바와같이 블록신호(BLOCK1-n)에 따라 온/오프되는 엔모스트랜지스터(MNi'-n')와; 상기 엔모스트랜지스터(MNi'-n')의 드레인에 연결된 퓨즈(FUSEi'-n')와; 드레인이 상기 퓨즈(FUSEi'-n')의 일측단자와 연결되며 신호(PC)에 따라 온/오프되어 전원전압(VCC)을 인가하는 피모스트랜지스터(MP3)와; 상기 피모스트랜지스터(MP3)의 소스의 전위를 입력받아 이를 반전시키는 인버터(INV7) 및 그 인버터(INV7)의 출력신호를 반전시키는 인버터(INV8)와; 드레인이 상기 퓨즈(FUSEi'-n')의 일측단자와 연결되며 상기 인버터(INV7)의 출력신호에 따라 온/오프되어 전원전압(VCC)을 인가하는 피모스트랜지스터(MP4)와; 직렬연결된 모스트랜지스터(MP_1, MP_2, MN_2, MN_1)와; 직렬연결된 모스트랜지스터(MP_3, MP_4, MN_4, MN_3) 그리고 인버터(INV9)로 이루어져 상기 인버터(INV8)와 칼럼어드레스신호(CAY, /CAY) 그리고 상기 인버터(INV7)의 신호에 따라 동작하여 로우어드레스신호(RAY1-n)를 출력하는 로우어드레스신호발생부로 구성된다.

상기 인에이블퓨즈롬(30)은 도6에 도시된 바와같이 블록신호(BLOCK1-n)에 따라 온/오프되는 엔모스트랜지스터(MNi-n)와; 상기 엔모스트랜지스터(MNi-n)의 드레인에 연결된 퓨즈(FUSEi-n)와; 드레인이 상기 퓨즈(FUSEi-n)의 일측단자와 연결되며 신호(PC)에 따라 온/오프되어 전원전압(VCC)을 인가하는 피모스트랜지스터(MP1)와; 상기 피모스트랜지스터(MP1)의 소스의 전위를 입력받아 이를 반전시키는 인버터(INV5) 및 그 인버터(INV5)의 출력신호를 반전시키는 인버터(INV6)와; 드레인이 상기 퓨즈(FUSEi-n)의 일측단자와 연결되며 상기 인버터(INV5)의 출력신호에 따라 온/오프되어 전원전압(VCC)을 인가하는 피모스트랜지스터(MP2)와; 로우어드레스신호(RAT1-n)를 앤드조합하여 출력하는 앤드게이트(AND1)와; 상기 인버터(INV6)와 상기 앤드게이트(AND1)의 출력신호를 앤드조합하여 칼럼리던던트 인에이블신호(Y_RDEN)를 출력하는 앤드게이트(AND2)로 구성된다.

이와같이 구성된 종래 회로의 동작을 살펴보면 다음과 같다.

먼저, 로우어드레스의 정보인 블록선택신호(BLOCK1-n)는 배타적으로 하나만 인에이블된다.

그리고 피모스트랜지스터(MP1)는 풀업 로드의 일종으로 도1의 저항(R1)과 같은 역할을 수행하는데, 단지 전류소모를 줄이기 위해서 신호(PC)를 /RAS계열의 신호로 만든다.

상기 신호(PC)에 의하여 접점(N2)은 '하이'레벨로 프리챠지되며, 이 신호는 인버터(INV5)를 통하여 피모스트랜지스터(MP2)에 인가된다. 이로인해 피모스트랜지스터(MP2)가 턴온된다.

이에따라 신호(PC)가 비활성상태로 전환되더라도 래치 디바이스 피모스트랜지스터(MP2)에 의하여 접점(N2)은 안정된 프리챠지 하이 레벨로 유지될 수 있다.

예를들어 블록신호(BLOCK1)가 인가된 경우 엔모스트랜지스터(MNi)가 턴온되며

퓨즈(FUSEi)의 상태에 따라 접점(N2)의 전위가 달라진다.

즉, 상기 퓨즈(FUSEi)가 연결된 상태이면 접점(N2)의 전위는 '하이'레벨이고, 컷팅이 된 상태이면 '로우'레벨이 된다.

결과적으로 블록신호(BLOCK1-n)에 대응하는 퓨즈(FUSEi-n)가 컷팅되어 있으면 인버터(INV6)의 출력은 '하이'이고, 나머지 칼럼어드레스 퓨즈롬의 출력(RAYn)이 '하이'이면 칼럼리던던트 인에이블신호(Y_RDENn)는 '하이'가 된다.

한편, 칼럼어드레스 퓨즈롬(20-1~20-n)은 로우어드레스와 칼럼어드레스의 조합에 의하여 프로그램 한다.

프로그램 방법부터 언급하면 블록신호(BLOCK1)와 신호(CAY)에 검출이 있는 경우에는 퓨즈(FUSEi')를 컷팅한다.

그러면 '하이'레벨인 블록신호(BLOCKi)에 의해 엔모스트랜지스터(MNi')가 턴온되지만 컷팅된 퓨즈(FUSEi')는 접점(N3)의 디스챠지 패스를 끊어주어 접점(N3)의 전위는 '하이'프리챠지 레벨을 유지한다.

이와같이 접점(N3)의 전위가 '하이'이면 인버터(INV7)와 인버터(INV8)의 출력은 각각 '로우'와 '하이'가 된다.

이로인해 엔모스트랜지스터(MN_1)와 피모스트랜지스터(MP_4)를 턴온되고, 엔모스트랜지스터(MN_4)와 피모스트랜지스터(MP_1)는 턴오프된다.

만약, 신호(CAY)가 '하이'이면(/CAY=로우) 신호(RAY1)는 '하이'이고, 신호(CAY)가 '로우'이면(/CAY=하이) 신호(RAY1)는 '로우'이다.

위의 경우와는 달리 퓨즈(FUSEi')를 노컷팅해 놓으면 접점(N3)은 블록신호(BLOCK1)에 의해 '로우'레벨로 디스챠지된다.

이로인해 상기 인버터(INV7)과 인버터(INV8)의 출력은 각각 '하이'와 '로우'를 나타낸다.

이때, 신호(CAY)가 '하이'이면 신호(RAY1)는 '로우'가 되고, 신호(CAY)가 '로우'이면 신호(RAY1)는 '하이'가 된다.

이와같이 블록어드레스(BLOCK1-n)에 해당하는 퓨즈(FUSEi'-n')의 상태 결정은 칼럼 어드레스(CAY)가 '하이'이면 컷팅을 하고, '로우'이면 노컷팅 상태를 유지한다.

전체 동작을 보면 검출셀을 포함하는 블록어드레스의 퓨즈를 인에이블퓨즈롬에서 우선 컷팅하고, 칼럼 어드레스 퓨즈롬에서 칼럼 어드레스에 따라 컷팅 및 노컷팅을 한다.

결과적으로 하나의 Y 퓨즈 어레이에서는 블록 개수 만큼의 칼럼 어드레스를 프로그램 할 수 있다.

이상에서 설명한 바와같이 종래의 회로는 단순한 칼럼 어드레스 비교와 인에이블 퓨즈를 두어 일반적인 Y선택 구조에는 부적합 하고, 래치 등의 부재로 인하여 프로그램된 어드레스가 입력되어 컷팅된 퓨즈를 통해 리던던트 인에이블신호를 디스챠지 시키려 하기 때문에 불안정 동작이 나타날 수 있으며, 접점(N3)의 전위를 필요없이 프리챠지와 디스챠지를 반복함으로 전류소모가 많은 문제점이 있었다.

본 발명의 목적은 이러한 종래의 문제점을 해결하기 위해 인에이블퓨즈롬의 퓨즈상태 판단신호가 칼럼어드레스퓨즈롬의 프리챠지노드를 디스챠지하는 패스를 컷오프 시켜줌으로써 불필요한 전력소모를 줄일 수 있는 반도체 메모리의 리던던시 회로를 제공하는데 있다.

도 1은 리던던트 판단부의 회로도.

도 2는 칼럼리던던트 선택부의 회로도.

도 3은 일반적인 리던던시 회로의 블록 구성도.

도 4는 종래 칼럼리던던시 퓨즈어레이 회로도.

도 5는 도4에 있어서, 칼럼어드레스퓨즈롬의 상세 회로도.

도 6은 도4에 있어서, 인에이블퓨즈롬의 상세 회로도.

도 7은 본 발명의 일 실시예시도.

도 8은 도7에 있어서, 칼럼어드레스퓨즈롬의 상세 회로도.

도 9는 도7에 있어서, 인에이블퓨즈롬의 상세 회로도.

* 도면의 주요부분에 대한 부호의 설명*

100-1~100-n : 칼럼어드레스퓨즈롬200 : 인에이블퓨즈롬

110 : 로우어드레스신호발생부

상기 본 발명의 목적을 달성하기 위한 반도체 메모리의 리던던시 회로는 PC, BLOCK1-n, CAY1-n신호 및 퓨즈인에이블신호에 따라 로우어드레스신호를 출력하는 다수의 칼럼어드레스 퓨즈롬과; 상기 PC, BLOCK1-n, CAY1-n신호와 라스바신호에 따라 퓨즈인에이블신호를 출력함과 아울러 그 퓨즈인에이블신호와 상기 각 칼럼어드레스 퓨즈롬의 로우어드레스신호에 따라 칼럼리던던트 인에이블신호를 출력하는 인에이블퓨즈롬으로 구성한다.

상기 각 칼럼어드레스 퓨즈롬은 블록신호에 따라 온/오프되는 다수의 블록선택용 엔모스트랜지스터와; 소스는 접지되고 드레인은 상기 각 블록선택옹 엔모스트랜지스터의 드레인에 각기 연결되어 상기 인에이블퓨즈롬의 퓨즈인에이블신호에 따라 온/오프되는 디스챠지차단용 엔모스트랜지스터와; 상기 각 블록선택용 엔모스트랜지스터의 드레인에 연결된 다수의 퓨즈와; 드레인이 상기 각 퓨즈의 일측단자와 연결되며 PC신호에 따라 온/오프되어 전원전압을 인가하는 제3피모스트랜지스터와; 상기 제3피모스트랜지스터의 소스의 전위를 입력받아 이를 반전시키는 제7인버터 및 그 제7인버터의 출력신호를 반전시키는 제8인버터와; 드레인이 상기 각 퓨즈의 일측단자와 연결되며 상기 제7인버터의 출력신호에 따라 온/오프되어 전원전압을 인가하는 제4피모스트랜지스터와; 상기 제8인버터와 칼럼어드레스신호 그리고 상기 제7인버터의 신호에 따라 동작하여 로우어드레스신호를 출력하는 로우어드레스신호발생부로 구성한다.

상기 인에이블퓨즈롬은 블록신호에 따라 온/오프되는 다수의 블록선택용 엔모스트랜지스터와; 상기 블록선택용 엔모스트랜지스터의 드레인에 연결된 다수의 퓨즈와; 드레인이 상기 각 퓨즈의 일측단자와 연결되며 PC신호에 따라 온/오프되어 전원전압을 인가하는 제1피모스트랜지스터와; 상기 제1피모스트랜지스터의 소스의 전위를 입력받아 이를 반전시키는 제5인버터와; 드레인이 상기 각 퓨즈의 일측단자와 연결되며 상기 제5인버터의 출력신호에 따라 온/오프되어 전원전압을 인가하는 제2피모스트랜지스터와; 상기 제5인버터의 출력신호와 라스신호를 노아조합하여 퓨즈인에이블신호로 출력하는 노아게이트와; 로우어드레스신호를 앤드조합하여 출력하는 제1앤드게이트와; 상기 노아게이트와 상기 제1앤드게이트의 출력신호를 앤드조합하여 칼럼리던던트 인에이블신호를 출력하는 제2앤드게이트로 구성한다.

이하, 본 발명의 작용 및 효과에 관하여 일 실시예를 들어 설명한다.

도7은 본 발명의 일 실시예시도로서, 이에 도시한 바와같이 신호(PC, BLOCK1-n, CAY1-n) 및 퓨즈인에이블신호(FUSE_EN)에 따라 로우어드레스신호(RAY1-n)를 출력하는 칼럼어드레스 퓨즈롬(100-1~100-n)과; 상기 신호(PC, BLOCK1-n, CAY1-n)와 라스신호(/RAS_D)에 따라 퓨즈인에이블신호(FUSE_EN)를 출력함과 아울러 그 퓨즈인에이블신호(FUSE_EN)와 상기 칼럼어드레스 퓨즈롬(100-1~100-n)의 로우어드레스신호(RAY1-n)에 따라 칼럼리던던트 인에이블신호(Y_RDENn)를 출력하는 인에이블퓨즈롬(200)으로 구성한다.

상기 칼럼어드레스 퓨즈롬(100-1~100-n)은 도8에 도시한 바와같이 블록신호(BLOCK1-n)에 따라 온/오프되는 엔모스트랜지스터(MNi'-n')와; 소스는 접지되고 드레인은 상기 엔모스트랜지스터(MNi'-n')의 드레인에 각기 연결되어 상기 인에이블퓨즈롬(200)의 퓨즈인에이블신호(FUSE_EN)에 따라 온/오프되는 엔모스트랜지스터(MNj)와; 상기 엔모스트랜지스터(MNi'-n')의 드레인에 연결된 퓨즈(FUSEi'-n')와; 드레인이 상기 퓨즈(FUSEi'-n')의 일측단자와 연결되며 신호(PC)에 따라 온/오프되어 전원전압(VCC)을 인가하는 피모스트랜지스터(MP3)와; 상기 피모스트랜지스터(MP3)의 소스의 전위를 입력받아 이를 반전시키는 인버터(INV7) 및 그 인버터(INV7)의 출력신호를 반전시키는 인버터(INV8)와; 드레인이 상기 퓨즈(FUSEi'-n')의 일측단자와 연결되며 상기 인버터(INV7)의 출력신호에 따라 온/오프되어 전원전압(VCC)을 인가하는 피모스트랜지스터(MP4)와; 직렬연결된 모스트랜지스터(MP_1, MP_2, MN_2, MN_1)와; 직렬연결된 모스트랜지스터(MP_3, MP_4, MN_4, MN_3) 그리고 인버터(INV9)로 이루어져 상기 인버터(INV8)와 칼럼어드레스신호(CAY, /CAY) 그리고 상기 인버터(INV7)의 신호에 따라 동작하여 로우어드레스신호(RAY1-n)를 출력하는 로우어드레스신호발생부(110)로 구성한다.

상기 인에이블퓨즈롬(200)은 도9에 도시한 바와같이 블록신호(BLOCK1-n)에 따라 온/오프되는 엔모스트랜지스터(MNi-n)와; 상기 엔모스트랜지스터(MNi-n)의 드레인에 연결된 퓨즈(FUSEi-n)와; 드레인이 상기 퓨즈(FUSEi-n)의 일측단자와 연결되며 신호(PC)에 따라 온/오프되어 전원전압(VCC)을 인가하는 피모스트랜지스터(MP1)와; 상기 피모스트랜지스터(MP1)의 소스의 전위를 입력받아 이를 반전시키는 인버터(INV5)와; 드레인이 상기 퓨즈(FUSEi-n)의 일측단자와 연결되며 상기 인버터(INV5)의 출력신호에 따라 온/오프되어 전원전압(VCC)을 인가하는 피모스트랜지스터(MP2)와; 상기 인버터(INV5)의 출력신호와 라스신호(/RAS_D)를 노아조합하여 퓨즈인에이블신호(FUSE_EN)로 출력하는 노아게이트(NOR1)와; 로우어드레스신호(RAT1-n)를 앤드조합하여 출력하는 앤드게이트(AND1)와; 상기 노아게이트(NOR1)와 상기 앤드게이트(AND1)의 출력신호를 앤드조합하여 칼럼리던던트 인에이블신호(Y_RDEN)를 출력하는 앤드게이트(AND2)로 구성한다.

이와같이 구성한 본 발명의 일 실시예의 동작을 설명하면 다음과 같다.

먼저, 도9에서 보는바와같이 노아게이트(NOR1)의 입력단 중 하나는 /RAS계열의 신호로 블록신호보다는 늦고, 칼럼신호보다는 빠른 라스신호(/RAS_D)를 입력으로 받는다.

또 다른 하나의 입력은 퓨즈(FUSEi'-n')와 블록신호(BLOCK1-n)에 의해 접점(N4)의 상태를 반전시킨 인버터(INV5)의 출력을 입력받는다.

상기 노아게이트(NOR1)는 상기와같이 라스신호(/RAS_D)와 인버터(INV5)의 출력신호를 입력받아 이를 노아조합하여 퓨즈인에이블신호(FUSE_EN)를 출력한다.

이때, 상기 퓨즈인에이블신호(FUSE_EN)는 블록신호(BLOCK1-n)가 인가되어 퓨즈판단을 마친 접점(N4)의 반전된 레벨을 라스신호(/RAS_D)가 '로우'레벨이 인가된 후에 출력한다.

그리고 도8에 도시한 바와같이 '하이'프로챠지 상태의 접점(N5)의 전위가 퓨즈와 로우블록 어드레스정보에 의하여 디스챠지되는 패스에 스위치장치인 엔모스트랜지스터(MNj)를 추가 설치한다.

예를들어 인에이블퓨즈롬(200)이 어떤 블록신호에 의해 노컷팅상태 였다고 하면, 퓨즈인에이블신호(FUSE_EN)는 '로우'레벨이다.

상기 퓨즈인에이블신호(FUSE_EN)는 상기 엔모스트랜지스터(MNj)의 게이트에 연결되어 엔모스트랜지스터(MNj)를 턴오프 시킴으로써 접점(N5)가 디스챠지되는 경로를 차단한다.

결과적으로 블록신호와 퓨즈상태에 관계없이 접점(N5)은 '하이'상태이고, 신호(RAY)는 신호(CAY)를 신호(RAY1)에 출력시킨다.

상기 신호(RAY1)가 신호(CAY1)를 출력 하더라도 앤드게이트(AND2)의 입력의 하나인 퓨즈인에이블신호(FUSE_EN)가 '로우'이므로 칼럼리던던트 인에이블신호(Y_RDEN)는 '로우'로 출력된다.

이로인해 칼럼리던던트 회로는 동작하지 않는다.

반대로, 블록신호(BLOCK1-n)에 해당하는 퓨즈(FUSEi'-n')가 커팅되어 있는 경우에는 접점(N4)의 전위가 '하이'프리챠지 상태를 계속 유지하며, 이로인해 퓨즈인에이블신호(FUSE_EN)는 '하이'상태가 된다.

이와같이 퓨즈인에이블신호(FUSE_EN)가 '하이'이면 접점(N5)의 디스챠지패스가 형성되어 퓨즈(FUSEi'-n')와 블록신호(BLOCK1-n)에 따라 접점(N5)의 디스챠지를 가능케 한다.

상기 접점(N5)의 상태에 따라 신호(CAY)와 신호(/CAY)를 선택적으로 신호(RAY1)로 출력한다.

상기 신호(RAY)들은 인에이블퓨즈롬(200)의 앤드게이트(AND1)와 앤드게이트(AND2)를 통해 칼럼리던던트 인에이블신호(Y_RDEN)로 출력된다.

이상에서 상세히 설명한 바와같이 본 발명은 디램의 특성상 로우어드레스신호가 칼럼어드레스신호 정보보다 빠른 것을 이용하여 인에이블퓨즈롬의 퓨즈상태 판단신호가 칼럼어드레스퓨즈롬의 프리챠지노드를 디스챠지하는 패스를 컷오프 시켜줌으로써 불필요한 전력소모를 줄일 수 있는 효과가 있다.

Claims

신호(PC, BLOCK1-n, CAY1-n) 및 퓨즈인에이블신호(FUSE_EN)에 따라 로우어드레스신호(RAY1-n)를 출력하는 칼럼어드레스 퓨즈롬(100-1~100-n)과; 상기 신호(PC, BLOCK1-n, CAY1-n)와 라스신호(/RAS_D)에 따라 퓨즈인에이블신호(FUSE_EN)를 출력함과 아울러 그 퓨즈인에이블신호(FUSE_EN)와 상기 칼럼어드레스 퓨즈롬(100-1~100-n)의 로우어드레스신호(RAY1-n)에 따라 칼럼리던던트 인에이블신호(Y_RDENn)를 출력하는 인에이블퓨즈롬(200)으로 구성한 것을 특징으로 하는 반도체 메모리의 리던던시 회로.
제1항에 있어서, 상기 칼럼어드레스 퓨즈롬(100-1~100-n)은 블록신호(BLOCK1-n)에 따라 온/오프되는 엔모스트랜지스터(MNi'-n')와; 소스는 접지되고 드레인은 상기 엔모스트랜지스터(MNi'-n')의 드레인에 각기 연결되어 상기 인에이블퓨즈롬(200)의 퓨즈인에이블신호(FUSE_EN)에 따라 온/오프되는 엔모스트랜지스터(MNj)와; 상기 엔모스트랜지스터(MNi'-n')의 드레인에 연결된 퓨즈(FUSEi'-n')와; 드레인이 상기 퓨즈(FUSEi'-n')의 일측단자와 연결되며 신호(PC)에 따라 온/오프되어 전원전압(VCC)을 인가하는 피모스트랜지스터(MP3)와; 상기 피모스트랜지스터(MP3)의 소스의 전위를 입력받아 이를 반전시키는 인버터(INV7) 및 그 인버터(INV7)의 출력신호를 반전시키는 인버터(INV8)와; 드레인이 상기 퓨즈(FUSEi'-n')의 일측단자와 연결되며 상기 인버터(INV7)의 출력신호에 따라 온/오프되어 전원전압(VCC)을 인가하는 피모스트랜지스터(MP4)와; 상기 인버터(INV8)와 칼럼어드레스신호(CAY, /CAY) 그리고 상기 인버터(INV7)의 신호에 따라 동작하여 로우어드레스신호(RAY1-n)를 출력하는 로우어드레스신호발생부로 구성한 것을 특징으로 하는 반도체 메모리의 리던던시 회로.
제1항에 있어서, 상기 인에이블퓨즈롬(200)은 블록신호(BLOCK1-n)에 따라 온/오프되는 엔모스트랜지스터(MNi-n)와; 상기 엔모스트랜지스터(MNi-n)의 드레인에 연결된 퓨즈(FUSEi-n)와; 드레인이 상기 퓨즈(FUSEi-n)의 일측단자와 연결되며 신호(PC)에 따라 온/오프되어 전원전압(VCC)을 인가하는 피모스트랜지스터(MP1)와; 상기 피모스트랜지스터(MP1)의 소스의 전위를 입력받아 이를 반전시키는 인버터(INV5)와; 드레인이 상기 퓨즈(FUSEi-n)의 일측단자와 연결되며 상기 인버터(INV5)의 출력신호에 따라 온/오프되어 전원전압(VCC)을 인가하는 피모스트랜지스터(MP2)와; 상기 인버터(INV5)의 출력신호와 라스신호(/RAS_D)를 노아조합하여 퓨즈인에이블신호(FUSE_EN)로 출력하는 노아게이트(NOR1)와; 로우어드레스신호(RAT1-n)를 앤드조합하여 출력하는 앤드게이트(AND1)와; 상기 노아게이트(NOR1)와 상기 앤드게이트(AND1)의 출력신호를 앤드조합하여 칼럼리던던트 인에이블신호(Y_RDEN)를 출력하는 앤드게이트(AND2)로 구성한 것을 특징으로 하는 반도체 메모리의 리던던시 회로.