KR100190764B1 - 반도체 메모리 장치의 로오/컬럼 리던던시 회로 - Google Patents
반도체 메모리 장치의 로오/컬럼 리던던시 회로 Download PDFInfo
- Publication number
- KR100190764B1 KR100190764B1 KR1019960010215A KR19960010215A KR100190764B1 KR 100190764 B1 KR100190764 B1 KR 100190764B1 KR 1019960010215 A KR1019960010215 A KR 1019960010215A KR 19960010215 A KR19960010215 A KR 19960010215A KR 100190764 B1 KR100190764 B1 KR 100190764B1
- Authority
- KR
- South Korea
- Prior art keywords
- spare
- column
- defective
- row
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리 장치의 메모리 셀에 결함이 있을 때 스페어 셀로 대체하기 전에 대체할 스페어 셀에 결함이 있는지의 여부를 미리 확인하여 결함이 없는 셀로만 대체되도록 구현한 로오/컬럼 리던던시 회로에 관한 것으로, 메모리 소자의 수율을 향상시키는 효과가 있다.
Description
제1도는 종래의 로오/컬럼 리던던시 회로 및 그 주변 회로의 블럭구성도.
제2도는 본 발명의 실시예에 의한 로오/컬럼 리던던시 회로 및 그 주변회로의 블럭구성도.
제3도는 제2도에 도시된 스페어 로오/컬럼 검색 회로부의 회로구성도.
제4도는 제2도에 도시된 스페어 로오 디코더부의 회로구성도.
제5도는 제2도에 도시된 스페어 컬럼 디코더부의 회로구성도.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 메모리 셀 블럭 12, 22 : 로오 디코더부
13, 23 : 스페어 로오 디코더부 14, 15, 24, 25, 33, 34 : 퓨즈 박스부
31 : 컬럼 디코더부 32 : 스페어 컬럼 디코더부
26, 27 : 스페어 로오 검색 회로부 35, 36 : 스페어 컬럼 검색 회로부
MN1∼MN3 : NMOS형 트랜지스터 MP1∼MP2 : PMOS형 트랜지스터
NA1∼NA2 : NAND 게이트 NO1∼NO6 : NOR 게이트
IV1∼IV6 : 인버터
본 발명은 반도체 메모리 장치의 로오/컬럼 리던던시 회로에 관한 것으로, 특히 메모리 셀에 결함이 있을 때 스페어 셀로 대체하기 전에 대체할 스페어 셀에 결함이 있는지의 여부를 미리 확인하여 결함이 없는 셀로만 대체되도록 함으로써 메모리 소자의 수율을 향상시킨 로오/컬럼 리던던시 회로에 관한 것이다.
일반적으로 로오 리던던시 회로는 셀 어레이 내부의 임의의 셀에 결함이 발생하게 되면 결함 셀이 접속된 워드라인을 여분의 스페어(spare) 워드라인으로 대체하여 결함을 보상하는 장치로서, 결함이 발생한 셀을 선택하는 로오 어드레스가 소자 내부로 인가되면 결함 셀을 선택하는 정상적인 패스는 끊어지고 대신 로오 리던던시 회로가 동작하여 리페어된 셀이 접속된 워드라인을 인에이블시킴으로써 로오 리던던시 동작이 이루어지게 된다.
그리고, 컬럼 리던던시 회로는 셀 어레이 내부의 임의의 셀에 결함이 발생하게 되면 결함 셀이 접속된 비트라인을 여분의 스페어 비트라인으로 대체하여 결함을 보상하는 장치로서, 결함이 발생한 셀을 선택하는 컬럼 어드레스가 소자 내부로 인가되면 결함 셀을 선택하는 정상적인 패스는 끊어지고 대신 컬럼 리던던시 회로가 동작하여 리페어된 셀이 접속된 비트라인을 인에이블시킴으로써 컬럼 리던던시 동작이 이루어지게 된다.
제1도는 종래의 로오/컬럼 리던던시 회로 및 그 주변 회로의 블럭 구성도를 나타낸 것으로, 다수의 정상 메모리 셀 어레이와 결함된 메모리 셀 어레이를 대치하기 위한 스페어 메모리 셀 어레이를 각각 갖고 있는 적어도 두개 이상의 메모리 셀 블럭(11, 21)을 구비하고 있다. 그리고, 상기 각각의 메모리 셀 블럭(11, 21)에는 정상 워드라인을 선택하여 구동하기 위한 로오 디코더부(22)와, 결함이 발생한 워드라인을 선택하는 어드레스를 프로그래밍하여 결함 워드라인의 어드레스를 검출하기 위한 제1 및 제2 퓨즈 박스부(24, 25)와, 상기 제1 및 제2 퓨즈 박스부의 출력신호중 어느 하나라도 인에이블되면 상기 로오 디코더부(22)의 동작을 제어하고 스페어 워드라인을 구동시키기 위한 스페어 로오 디코더부(23)을 구비하고 있다. 또한, 정상 컬럼 선택 라인을 구동시키기 위한 컬럼 디코더부(31)와, 결함이 발생한 컬럼 선택 라인을 선택하는 어드레스를 프로그래밍하여 결함 컬럼 선택 라인의 어드레스를 검출하기 위한 제1 및 제2 퓨즈 박스부(33, 34)와, 상기 제1 및 제2 퓨즈 박스부의 출력신호중 어느 하나라도 인에이블되면 상기 컬럼 디코더부(31)의 동작을 제어하고 스페어 컬럼 선택 라인을 구동시키기 위한 스페어 컬럼 디코더부(32)을 구비하고 있다.
먼저, 워드라인에 결함이 있거나 같은 로우 어드레스를 갖는 결함이 있는 메모리 셀들이 있을 경우 그 어드레스에 해당하는 결함된 워드라인을 여분의 워드라인의 셀들로 대체시키게 된다. 이러한 동작은 결함이 발생한 워드라인을 선택하는 어드레스를 제1 퓨즈 박스부(24)나 제2 퓨즈 박스부(25)에 프로그래밍해 놓고 인가되는 어드레스를 검출함으로써 스페어 워드라인을 구동시키게 된다.
마찬가지로, 컬럼 선택 라인에 결함이 있거나 같은 컬럼 어드레스를 갖는 결함이 있는 메모리 셀들이 있을 경우 그 어드레스에 해당하는 결함된 컬럼 선택 라인을 여분의 스페어 컬럼 선택 라인의 셀들로 대체시키게 된다.
그런데, 대체한 스페이스 워드라인이나 그 워드라인에 연결되어 있는 셀에 결함이 있거나, 대체한 스페어 컬럼 선택선이나 그에 연결되어 있는 셀에 결함이 있는 경우 이 메모리 소자는 사용할 수 없게 된다.
따라서 본 발명에서는 메모리 셀에 결함이 있을 경우 스페어 셀로 대체하기 전에 대체할 스페어 셀에 결함이 있는지의 여부를 미리 확인하여 결함이 없는 셀로만 대체되도록 구현한 로오/컬럼 리던던시 회로를 제공하는데에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명의 로오/컬럼 리던던시 회로에서는 다수의 정상 메모리 셀 어레이와 결함된 메모리 셀 어레이를 대치하기 위한 스페어 메모리 셀 어레이를 각각 갖고 있는 적어도 두개 이상의 메모리 셀 블럭과, 정상 워드라인을 선택하여 구동하기 위한 로오 디코더 수단과, 결함이 발생한 워드라인을 선택하는 어드레스를 프로그래밍하여 결함 워드라인의 어드레스를 검출하기 위한 제1 및 제2 퓨즈박스부와, 스페어 셀의 결함 여부를 리페어하기 전에 미리 검색하기 위해 패드로 인가되는 전원전압을 감지한 신호를 각각 출력하는 제1, 제2 스페어 로오 검색수단과, 상기 제1, 제2 스페어 로오 검색 수단으로 부터의 출력신호와 메모리 셀 블럭 선택신호 및 상기 제1, 제2 퓨즈 박스로부터의 출력 신호가 논리조합된 신호에 의해 스페어 워드라인을 구동시키고 상기 로오 디코더 수단의 동작을 제어하는 신호를 출력하는 스페어 로오 디코더 수단과, 정상 컬럼 선택 라인을 구동하기 위한 컬럼 디코더 수단과, 결함이 발생한 컬럼 선택 라인을 선택하는 어드레스를 프로그래밍하여 결함 컬럼 선택 라인의 어드레스를 검출하기 위한 제1 및 제2 퓨즈 박스부와, 스페어 셀의 결함 여부를 리페어하기 전에 미리 검색하기 위해 패드로 인가되는 전원전압을 감지한 신호를 각각 출력하는 제1, 제2 스페어 컬럼 검색 수단과, 상기 제1, 제2 스페어 컬럼 검색 수단으로 부터의 출력신호와 메모리 셀 블럭 선택신호 및 상기 제1, 제2 퓨즈 박스부로 부터의 출력 신호가 논리조합된 신호에 의해 스페어 컬럼 선택 라인을 구동시키고 상기 컬럼 디코더 수단의 동작을 제어하는 신호를 출력하는 스페어 컬럼 디코더 수단을 구비하였다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
제2도는 본 발명의 실시예에 의한 로오/컬럼 리던던시 회로 및 그 주변 회로의 블럭 구성도를 도시한 것으로, 다수의 정상 메모리 셀 어레이와 결합된 메모리 셀 어레이를 대치하기 위한 스페어 메모리 셀 어레이를 각각 갖고 있는 적어도 두개 이상의 메모리 셀 블럭(11, 21)을 구비한다. 상기 각각의 메모리 셀 블럭(11, 21)에는 정상 워드라인을 선택하여 구동하기 위한 로오 디코더부(22)와, 결함이 발생한 워드라인을 선택하는 어드레스를 프로그래밍하여 결함 워드라인의 어드레스를 검출하기 위한 제1 및 제2 퓨즈 박스부(24, 25)와, 스페어 셀의 결함 여부를 리페어(repair)하기 전에 미리 검색하기 위해 패드로 인가되는 전원전압을 감지한 신호를 각각 출력하는 제1, 제2 스페어 로오 검색회로부(26, 27)와, 상기 제1, 제2 스페어 로오 검색회로부(26, 27)로 부터의 출력신호와 메모리 셀 블럭 선택신호(an) 및 상기 제1, 제2 퓨즈 박스부(24, 25)로 부터의 출력 신호가 논리조합된 신호에 의해 스페어 워드라인을 구동시키고 상기 로오 디코더부(22)의 동작을 제어하는 신호를 출력하는 스페어 로오 디코더부(23)을 구비한다. 또한, 정상 컬럼 선택 라인을 구동하기 위한 컬럼 디코더부(31)와, 결함이 발생한 컬럼 선택 라인을 선택하는 어드레스를 프로그래밍하여 결함 컬럼 선택 라인의 어드레스를 검출하기 위한 제1 및 제2 퓨즈 박스부(33,34)와, 스페어 셀의 결함 여부를 리페어하기 전에 미리 검색하기 위해 패드로 인가되는 전원전압을 감지한 신호를 각각 출력하는 제1, 제2 스페어 컬럼 검색회로부(35, 36)와, 상기 제1, 제2 스페어 컬럼 검색회로부(35, 36)로 부터의 출력신호와 메모리 셀 블럭 선택신호(an) 및 상기 제1, 제2 퓨즈 박스부(24, 25)로 부터의 출력 신호가 논리조합된 신호에 의해 스페어 컬럼 선택 라인을 구동시키고 상기 컬럼 디코더부(31)의 동작을 제어하는 신호를 출력하는 스페어 컬럼 디코더부(31)를 구비한다.
상기 스페어 로오 디코더부(23)로 입력되는 제1, 제2 퓨즈 박스부(24, 25)로 부터의 출력신호 srd1, srd2는 각각의 퓨즈 박스에 프로그램된 어드레스가 입력된 로오 어드레스와 일치하는지를 감지하는 신호이며, 상기 스페어 컬럼 디코더부(23)로 입력되는 제1, 제2 퓨즈 박스부(33, 34)로 부터의 출력신호 scd1, scd2는 각각의 퓨즈 박스에 프로그램된 어드레스가 입력된 컬럼 어드레스와 일치하는지를 감지하는 신호이다.
상기 제1, 제2 스페어 로오 검색회로부(26, 27) 및 제1, 제2 스페어 컬럼 검색회로부(35, 36)는 패드를 포함하는 회로로 제3도에 도시된 회로와 그 각각의 구성이 같다.
제3도를 참조하면, 패드(PAD)에 접속된 제5노드(N5)와, 상기 제5노드(N5) 및 접지전압(Vss) 사이에 캐패시터 구조로 접속된 제1 NMOS형 트랜지스터(MN1)와, 전원전압(Vcc) 및 제6 노드(N6) 사이에 접속되며 게이트가 상기 제5 노드(N5)에 연결된 제1 PMOS형 트랜지스터(MP1)와, 상기 제6 노드(N6) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 제5 노드(N5)에 연결된 제2 NMOS형 트랜지스터(MN2)와, 전원전압(Vcc) 및 출력단자(out) 사이에 접속되며 게이트가 상기 제6 노드(N6)에 연결된 제2 PMOS형 트랜지스터(MP2)와, 상기 출력단자(out) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 제6 노드(N6)에 연결된 제3 NMOS형 트랜지스터(MN3)로 구성되어 있다.
상기 구성에 의한 동작을 설명하면, 보통의 동작시는 상기 패드(PAD)를 플로팅(floating) 상태로 만든다. 따라서 상기 제5 노드(N5)의 전위는 축전지의 역할을 하는 제1 NMOS형 트랜지스터(MN1)에 의해 로직 로우 상태를 유지하여 출력(out)을 로직 로우 상태로 한다. 반면에, 퓨즈 박스를 프로그램하지 않고 스페어 워드라인이나 스페어 컬럼선택 라인을 구동하는 모드(이하 '검색 모드'라 함)에서는 패드에 동작 전압을 인가하여 상기 출력(out)을 로직 하이 상태로 한다.
제4도는 제2도에 도시된 스페어 로오 디코더부(23)의 회로구성도로서, 상기 제1 스페어 로오 검색 회로부(26)로 부터의 출력신호(N1)와 블럭 선택 어드레스 신호(an)를 NAND연산하여 제7 노드(N7)로 출력하는 제1 NAND게이트(NA1)와, 상기 제7 노드(N7) 및 제8 노드(N8)사이에 접속된 제1 인버터(IV1)와, 상기 제1 퓨즈 박스부(24)로 부터의 출력신호(srd1)와 상기 제8 노드(N8)의 신호를 NOR연산하여 제9 노드(N9)로 출력하는 제1 NOR게이트(NO1)와, 상기 제9 노드(N9) 및 제1 스페어 워드라인(SWL_up) 사이에 접속된 제2 인버터(IV2)로 구성된다. 그리고, 상기 제2 스페어 로오 검색 회로부(27)로 부터의 출력신호(N2)와 블럭 선택 어드레스 신호(an)를 NAND연산하여 제10 노드(N10)로 출력하는 제2 NAND게이트(NA2)와, 상기 제10 노드(N10) 및 제11 노드(N11)사이에 접속된 제3 인버터(IV3)와, 상기 제2 퓨즈 박스부(25)로 부터의 출력신호(srd2)와 상기 제11 노드(N11)의 신호를 NOR연산하여 제12 노드(N12)로 출력하는 제2 NOR게이트(NO2)와, 상기 제12 노드(N12) 및 제2 스페어 워드라인(SWL_dn) 사이에 접속된 제4 인버터(IV4)로 구성된다. 또한, 상기 제1 스페어 워드라인(SWL_up) 및 제2 스페어 워드라인(SWL_dn)의 신호를 NOR연산하여 상기 로오 디코더부(22)로 출력(nrd)하는 NOR게이트(NO3)로 구성된다.
먼저, 스페어 워드라인의 검색 모드에 대해 설명하기로 한다.
엑티브시(/RAS 신호가 '로직 하이에서 로직 로우로 천이할 때) 상기 제n 메모리 셀 블럭(21)에 해당하는 로우 어드레스 신호를 입력하면서 상기 제1 스페어 로오 검색 회로부(26)의 패드에 동작 전원을 인가하면, 제3도의 회로구성에 의한 동작에 의해 그 출력 노드(N1)는 '로직 하이'가 되어 상기 블럭 선택 어드레스 신호(an)와 결합함으로써 상기 스페어 로오 디코더부(23)를 동작시키게 된다. 이때 제1 스페어 워드라인(SWL_up)이 '로직 하이'가 되어 인이에블 된다.
마찬가지로, 엑티브시 상기 제n 메모리 셀 블럭(21)에 해당하는 로우 어드레스 신호를 입력하면서 상기 제2 스페어 로오 검색 회로부(27)의 패드에 동작 전압을 인가하면, 제3도의 회로구성에 의한 동작에 의해 그 출력 노드(N2)는 '로직 하이'가 되어 상기 블럭 선택 어드레스 신호(an)와 결합함으로써 상기 스페어 로오 디코더부(23)의 동작에 의해 제2 스페어 워드라인(SWL_dn)이 '로직 하이'가 되어 인에이블 된다.
상기 제1 스페어 워드라인(SWL_up) 및 제2 스페어 워드라인(SWL_dn)의 신호를 입력으로 하는 상기 제3 NOR게이트(NO3)의 출력 신호(nrd)는 '로직 하이'에서 '로직 로우'로 전이되어 상기 로오 디코더부(22)의 동작을 제어하게 된다. 이때, 상기 로오 디코더부(22)와 상기 스페어 로오 디코더부(23)는 메모리 셀 블럭 선택 어드레스에 의해서 그 동작이 제어된다. 메모리 셀 블럭을 선택하는 어드레스를 차례로 달리해 주면서 이와 같은 방법으로 게속하면 모든 메모리 셀 블럭에 있는 스페어 로오 디코더 회로를 동작시켜서 스페어 워드라인이나 그에 연결된 셀들의 결함 여부를 검색할 수 있다.
제5도는 제2도에 도시된 스페어 컬럼 디코더부(32)의 회로구성도로서, 상기 제1 스페어 컬럼 검색 회로부(35)로부터의 출력신호(N3) 및 제1 퓨즈 박스부(33)로 부터의 출력신호(scd1)를 NOR연산하여 제13 노드(N13)로 출력하는 제4 NOR게이트(NO4)와, 상기 제13 노드(N13) 및 제1 스페어 컬럼 라인(sy1) 사이에 접속된 제5 인버터(IV5)와, 상기 제2 스페어 컬럼 검색 회로부(36)로 부터의 출력신호(N4) 및 제2 퓨즈 박스부(34)로 부터의 출력신호(scd2)를 NOR연산하여 제14 노드(N14)로 출력하는 제5 NOR게이트(NO5)와, 상기 제14 노드(N14) 및 제2 스페어 컬럼라인(sy2) 사이에 접속된 제6 인버터(IV5)와, 상기 제1, 제2 스페어 컬럼라인(sy1, sy2)으로 부터의 신호를 NOR연산하여 상기 컬럼 디코더부(31)의 동작을 제어하는 신호(ncd)를 출력하는 제6 NOR게이트(NO6)로 구성된다.
상기 구성에 의하여 스페어 컬럼의 검색 모드를 설명하면, /CAS 신호가 '로직 하이'에서 '로직 로우'로 천이할 때 상기 제1 스페어 컬럼 검색 회로부(35)의 패드에 전원전압(Vcc)을 인가하면 제3 노드(N3)가 '로직 하이'이므로 상기 스페어 컬럼 디코더부(32)가 동작하여 제1 스페어 컬럼 선택 라인(sy1)이 '로직 하이'로 인에이블 된다. 그리고, /CAS 신호가 '로직 하이'에서 '로직 로우'로 천이할 때 상기 제2 스페어 컬럼 검색 회로부(36)의 패드에 전원전압(Vcc)을 인가하면 제4 노드(N4)가 '로직 하이'이므로 상기 스페어 컬럼 디코더부(32)가 동작하여 제2 스페어 컬럼 선택라인(sy2)이 '로직 하이'로 인에이블된다. 상기 제1 스페어 컬럼 선택라인(sy1) 또는 제2 스페어 컬럼 선택 라인(sy2)이 인에이블되면, 상기 제1, 제2 스페어 컬럼 선택 라인(sy1, sy2)을 입력으로 하는 제6 NOR게이트(NO6)의 출력신호(ncd)가 '로직 하이'에서 '로직 로우'로 천이하여 상기 컬럼 디코더부(31)의 동작을 제어하게 된다. 이렇게 하여 스페어 컬럼 선택 라인과 그에 연결된 셀의 결함 여부를 검색할 수가 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 로오/컬럼 리던던시 회로를 반도체 메모리 장치의 내부에 구현하게 되면, 종래에는 메모리 셀에 결함이 생겼을 경우 스페어 셀로 대체할 때 스페어 셀 자체에 이미 결함이 존재하게 되면 그 메모리 소자를 사용할 수 없게 되었으나, 본 발명에서는 스페어 셀에 결함이 있는지의 여부를 미리 확인하여 결함이 없는 셀로만 메모리 셀을 대체하기 때문에 메모리 소자의 수율을 높이는 효과가 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
Claims (2)
- 다수의 정상 메모리 셀 어레이와 결함이 있는 메모리 셀 어레이를 대치하기 위한 스페어 메모리 셀 어레이를 각각 구비하는 적어도 2 이상의 메모리 셀 블럭을 포함하는 반도체 메모리 장치에 있어서,정상 워드라인을 선택하여 구동하기 위한 로오 디코더 수단과,결함이 발생한 워드라인을 선택하는 어드레스를 프로그래밍하여 결함 워드라인의 어드레스를 검출하기 위한 제1 및 제2 퓨즈 박스부와,스페어 셀의 결함 여부를 리페어하기 전에 미리 검색하기 위해 패드로 인가되는 전원전압을 감지한 신호를 각각 출력하는 제1, 제2 스페어 로오 검색수단과,상기 제1, 제2 스페어 로오 검색 수단으로 부터의 출력신호와 메모리 셀 블럭 선택신호 및 상기 제1, 제2 퓨즈 박스부로 부터의 출력 신호가 논리조합된 신호에 의해 스페어 워드라인을 구동시키고 상기 로오 디코더 수단의 동작을 제어하는 신호를 출력하는 스페어 로오 디코더 수단과,정상 컬럼 선택 라인을 구동하기 위한 컬럼 디코더 수단과,결함이 발생한 컬럼 선택 라인을 선택하는 어드레스를 프로그래밍하여 결함 컬럼 선택 라인의 어드레스를 검출하기 위한 제1 및 제2 퓨즈 박스부와,스페어 셀의 결함 여부를 리페어하기 전에 미리 검색하기 위해 패드로 인가되는 전원전압을 감지한 신호를 각각 출력하는 제1, 제2 스페어 컬럼 검색수단과,상기 제1, 제2 스페어 컬럼 검색 수단으로 부터의 출력신호와 메모리 셀 블럭 선택신호 및 상기 제1, 제2 퓨즈 박스부로 부터의 출력 신호가 논리조합된 신호에 의해 스페어 컬럼 선택 라인을 구동시키고 상기 컬럼 디코더 수단의 동작을 제어하는 신호를 출력하는 스페어 컬럼 디코더 수단을 포함하는 것을 특징으로 하는 로오/컬럼 리던던시 회로.
- 제1항에 있어서,상기 제1, 제2 스페어 로오 검색 수단 및 제1, 제2 스페어 컬럼 검색 수단은 상기 패드 및 접지전압(Vss) 사이에 접속된 커패시터와, 상기 패드 및 출력단자 사이에 접속된 짝수 개의 인버터로 각각 구성되는 것을 특징으로 하는 로오/컬럼 리던던시 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960010215A KR100190764B1 (ko) | 1996-04-04 | 1996-04-04 | 반도체 메모리 장치의 로오/컬럼 리던던시 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960010215A KR100190764B1 (ko) | 1996-04-04 | 1996-04-04 | 반도체 메모리 장치의 로오/컬럼 리던던시 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970071841A KR970071841A (ko) | 1997-11-07 |
| KR100190764B1 true KR100190764B1 (ko) | 1999-06-01 |
Family
ID=19455085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960010215A KR100190764B1 (ko) | 1996-04-04 | 1996-04-04 | 반도체 메모리 장치의 로오/컬럼 리던던시 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100190764B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425456B1 (ko) * | 2001-08-02 | 2004-03-30 | 삼성전자주식회사 | 메이크-링크를 구비하는 퓨즈 박스, 이를 구비하는 리던던트 어드레스 디코더 및 메모리 셀 대체방법 |
-
1996
- 1996-04-04 KR KR1019960010215A patent/KR100190764B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425456B1 (ko) * | 2001-08-02 | 2004-03-30 | 삼성전자주식회사 | 메이크-링크를 구비하는 퓨즈 박스, 이를 구비하는 리던던트 어드레스 디코더 및 메모리 셀 대체방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970071841A (ko) | 1997-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100227058B1 (ko) | 반도체 기억장치 및 그 결함 검사방법 | |
| US6281739B1 (en) | Fuse circuit and redundant decoder | |
| US6104648A (en) | Semiconductor memory device having a large band width and allowing efficient execution of redundant repair | |
| KR100205006B1 (ko) | 자동 결함 블럭 맵핑 기능을 갖는 반도체 메모리 장치 | |
| EP0249903B1 (en) | Semiconductor memory device | |
| US5590085A (en) | Column redundancy device for semiconductor memory | |
| US7286419B2 (en) | Semiconductor memory device outputting identifying and roll call information | |
| KR0177740B1 (ko) | 반도체 메모리 장치의 리던던시 회로 및 그 방법 | |
| KR100462877B1 (ko) | 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법 | |
| US20090059682A1 (en) | Semiconductor memory device having antifuse circuitry | |
| US6868021B2 (en) | Rapidly testable semiconductor memory device | |
| JP2003007081A (ja) | 半導体集積回路装置 | |
| US5774471A (en) | Multiple location repair word line redundancy circuit | |
| KR100518394B1 (ko) | 퓨즈의 절단 인식 오류를 일으키기 어려운 반도체 장치 | |
| KR100639635B1 (ko) | 반도체 기억 장치 | |
| KR100362702B1 (ko) | 리던던트 디코더 회로 | |
| KR100190764B1 (ko) | 반도체 메모리 장치의 로오/컬럼 리던던시 회로 | |
| US6545920B2 (en) | Defective address storage scheme for memory device | |
| US6400620B1 (en) | Semiconductor memory device with burn-in test function | |
| KR0146175B1 (ko) | 반도체 기억장치의 컬럼 리던던시 장치 | |
| KR0166496B1 (ko) | 반도체 기억소자의 리던던시 장치 | |
| JP2001067891A (ja) | 半導体記憶装置 | |
| US5926421A (en) | Semiconductor memory devices with spare column decoder | |
| KR0161734B1 (ko) | 반도체 기억장치의 컬럼 리던던시 회로 | |
| KR100246347B1 (ko) | 반도체 메모리의 리던던시 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |