KR0140178B1 - 반도체 메모리장치의 결함 셀 구제회로 및 방법 - Google Patents

반도체 메모리장치의 결함 셀 구제회로 및 방법

Info

Publication number
KR0140178B1
KR0140178B1 KR1019940038502A KR19940038502A KR0140178B1 KR 0140178 B1 KR0140178 B1 KR 0140178B1 KR 1019940038502 A KR1019940038502 A KR 1019940038502A KR 19940038502 A KR19940038502 A KR 19940038502A KR 0140178 B1 KR0140178 B1 KR 0140178B1
Authority
KR
South Korea
Prior art keywords
repair mode
fuse
cell
address
selection signal
Prior art date
Application number
KR1019940038502A
Other languages
English (en)
Other versions
KR960025799A (ko
Inventor
신충선
석용식
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940038502A priority Critical patent/KR0140178B1/ko
Priority to TW084111811A priority patent/TW276340B/zh
Priority to DE19543834A priority patent/DE19543834B4/de
Priority to GB9525544A priority patent/GB2296583B/en
Priority to JP7342102A priority patent/JP2786614B2/ja
Priority to US08/580,737 priority patent/US5657280A/en
Publication of KR960025799A publication Critical patent/KR960025799A/ko
Application granted granted Critical
Publication of KR0140178B1 publication Critical patent/KR0140178B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

[청구범위에 기재된 발명이 속한 기술분야]
반도체 메모리장치의 결함 셀을 구제함
[발명이 해결하려고 하는 기술적 과제]
패키지된 반도체 메모리장치의 결함 셀 구제
[발명의 해결 방법의 요지]
패키지된 반도체 메모리장치에 결함 셀을 구제할 때, 리페어모드에서 결함 셀의 정보에 대응되는 리페어모드선택신호 및 퓨즈선택신호를 발생하고, 외부의 명령에 의해 리페어모드활성화클럭을 발생한 후, 리페어모드선택신호와 퓨즈선택신호를 분석하여 대응되는 퓨즈를 커팅하므로서 결함 셀의 어드레스를 프로그램한다. 그리고 정상 동작모드에서 로우스트로브어드레스 활성화시 외부 입력어드레스와 상기 프로그램어드레스를 비교하며, 비교과정에서 두 어드레스가 다를시 노말셀을 선택하고 두 어드레스가 동일할시 리던던트셀을 선택한다.
[발명의 중요한 용도]
패키지 이후 수행되는 번인 테스트 등에서 노말셀의 결함 발생시 패키지 상태에서 결함 셀을 구제함

Description

반도체 메모리장치의 결함 셀 구제회로 및 방법
제1도는 종래의 반도체 메모리장치에서의 구제 장치 구성도
제2도는 본 발명에 따른 반도체 메모리장치의 결함 셀 구제회로의 구성도
제3도는 제2도중 구제모드활성화회로의 구성도
제4도는 제2도중 구제모드활성회로의 구성도
제5도는 제2도중 구제모드디코더의 구성도
제6도는 제2도중 퓨즈제어회로에서 프로그램된 어드레스를 발생하는 회로의 구성도
제7도는 제2도중 퓨즈제어회로에서 리던던트셀활성화클럭을 발생하는 회로의 구성도
제8도는 제2도중 퓨즈제어회로에서 리던던트셀활성화클럭을 발생하는 회로의 또다른 구성도.
제9도는 제2도-제8도에서 퓨즈를 커팅하는 동작 특성을 도시하는 파형도.
제10도는 제2도-제8도에서 리던던트셀을 활성화시키는 동작 특성을 도시하는 파형도
*도면의 주요부분에 대한 부호의 설명
100:구제모드활성화회로 200:구제모드디코더
300:퓨즈제어회로 400:셀선택회로
500:노말셀 600:리던던트셀
본 발명은 반도체 메모리장치의 결함 셀 구제회로 및 방법에 관한 것으로, 특히 패키지 후 결함 셀들을 구제할 수 있는 회로 및 방법에 관한 것이다.
일반적으로 반도체 메모리장치에서는 수율 향상을 위하여 노말셀에서 결함이 발생된 셀을 대체하기 위한 여분의 셀인 리던던트셀(redundant cell)을 내장하고 있다. 또한 상기와 같이 결함이 발생된 셀의 어드레스를 프로그램하기 위한 퓨즈(fuse)와, 프로그램된 어드레스와 동일한 어드레스가 외부로부터 입력될 시 결함된 셀을 선택하지 않고 이에 대응되는 리던던트셀을 선택하는 리던던트셀선택회로도 내장한다.
상기와 같은 기능을 수행하는 종래의 반도체 메모리장치의 결함 셀 구제회로는 제1도와 같은 구성을 가질 수 있으며, 이는 Tatematsu에 의해 발명된 미합중국 특허 제4,473,895호에 개시되어 있다. 상기 제1도와 같은 구성의 결함 셀 구제회로는 결함된 셀의 어드레스를 저장하고, 외부에서 인가되는 어드레스와 저장된 결함 셀의 어드레스를 비교하여 리던던트셀의 선택유무를 결정하는 동작을 수행한다. 이때 결함된 셀의 어드레스는 퓨즈 61의 절단 유무 형태로 저장된다.
먼저 결함 셀의 어드레스를 프로그램하는 방법을 살펴보면, 결함이 발생된 셀의 어드레스를 저장하는 수단은 퓨즈 61이 된다. 이때 결함 셀의 어드레스를 프로그램하기 위해서는 하기와 같은 퓨즈 절단 방법을 사용한다. 먼저 패드 63에 고전압을 가하고 결함이 발생된 셀의 어드레스에 해당하는 어드레스를 외부에서 인가하면, 어드레스 Ai(i=0-8)와 /Ai의 둘중 한 노드 상태가 하이 논리 상태가 되고, 이로인해 해당 노드에 연결된 엔모오스트랜지스터 62는 온 상태가 된다. 그러면 상기 고전압에 기인하는 큰 전류가 상기 퓨즈 61을 통해 흐르게 되며, 이에따라 대응되는 노드의 퓨즈 61이 절단된다. 이때 상기 어드레스 Ai와 /Ai가 인가되는 2개의 엔모오스트랜지스터 62에 연결된 2개의 퓨즈 61중 1개는 반드시 절단되며, 상기 2개의 퓨즈 61중 어떤 퓨즈가 절단되는가에 따라 결함 어드레스 1비트가 저장되는 것이다.
두 번째로 위와 같이 결함 셀을 구제한 후 결함 셀에 해당하지 않는 어드레스가 외부로부터 입력된 경우를 살펴보면, 반도체 메모리장치가 활성화될 시 먼저 클럭 ΦP에 의해 엔모오스트랜지스터 64가 턴온된다. 그러면 상기 노드 L은 전원전압 레벨로 프리차지된다. 이때 결함 셀에 해당하지 않는 어드레스가 외부에서 입력되면 절단되지 않은 퓨즈 61에 연결된 엔모오스트랜지스터 62중 적어도 1개가 턴온된다. 그러면 상기 노드 L은 로우논리 상태로 방전하게 되며, 그 결과 엔모오스트랜지스터 65는 턴오프된다. 이후 클럭 ΦR이 인에이블되면, 노드/P는 로우 논리레벨로 방전되고 상기 /P가 로우 논리인 경우 정상적인 셀이 선택된다.
세 번째로 결함 셀에 해당하는 어드레스가 외부로부터 입력되는 경우를 살펴보면, 클럭 ΦP에 의해 상기 노드 L이 하이 논리 상태로 프리차지된 이후 어드레스가 입력될시 프로그램된 어드레스와 동일한 어드레스가 된다. 따라서 절단된 퓨즈 61에 연결된 엔모오스트랜지스터 62는 모두 턴오프된다. 따라서 상기 노드 L은 방전통로가 형성되지 않으므로, 상기 노드 L은 하이 논리상태를 유지하고 그 결과 엔모오스트랜지스터 65는 턴온 상태를 유지한다. 엔모오스트랜지스터 65가 턴온상태를 유지하므로 클럭 ΦR에 의해서 엔모오스트랜지스터 66이 잠시 턴온되더라도 노드/P는 하이논리상태를 유지하며, 상기 노드/P가 하이논리 상태이면 결함된 셀이 선택되지 않고 대신 리던던트셀을 선택하게 된다.
그러나 상기와 같은 종래의 반도체 메모리장치에서는 결함된 셀의 어드레스를 저장할시 퓨즈를 사용하고 프로그램 방법으로 전기적인 절단 방법이나 레이저 빔을 이용한 절단 방법을 사용하였다. 그러나 레이저 빔을 사용하게 되면 웨이퍼(wafer) 상태에서 검출된 결함 셀의 구제가 가능하지만 패키지(package) 상태에서 검출된 결함 셀의 구제가 불가능하다. 또한 상기 제1도와 같이 전기적인 퓨즈를 사용하더라도 퓨즈 절단용 전원을 인가하기 위하여 별도의 패드 63이 필요하다면 패키지 이후에 구제하는 것이 불가능한 문제점을 가지게 된다.
반도체 메모리장치의 집적도가 증대될수록 메모리 셀 수는 많아지고 칩 사이즈가 증대되며 디자인 룰(design rule)이 작아지게 되므로 결함 셀의 발생빈도는 커지며, 이에따라 웨이퍼 상태에서는 물론 패키지 이후에 테스트한 결과 검출된 결함 셀도 구제하여 수율을 증대시키는 것이 매우 중요하다. 특히 소자의 신뢰성을 보장하기 위해 번인 테스트(burn-in test)로 결함 셀을 검출하는 것은 필수적인 테스트 항목으로서, 이때 검출된 결함 셀을 구제할 수 있다면 수율을 증대시키는데 있어서 매우 큰 효과를 가질 수 있다. 이때 번인 테스트는 주로 패키지 상태에서 이루어지므로, 패키지 이후에 결함 셀을 구제할 수 있는 장치가 필요하다.
따라서 본 발명의 목적은 반도체 메모리장치에서 패키지 이후에 발생된 결함 셀을 구제할 수 있는 회로 및 방법을 제공함에 있다.
본 발명의 다른 목적은 반도체 메모리장치의 결함 셀 구제회로에서 별도로 추가되는 핀 없이 패키지 상태에서 결함 셀의 어드레스를 프로그램할 수 있는 회로 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 반도체 메모리장치에서 패키지 후 별도의 핀을 구비하지 않고 외부 입력에 따라 정상 동작과 구분되는 결함 구제모드를 설정할 수 있는 회로 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 반도체 메모리장치에서 패키지 후 외부의 입력에 따라 다수의 결함 구제모드를 수행할 수 있는 결함 셀 구제회로 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 반도체 메모리장치에서 패키지 후 결함 구제모드에서 외부의 입력에 따라 결함 셀의 어드레스를 프로그램하고, 정상 동작모드에서 프로그램된 어드레스와 비교하여 비교결과에 따라 노말셀 또는 리던던트셀을 선택할 수 있는 회로 및 방법을 제공함에 있다.
이러한 본 발명의 목적들을 달성하기 위하여 본 발명은 노말셀 및 리던던트셀을 구비하고, 리던던트셀활성화클럭의 발생 유무에 따라 상기 셀을 선택하는 수단을 구비하는 반도체 메모리장치에서 패키지 후 결함 셀을 구제하는 회로가; 패키지된 상태에서 특정신호 입력시 활성화되어 리페어모드활성화클럭을 발생하는 수단과;
적어도 두 개의 리페어모드선택신호 입력단자들을 구비하며, 상기 리페어모드활성화클럭 입력시 활성화되어 상기 리페어모드선택신호를 디코딩하여 리페어모드지정클럭들을 발생하는 수단과; 적어도 두 개의 퓨즈선택신호 입력단자들 및 외부 어드레스신호 입력단자들을 구비하고, 리페어모드시 상기 특정 리페어모드지정클럭과 상기 특정 퓨즈선택신호를 조합하여 내부의 퓨즈를 제어하여 결함 셀의 어드레스를 프로그램하는 수단들 및 정상동작모드시 상기 프로그램어드레스와 상기 외부 어드레스를 비교하여 상기 리던던트셀활성화클럭을 발생하는 제어수단으로 구성된 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다.
하기 설명에서 리페어모드지정클럭 및 퓨즈제어회로를 한정하여 구체적인 회로 도시한 것 등과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다.
여기에서 사용되는 용어들을 하기와 같이 정의한다.
ΦMI는 패키지된 상태에서 결함 셀을 구제하기 위하여 리페어모드를 활성화시키는 클럭(post package repair mode enable clock)이다. PMi(i=1,2,…,n)는 리페어모드선택신호이다. ΦRMi(i=1,2,…,n)는 상기 리페어모드신호 PMi를 디코딩하여 결정되는 리페어모드지정클럭이다. PAi(i=1,2,…,q)는 프로그램어드레스를 발생하는 수단의 퓨즈를 선택하는 신호이다 . Ai(i=1,2,…,r)은 정상동작모드시 외부로부터 입력되는 어드레스신호이다. ΦRE는 프로그램어드레스와 외부로부터 입력된 어드레스를 비교하여 노말셀을 선택할 것인가 또는 리던던트셀을 선택할 것인가를 결정하는 리던던트셀활성화클럭이다. PC는 리페어모드를 활성화시키는 고전압신호이다. ΦINIT는 리페어모드활성화클럭 ΦMI의 래치를 초기화시키는 신호이다. ΦC는 패키지 이후 리페어모드를 활성화하기 위한 특정 타이밍 감지신호이다. ΦFij(i=1,2,…,m, j=1,21,…,q)는 상기 리페어지정클럭 ΦRMi 및 퓨즈선택신호 ΦPAj의 논리조합에 의해 발생되는 프로그램어드레스로서, 결함 셀의 어드레스를 의미한다. ΦP는 퓨즈박스의 프리차지클럭이다.
제2도는 본 발명에 따른 반도체 메모리장치에서 결함 셀을 구제하는 회로의 구성을 도시하는 도면이다. 본 발명에 따른 결함 셀 구제회로에서는 먼저 패키지 후에 리페어모드로 진입하는 구성을 가지며, 리페어모드에서는 리페어모드를 선택하는 신호들 및 선택된 리페어모드에서 퓨즈를 절단하여 프로그램어드레스를 발생하기 위한 퓨즈선택신호들을 입력한다. 그러면 상기 리페어모드선택신호 PM들을 디코딩하여 리페어모드지정클럭 ΦRM들을 발생하고, 이런 리페어모드지정클럭 ΦRM들과 퓨즈선택신호 PA들을 조합하여 선택적으로 퓨즈를 절단하면 프로그램어드레스 ΦFij들이 발생된다. 이후 정상동작모드가 수행될시 상기 프로그램어드레스 ΦFij와 외부에서 입력되는 어드레스 A를 비교하여 동일한 값을 가지면 리던던트셀활성화클럭 ΦRE를 발생하여 리던던트셀을 선택하고, 두 어드레스값이 다르면 리던던트셀활성화클럭 ΦRE를 발생하지 않으므로서 노말셀을 선택한다.
상기 제2도에서 리페어모드활성화회로 100은 패키지 이후 리페어모드로 진입하기 위한 회로로서, 본 발명에서 2가지의 방법으로 상기 리페어모드로 진입하는 것을 도시하고 있다.
제3도는 상기 리페어모드활성화회로 100의 제1실시예로서, 일종의 고전압감지회로로서 구현한다. 여기서 고전압 PC는 리페어모드를 수행하기 위해 외부에서 인가되는 전압으로서 전원전압보다 매우 큰 전압레벨을 갖는다. 상기 제3도의 구성을 살펴보면, 엔모오스트랜지스터 111은 상기 고전압 PC를 드레인전극 및 게이트전극에 공통접속되고 소오스전극은 접속노드 121에 접속된다. 엔모오스트랜지스터 112는 전원전압 VCC에 드레인전극 및 게이트전극이 공통접속되고 소오스전극은 접속노드 121에 접속된다. 피모오스트랜지스터 113은 상기 접속노드 121 및 122 사이에 연결되며, 게이트전극이 전원전압 VCC에 연결된다. 엔모오스트랜지스터 114 및 115는 상기 접속노드 122 및 접지전압 사이에 직렬연결되며, 게이트전극이 전원전압 VCC에 공통 연결된다. 상기 접속노드 122와 출력단 사이에는 인버터 116 및 117이 직렬연결된다. 상기와 같은 구성에서 엔모오스트랜지스터 111의 드레시홀드전압을 Vtn이라고 하고 피모오스트랜지스터 113의 드레시홀드전압을 Vtp라 하면, 입력단으로 입력되는 상기 고전압신호 PC가 Vcc+Vtn+Vtp 이상의 전압으로 인가되는 경우 상기 엔모오스트랜지스터 111 및 피모오스트랜지스터 113은 턴온된다. 그러면 상기 접속노드 122에 하이 논리신호가 발생되어 상기 리페어모드활성화클럭 ΦMI가 출력된다.
제4도는 상기 리페어모드활성화회로 100의 제2실시예로서, 정상동작모드에서는 사용하지 않는 타이밍을 이용하는 방식을 회로로 구현한 것이다. 여기서 ΦC는 특정모드신호로서, 본 발명에서는 이를 패키지 이후에 발생되는 리페어모드감지신호로 이용한다. 또한 리페어를 종료하면, 156을 절단하여, 특정 타이밍이 감지되어 ΦC가 활성화되어도 ΦMI는 활성화되지 못하도록 해준다. 이것은 불필요한 리페어모드 재진입을 방지한다. 상기 퓨즈 156을 절단하기 위해서는 이 퓨즈에 대응되는 리페어모드지정클럭 ΦRMi 및 퓨즈선택신호 PAj를 하이 논리 상태로 천이하면 된다. 상기 제4도의 구성을 살펴보면, 낸드게이트 151은 상기 리페어모드지정클럭 ΦRMi 및 퓨즈선택신호 PAj를 수신하여 부논리곱한다. 인버터 152는 상기 낸드게이트 151의 출력을 반전출력한다. 엔모오스트랜지스터 153은 접속노드 171 및 접지전압 사이에 연결되며 게이트전극이 상기 인버터 152에 연결된다. 퓨즈 156은 전원전압과 상기 접속노드 171 사이에 연결된다. 인버터 155는 접속노드 171 및 172 사이에 연결된다. 엔모오스트랜지스터 150 및 157은 상기 접속노드 171 및 접지전압 사이에 연결되며, 엔모오스트랜지스터 150의 게이트전극이 인버터 154를 통해 래치초기화클럭 ΦINIT와 연결되고, 엔모오스트랜지스터 157의 게이트전극이 상기 접속노드 172에 연결된다. 엔모오스트랜지스터 157의 게이트전극이 상기 접속노드 172에 연결된다. 낸드게이트 158은 일측 입력단이 접속노드 172에 연결되고, 타측 입력단이 접속노드 174에 연결되며, 출력단이 상기 접속노드 173에 연결된다. 낸드게이트 159는 일측 입력단이 상기 접속노드 173에 연결되고 타측 입력단이 리페어모드감지신호 ΦC와 연결되며, 출력단이 접속노드 174에 연결된다. 인버터 160은 상기 접속노드 174 및 출력단 사이에 연결된다. 상기 제4도의 동작을 살펴보면, 초기화 모드시 상기 래치초기화클럭 ΦINIT을 하이 논리신호가 발생한다. 그러면 상기 래치초기화클럭 ΦINIT이 상기 엔모오스트랜지스터 150의 일측 게이트전극으로 인가되므로, 상기 엔모오스트랜지스터 150은 턴오프되며, 따라서 노드 171은 하이 논리상태로 천이된다. 이후 상기 엔모오스트랜지스터 157 및 인버터 155의 래치 기능에 의해 상기 접속노드 171은 계속하여 하이 논리상태로 유지된다. 이와 같은 상태에서 상기 리페어모드활성화클럭 ΦMI는 상기 리페어모드감지신호 ΦC에 의해 결정된다. 상기 리페어모드감지신호 ΦC는 정상적인 동작에서는 사용되지 않는 신호로서, 상기 리페어모드감지신호 ΦC가 활성화되면 상기 리페어모드활성화클럭 ΦMI도 활성화되어 리페어모드로 진입하기 위한 신호를 발생한다. 이후 상기 리페어모드에서 리페어를 수행하여 퓨즈제어회로 300에서 프로그램어드레스의 발생이 완료되면, 특정 퓨즈 156에 대응하는 리페어지정클럭 ΦRMi 및 퓨즈선택신호 PAj를 하이 논리신호로 천이시킨다. 그러면 상기 낸드게이트 151 및 인버터 152에 의해 엔모오스트랜지스터 153으로 하이 논리신호가 인가된다. 이때 상기 엔모오스트랜지스터 153은 퓨즈 156을 절단할 수 있도록 사이즈가 매우 큰 트랜지스터를 사용한다. 따라서 상기 엔모오스트랜지스터 153이 턴온되면. 상기 퓨즈 156을 통해 매우 큰 전류가 흐르게 되므로 상기 퓨즈 156이 절단된다. 그러면 상기 접속노드 172가 하이 논리상태로 초기화되어 접속노드 173은 로우 논리상태로 고정된다. 따라서 이후 상기 리페어모드감지신호 ΦC가 활성화되어도 상기 접속노드 173에 의해 리페어모드활성화클럭 ΦMI는 활성화되지 않는다. 여기서 리페어 수행 후에 퓨즈 156을 절단하는 이유는 정상적인 동작 모드에서 리페어모드로 진입하는 것을 방지하기 위함이다.
상기 리페어모드활성화클럭 ΦMI가 활성화되면, 리페어모드선택신호 PM1-PMn을 입력하여 리페어모드지정클럭 ΦRM1-ΦRMN을 발생하는 리페어모드디코더가 활성화된다. 이때 상기 리페어모드디코더 200은 상기 리페어모드활성화클럭 ΦMI가 활성화되면 입력되는 리페어모드선택신호 PM1-PMn를 디코딩하여 수행하고자 하는 리페어모드를 지정하는 리페어모드지정클럭 ΦRM1-ΦRMN중의 한 개의 클럭을 활성화시켜 선택된 모드를 지시하는 기능을 수행한다. 이때 하나의 리페어모드가 아닌 다수개의 리페어모드가 필요한 이유는 하기와 같다. 먼저, 일반적으로 다수개의 결함 셀의 리페어가 필요한데, 프로그램되어야 할 결함 셀의 어드레스도 다수개인 반면에 프로그램에 필요한 어드레스의 핀수는 제한이 되어 있다. 따라서 다수개의 결함 셀 어드레스를 프로그램하기 위해서는 다수개의 리페어모드를 설정하여 리페어모드를 전환시켜가면서 순차적으로 어드레스들을 프로그램하여야 한다. 두 번째로 다이내믹 램던 억세스 메모리(DRAM) 등과 같은 반도체 메모리장치는 어드레스 멀티플렉싱 방식을 사용하는데, 어드레스 멀티플렉싱 방식에서는 어드레스 핀의 수가 필요한 어드레스 수 보다 작다. 이런 경우에도 결함 셀의 어드레스를 프로그램하기 위해서는 다수개의 리페어모드가 필요하다.
제5도는 상기와 같은 리페어모드디코더 200의 구성을 도시하고 있다.
상기 제5도는 상기한 바와 같이 리페어모드선택신호 PM1-PMn의 비트 수의 조합만큼 구비될 수 있으며, 이때 각 디코더들은 상기 리페어모드활성화클럭 ΦMI에 의해 각각 인에이블되어 입력되는 리페어모드신호 PM1-PMn을 디코딩한 후 리페어모드지정클럭 ΦRM1-ΦRMN을 발생한다.
상기와 같이 리페어모드디코더 200가 출력하는 리페어모드지정클럭 ΦRM1-ΦRMm은 퓨즈제어회로 300으로 인가된다. 상기 퓨즈제어회로 300은 상기 리페어모드지정클럭 ΦRM1-ΦRMn과 퓨즈선택신호 PA1-PAq의 논리를 분석하여 프로그램어드레스 ΦFij를 발생하는 수단과, 상기 프로그램어드레스 ΦFij와 외부 어드레스 A1-Ar을 비교하여 리던던트셀활성화클럭 ΦRE를 발생하는 수단을 구비한다. 즉, 상기 퓨즈제어회로 300은 리페어모드에서 퓨즈를 절단하는 형태로 결함 셀의 어드레스를 저장하며, 정상 동작모드에서는 외부에서 인가되는 어드레스를 프로그램된 어드레스와 비교하여 노말셀 500 또는 리던던트셀 600을 선택하기 위한 신호를 발생한다. 상기 퓨즈제어회로 300에서 퓨즈선택신호 PA1-PAq는 프로그램될 어드레스와 각 비트 데이타들로서 어드레스입력단자들과 중복이 가능하다. 이는 리페어모드와 정상동작모드를 분리하여 사용하기 때문이다. 같은 이유로 리페어모드선택신호 PM1-PMn도 어드레스입력단자와 중복이 가능하다. 그러나 상기 리페어모드선택신호 PM1-PMn과 퓨즈선택신호 PA1-PAq는 리페어모드에서 동시에 사용되는 신호이므로, 두 신호입력단들의 중복은 불가능하다.
본 발명에서는 상기 리페어모드선택신호 PM1-PMn과 퓨즈선택신호 PA1-PAq를 어드레스입력단자를 이용하여 입력한다. 여기서 어드레스입력단자수가 8이고 프로그램되어야할 결함 셀 어드레스의 수도 8이라고 가정하면, A5-A8어드레스 입력단자를 리페어모드선택신호 PMi의 입력단자로 할당하고, A1-A4 어드레스 입력단자를 퓨즈선택신호 PAj의 입력단자로 할당하면, 하기와 같이 설정할 수 있다.
PM1=A5 PA1=A1
PM2=A6 PA2=A2
PM3=A7 PA3=A3
PM4=A8 PA4=A4
여기서 상기 리페어모드선택신호 PMi의 갯수가 4이므로 각 지정된 리페어모드에서 4비트의 프로그램될 어드레스를 지정할 수 있다. 이때 결함 셀의 어드레스가 8비트로 지정된다고 가정하면, 2개의 리페어모드를 순차적으로 지정하면 되며, 선택가능한 리페어모드의 수가 16이므로 8개의 결함 셀 어드레스를 프로그램할 수 있다. 위와 같은 구성으로 상기 퓨즈제어회로 300을 구성한 경우를 예로하여 살펴본다.
제6도는 상기 퓨즈제어회로 300에서 프로그램어드레스를 발생하는 수단의 구성을 도시하고 있다. 상기 제6도의 구성은 1비트의 프로그램어드레스 ΦFij를 발생하는 과정을 도시하고 있으며, 이런 구성은 상기 리페어모드의 수 및 퓨즈선택신호의 수에 비례하는 만큼 구성되어야 한다. 상기 프로그램어드레스 발생수단의 구성을 살펴보면,
낸드게이트 311은 상기 리페어모드지정클럭 ΦRMi 및 퓨즈선택신호 PAj를 수신하여 부논리곱한다. 인버터 312는 상기 낸드게이트 311의 출력을 반전출력한다. 엔모오스트랜지스터 313은 접속노드 321 및 접지전압 사이에 연결되며 게이트전극이 상기 인버터 312에 연결된다. 퓨즈 316은 전원전압과 상기 접속노드 321 사이에 연결된다. 인버터 315는 접속노드 321 및 322 사이에 연결된다. 엔모오스트랜지스터 310 및 317은 상기 접속노드 321 및 322 사이에 연결된다. 엔모오스트랜지스터 310 및 317은 상기 접속노드 321 및 접지전압 사이에 연결되며, 상기 엔모오스트랜지스터 310의 게이트전극이 인버터 314를 통해 래치초기화클럭 ΦINIT와 연결되고, 상기 엔모오스트랜지스터 317의 게이트전극이 상기 접속노드 322에 연결된다. 인버터 318은 상기 접속노드 322 및 출력단 사이에 연결된다. 상기 제6도의 동작을 살펴보면, 초기화모드시 상기 래치초기화클럭 ΦINIT을 하이 논리신호로 발생한다.
그러면 상기 래치초기화클럭 ΦINIT이 상기 엔모오스트랜지스터 310의 일측 게이트전극으로 인가되므로, 상기 엔모오스트랜지스터 310은 턴오프되며, 따라서 노드 321은 하이 논리상태로 천이된다. 이후 상기 엔모오스트랜지스터 317과 인버터 315의 래치 기능에 의해 상기 접속노드 321은 계속하여 하이 논리상태로 유지된다. 따라서 특정 리페어모드지정클럭 ΦRMi 및 퓨즈선택신호 PAj가 발생되지 않으면, 상기 퓨즈 316은 절단되지 않고 이때는 인버터 318을 통해 하이 논리신호의 프로그램어드레스 ΦFij가 발생된다. 이때 상기 특정 리페어지정클럭 ΦRMi 및 퓨즈선택신호 PAj가 하이 논리신호로 발생되면, 상기 낸드게이트 311 및 인버터 312에 의해 엔모오스트랜지스터 313으로 하이 논리신호가 인가된다. 이때 상기 엔모오스트랜지스터 313은 퓨즈 316을 절단할 수 있도록 사이즈가 매우 큰 트랜지스터를 사용한다.
따라서 상기 엔모오스트랜지스터 313이 턴온되면, 상기 퓨즈 316을 통해 매우 큰 전류가 흐르게 되므로 상기 퓨즈 316이 절단된다. 그러면 상기 접속노드 322가 하이 논리상태로 초기화되며 따라서 인버터 318을 통해 로우 논리신호의 프로그램어드레스 ΦFij가 발생된다. 따라서 상기와 같은 프로그램 과정을 반복하면, 해당하는 프로그램 발생수단들의 퓨즈가 절단되어 설정된 리페어모드에서의 프로그램어드레스들이 발생된다.
위와 같은 동작을 순차적으로 반복수행하면, ΦRM1 모드에서는 ΦF11, ΦF12, ΦF13, ΦF14의 프로그램어드레스가 발생되고, ΦRM2 모드에서는 ΦF21, ΦF22, ΦF23, ΦF24의 프로그램어드레스가 발생된다. 상기와 같이 8비트의 프로그램어드레스가 발생되면, 제7도와 같은 구성을 갖는 리던던트활성화클럭 ΦRE를 발생하는 수단으로 인가된다.
상기 제7도는 리던던트활성화클럭 ΦRE를 발생하는 제1실시예로서, 그 구성을 살펴보면 상기 8비트의 프로그램어드레스 ΦF11, ΦF12, ΦF13, ΦF14, ΦF21, ΦF22, ΦF23, ΦF24와 외부 입력어드레스 A1-A8의 일치 유무를 비교하는 수단 351-358과, 상기 전원전압과 비교수단 351-358의 공통출력라인 사이에 연결되고 게이트전극이 퓨즈박스프리차지클럭 ΦP에 연결되는 피모오스트랜지스터 350로 구성된다. 여기서 상기 비교수단 351-358은 각각 상기 피모오스트랜지스터 350의 드레인전극에 연결되며 자신의 프로그램어드레스 ΦFij에 게이트전극이 연결되는 엔모오스트랜지스터 51과, 상기 피모오스트랜지스터 350의 드레인전극에 연결되며 인버터 52를 통해 반전된 자신의 프로그램어드레스ΦFij에 게이트전극이 연결되는 엔모오스트랜지스터 53과, 상기 엔모오스트랜지스터 51의 소오스전극과 접지전압 사이에 연결되며 게이트전극이 자신의 반전 어드레스/Ar에 연결되는 엔모오스트랜지스터 54와, 상기 엔모오스트랜지스터 53의 소오스전극과 접지전압 사이에 연결되며 게이트전극이 자신의 어드레스 Ar에 연결되는 엔모오스트랜지스터 55로 구성된다. 여기서 상기 비교수단 351-358에서 프로그램어드레스와 외부 어드레스와의 관계는 하기와 같다.
상기 제7도의 동작을 살펴보면, 피모오스트랜지스터 350은 상기 퓨즈박스프리차지신호 ΦP가 로우 논리신호로 발생되면 턴온되어 출력라인을 프리차지한다. 이와 같은 상태에서 상기 비교수단 351-358은 각각 상기 프로그램어드레스 ΦF11, ΦF12, ΦF13, ΦF14, ΦF21, ΦF22, ΦF23, ΦF24와 외부 입력어드레스 A1-A8을 비교한다. 이때 상기 프로그램어드레스와 하나라도 일치하지 않는 외부어드레스가 인가되면, 상기 프리차지된 전하를 접지전압으로 방전하게 되어, 상기 리던던트활성화클럭 ΦRE는 로우 논리신호로 발생된다. 그러나 상기 프로그램어드레스와 모든 비트 데이타가 일치하는 외부어드레스가 인가되면, 상기 프리차지된 전하를 접지전압으로 방전하는 패스가 차단되어, 상기 리던던트활성화클럭 ΦRE는 하이 논리신호로 발생된다.
제8도는 리던던트활성화클럭 ΦRE를 발생하는 제2실시예로서, 그 구성을 살펴보면 상기 8비트의 프로그램어드레스 ΦF11, ΦF12, ΦF13, ΦF14, ΦF21, ΦF22, ΦF23, ΦF24의 상태에 따라 외부 입력어드레스 A1-A8를 전달하는 수단 371-378과, 리던던트셀의 사용유무를 판단하는 신호 ΦF31을 반전시키는 인버터 381과, 상기 전달수단 371-378의 출력과 상기 인버터 381의 출력 신호를 리던던트셀의 사용유무를 판단하는 신호 ΦFE를 수신하여 부논리곱하는 낸드게이트 382 및 상기 낸드게이트 382의 출력을 반전하여 출력하는 인버터 383으로 구성된다. 여기서 신호 ΦF31은 프로그램어드레스 발생수단과 동일한 구성을 가진 회로의 출력으로서 이 회로에 포함된 퓨즈의 절단여부는 리던던트셀의 사용유무를 결정한다. 상기 제8도와 같은 구성은 스테틱 로직(static logic)으로 구현한 것으로서, 프리차지 클럭과 프리차지 소자를 사용하지 않는 대신 리던던트셀의 사용 유무를 결정하는 Φ31을 별도로 지정하여 사용한다.
제2도에서 셀선택회로 400은 상기 리던던트셀활성화클럭 ΦRE의 논리에따라 노말셀 500 또는 리던던트셀 600을 설정하는 기능을 수행한다. 따라서 상기 셀선택회로 400은 셀을 억세스하기 위한 디코더들과, 셀에 데이타를 입출력하는 수단들, 그리고 이들 디코더들과 입출력수단들을 제어하는 모든 수단들을 통칭한다.
제9도는 본 발명에 따른 리페어모드수행시 상기 제2도-제8도의 동작 특성을 도시하는 파형도로서, 리페어모드를 수행하고자 하는 경우 먼저 상기 911과 같이 리페어모드디코더 200에 리페어모드선택신호 PMi를 입력하고 912와 같이 퓨즈제어회로 300에 퓨즈선택신호 PAj를 입력한다. 그리고 리페어모드활성화회로 100을 제어하여 리페어모드로 진입한다. 제9도는 고전압신호 PC를 이용하여 리페어모드로 진입하는 예를 도시하고 있다. 상기 제9도에서 913과 같이 고전압신호 PC가 입력되면, 제3도와 같은 구성을 갖는 리페어모드활성화회로 100은 상기 고전압신호 PC의 입력을 검출하여 914와 같이 리페어모드활성화클럭 ΦMI를 발생한다. 상기 리페어모드활성화클럭 ΦMI가 발생되면, 상기한 바와 같이 리페어모드디코더 200은 상기 리페어모드선택신호 PMi를 디코딩하여 리페어모드지정클럭 ΦRMi를 발생하며, 퓨즈제어회로 300에서 제6도와 같은 구성을 갖는 프로그램어드레스 발생수단은 상기 리페어모드지정클럭 ΦRMi과 퓨즈선택신호 PAj에 대응되는 퓨즈가 존재하는 수단을 구동하여 퓨즈를 커팅한다. 따라서 상기와 같이 퓨즈가 커팅되면 결함 셀의 어드레스로 프로그램되는 것이다.
제10도는 상기와 같이 리페어모드를 수행하여 결함 셀의 어드레스를 프로그램한 후 리페어모드를 종료하고 정상동작모드를 수행하는 동작 과정을 도시하고 있다. 먼저 951과 같이 로우어드레스스트로브 RASB가 활성화되면 데이타를 억세스하는 대기상태에서 동작모드 상태로 천이된다. 상기 로우어드레스스트로브신호가 활성화되면, 952와 같이 초기화모드를 수행하기 위하여 래치초기화클럭 ΦINIT가 활성화되고, 또한 954와 같이 프리차지클럭 ΦP가 활성화된다. 따라서 상기 제6도와 같은 프로그램어드레스 발생수단은 초기에 953과 같이 프로그램 유무에 따른 논리를 정확하게 설정하게 되며, 제7도와 같은 구성을 갖는 리던던트셀활성화클럭 ΦRE를 발생하는 수단은 954와 같이 전원전압레벨로 프리차지된다. 이후 상기 리던던트셀활성화클럭 ΦRE를 발생하는 수단에 955와 같이 외부어드레스 AK가 입력되면, 상기 리던던트셀활성화클럭 ΦRE를 발생하는 수단은 상기 외부어드레스 AK와 프로그램어드레스 ΦFij의 일치 유무를 비교하여 리던던트셀활성화클럭 ΦRE를 발생한다. 그러면 상기 셀선택회로 400은 상기 리던던트셀활성화클럭 ΦRE의 논리를 분석하여 로우논리신호일 경우에는 노말셀 500을 선택하며, 하이 논리신호일 경우에는 리던던트셀 600을 선택한다.
상술한 바와같이 반도체 메모리장치에서 패키지 이후에 수행되는 번 인테스트 등에 의해 결함 셀이 발생될 경우에도 용이하게 결함 셀을 구제할 수 있으며, 결함 셀을 구제할시 별도의 외부 입력핀을 사용하지 않고 결함이 발생된 셀들의 어드레스를 프로그램할 수 있는 이점이 있다. 또한 리페어모드를 자유롭게 설정할 수 있어 제한된 핀으로도 다수개의 결함 셀 어드레스를 프로그램할 수 있는 이점이 있다.

Claims (11)

  1. 노말셀 및 리던던트셀을 구비하고, 리던던트셀활성화클럭의 발생 유무에 따라 상기 셀을 선택하는 수단을 구비하는 반도체 메모리장치에서 패키지 후 결함 셀을 구제하는 회로에 있어서, 패키지된 상태에서 특정신호 입력시 활성화되어 리페어모드활성화클럭을 발생하는 수단과, 적어도 두개의 리페어모드선택신호 입력단자들을 구비하며, 상기 리페어모드활성화클럭 입력시 활성화되어 상기 리페어모드선택신호를 디코딩하여 리페어모드지정클럭들을 발행하는 수단과, 적어도 두개의 퓨즈선택신호 입력단자들 및 외부 어드레스신호 입력단자들을 구비하고, 리페어모드시 상기 특정 리페어모드선택신호와 상기 특정 퓨즈선택신호를 조합하여 내부의 퓨즈를 제어하여 결함 셀의 프로그램어드레스를 발생하는 수단들 및 정상동작모드시 상기 프로그램어드레스와 상기 외부 어드레스를 비교하여 상기 리던던트셀활성화클럭을 발생하는 제어수단으로 구성된 것을 특징으로 하는 반도체 메모리장치의 결함 셀 구제회로.
  2. 제1항에 있어서, 리페어모드시 상기 리페어모드선택신호 입력단자들 및 퓨즈선택신호 입력단자들은 상기 어드레스단자인 것을 특징으로 하는 반도체 메모리장치의 결함 셀 구제회로.
  3. 제2항에 있어서, 제어수단이, 상기 리페어모드지정클럭들 및 퓨즈선택신호의 수에 대응되는 수로 구비되며, 각각의 수단은 내부에 퓨즈를 구비하고, 상기 각 수단이 상기 리페어모드시 수신되는 지정된 특정 리페어모드지정클럭 및 퓨즈선택신호를 조합하여 두 신호의 논리에 따라 상기 퓨즈를 절단하므로 상기 결함 셀에 대응되는 프로그램어드레스를 발생하는 수단과, 상기 프로그램어드레스들에 대응되는 수로구비되며, 정상동작모드시 상기 프로그램된 어드레스와 외부로부터 입력되는 어드레스를 비교하여 동일할시 상기 리페어모드활성화클럭을 발생하고, 상이할시 리페어모드활성화클럭을 발생하는 수단으로 구성된 것을 특징으로 하는 반도체 메모리장치의 결함 셀 구제회로.
  4. 제3항에 있어서, 상기 리페어모드활성화클럭을 발생하는 수단이, 리페어모드시 발생되는 고전압을 검출하여 상기 리페어모드활성화클럭을 발생하는 것을 특징으로 하는 반도체 메모리장치의 결함 셀 구제회로.
  5. 제3항에 있어서, 상기 리페어모드활성화클럭을 발생하는 수단이, 퓨즈와, 일단이 상기 퓨즈와 연결되고 타단이 특정 모드신호와 연결되며, 상기 모드신호 발생시 상기 리페어모드활성화클럭으로 래치하는 수단과, 상기 퓨즈와 연결되며, 리페어모드종료시 상기 퓨즈를 커팅하여 상기 리페어모드활성화클럭을 디스에이블시키는 수단으로 구성된 것을 특징으로 하는 반도체 메모리장치의 결함 셀 구제회로.
  6. 노말셀 및 리던던트셀을 구비하고, 리페어모드활성화클럭의 발생 유무에 따라 상기 셀을 선택하는 수단을 구비하는 반도체 메모리장치에서 패키지후 결함 셀을 구제하는 회로에 있어서, 패키지된 상태에서 특정 레벨의 고전압 검출시 리페어모드활성화클럭을 발생하는 수단과, 적어도 두개의 리페어모드선택신호 입력단자들을 구비하며, 상기 리페어모드활성화클럭 입력시 활성화되어 상기 리페어모드선택신호들을 디코딩하여 리페어모드지정클럭들을 발생하는 수단과, 상기 리페어모드지정클럭들을 입력하며 적어도 두개의 퓨즈선택신호 입력단자들을 구비하고, 상기 리페어모드지정클럭들 및 퓨즈선택신호의 수에 대응되는 수로 구비되며, 각각의 수단은 내부에 퓨즈를 구비하고, 상기 각 수단이 상기 리페어모드시 수신되는 지정된 특정 리페어모드지정클럭 및 퓨즈선택신호를 조합하여 두 신호의 논리에 따라 상기 퓨즈를 절단하므로 상기 결함 셀에 대응되는 프로그램어드레스를 발생하는 수단과, 외부 어드레스신호 입력단자들을 구비하고 상기 프로그램어드레스들에 대응되는 수로 구비되며, 정상동작모드시 상기 프로그램된 어드레스와 외부로부터 입력되는 어드레스를 비교하여 동일할시 상기 리던던트셀활성화클럭을 발생하고, 상이할시 리던던트셀비활성화클럭을 발생하는 수단으로 구성되는 것을 특징으로 하는 반도체 메모리장치의 결함 셀 구제회로.
  7. 제6항에 있어서, 리페어모드시 상기 리페어모드선택신호 입력단자들 및 퓨즈선택신호 입력단자들은 상기 어드레스단자인 것을 특징으로 하는 반도체 메모리장치의 결함 셀 구제회로.
  8. 노말셀 및 리던던트셀을 구비하고, 리던던트셀활성화클럭의 발생 유무에 따라 상기 셀을 선택하는 수단을 구비하는 반도체 메모리장치에서 패키지 후 결함 셀을 구제하는 회로에 있어서, 퓨즈를 구비하며, 패키지된 상태에서 특정 모드신호 감지시 리페어모드활성화클럭을 발생하고, 상기 리페어모드종료시 상기 퓨즈를 절단하여 영구적으로 리페어모드진입을 차단하는 수단과, 적어도 두개의 리페어모드선택신호 입력단자들을 구비하며, 상기 리페어모드활성화클럭 입력시 활성화되어 상기 리페어모드선택신호들을 디코딩하여 리페어모드지정클럭들을 발생하는 수단과, 상기 리페어모드지정클럭들을 입력하며 적어도 두개의 퓨즈선택신호 입력단자들을 구비하고, 상기 리페어모드지정클럭들 및 퓨즈선택신호의 수에 대응되는 수로 구비되며, 각각의 수단은 내부에 퓨즈를 구비하고, 상기 각 수단이 상기 리페어모드시 수신되는 지정된 특정 리페어모드지정클럭 및 퓨즈선택신호를 조합하여 두 신호의 논리에 따라 상기 퓨즈를 절단하므로 상기 결함 셀에 대응되는 프로그램어드레스를 발생하는 수단과, 외부 어드레스신호 입력단자들을 구비하고 상기 프로그램어드레스들에 대응되는 수로 구비되며, 정상동작모드시 상기 프로그램된 어드레스와 외부로부터 입력되는 어드레스를 비교하여 동일할시 상기 리던던트셀활성화클럭을 발생하고, 상이할시 리던던트셀비활성화클럭을 발생하는 수단으로 구성된 것을 특징으로 하는 반도체 메모리장치의 결함 셀 구제회로.
  9. 제8항에 있어서, 리페어모드시 상기 리페어모드선택신호 입력단자들 및 퓨즈선택신호 입력단자들은 상기 어드레스단자인 것을 특징으로 하는 반도체 메모리장치의 결함 셀 구제회로.
  10. 패키지된 반도체 메모리장치의 결함 셀을 구제하는 방법에 있어서, 리페어모드가, 결함 셀의 정보에 대응되는 리페어모드선택신호 및 퓨즈선택신호를 발생하는 과정과, 외부의 명령에 의해 리페어모드활성화클럭을 발생하는 과정과, 상기 리페어모드활성화클럭 발생시 상기 리페어모드선택신호와 퓨즈선택신호를 분석하여 대응되는 퓨즈를 커팅하므로서 결함 셀의 어드레스를 프로그램하는 과정으로 이루어지며, 정상동작모드가, 칩 활성화신호 입력시 외부 입력어드레스와 상기 프로그램어드레스를 비교하는 과정과, 상기 비교과정에서 두 어드레스가 다를시 노말셀을 선택하는 과정과, 상기 비교과정에서 두 어드레스가 동일할시 리던던트셀을 선택하는 과정으로 이루어짐을 특징으로 하는 반도체 메모리장치의 결함 셀 구제회로.
  11. 제10항에 있어서, 상기 칩 활성화신호가 로우 스트로브어드레스신호인 것을 특징으로 하는 반도체 메모리장치의 결함 셀 구제방법.
KR1019940038502A 1994-12-29 1994-12-29 반도체 메모리장치의 결함 셀 구제회로 및 방법 KR0140178B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019940038502A KR0140178B1 (ko) 1994-12-29 1994-12-29 반도체 메모리장치의 결함 셀 구제회로 및 방법
TW084111811A TW276340B (en) 1994-12-29 1995-11-07 Defective cell repairing circuit and method of semiconductor memory device
DE19543834A DE19543834B4 (de) 1994-12-29 1995-11-24 Defektzellen-Reparaturschaltkreis und Defektzellen-Reparaturverfahren für eine Halbleiterspeichervorrichtung
GB9525544A GB2296583B (en) 1994-12-29 1995-12-14 Defective cell repairing circuits and methods
JP7342102A JP2786614B2 (ja) 1994-12-29 1995-12-28 半導体メモリ装置の欠陥セル救済方法とその回路
US08/580,737 US5657280A (en) 1994-12-29 1995-12-29 Defective cell repairing circuit and method of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038502A KR0140178B1 (ko) 1994-12-29 1994-12-29 반도체 메모리장치의 결함 셀 구제회로 및 방법

Publications (2)

Publication Number Publication Date
KR960025799A KR960025799A (ko) 1996-07-20
KR0140178B1 true KR0140178B1 (ko) 1998-07-15

Family

ID=19404724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038502A KR0140178B1 (ko) 1994-12-29 1994-12-29 반도체 메모리장치의 결함 셀 구제회로 및 방법

Country Status (6)

Country Link
US (1) US5657280A (ko)
JP (1) JP2786614B2 (ko)
KR (1) KR0140178B1 (ko)
DE (1) DE19543834B4 (ko)
GB (1) GB2296583B (ko)
TW (1) TW276340B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353556B1 (ko) * 2000-10-25 2002-09-28 주식회사 하이닉스반도체 반도체 메모리의 리던던시 제어 회로
KR100919574B1 (ko) * 2007-12-21 2009-10-01 주식회사 하이닉스반도체 리던던시 회로

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0145888B1 (ko) * 1995-04-13 1998-11-02 김광호 반도체 메모리장치의 동작 모드 전환회로
DE19622275A1 (de) * 1996-06-03 1997-12-04 Siemens Ag Redundanzkonzept für integrierte Speicher mit ROM-Speicherzellen
US5668818A (en) * 1996-08-06 1997-09-16 Hewlett-Packard Co. System and method for scan control of a programmable fuse circuit in an integrated circuit
US5724282A (en) * 1996-09-06 1998-03-03 Micron Technology, Inc. System and method for an antifuse bank
US6008538A (en) * 1996-10-08 1999-12-28 Micron Technology, Inc. Method and apparatus providing redundancy for fabricating highly reliable memory modules
JP3361018B2 (ja) * 1996-11-11 2003-01-07 株式会社東芝 半導体記憶装置
US5898626A (en) * 1997-06-19 1999-04-27 Silicon Magic Corporation Redundancy programming circuit and system for semiconductor memory
US5867433A (en) * 1997-07-11 1999-02-02 Vanguard International Semiconductor Corporation Semiconductor memory with a novel column decoder for selecting a redundant array
US5999463A (en) * 1997-07-21 1999-12-07 Samsung Electronics Co., Ltd. Redundancy fuse box and semiconductor device including column redundancy fuse box shared by a plurality of memory blocks
US6154851A (en) * 1997-08-05 2000-11-28 Micron Technology, Inc. Memory repair
JP3237699B2 (ja) * 1997-08-11 2001-12-10 日本電気株式会社 半導体記憶装置
TW341367U (en) * 1997-10-28 1998-09-21 Utek Semiconductor Corp An auto repairing memory
JPH11242663A (ja) * 1998-02-25 1999-09-07 Mitsubishi Electric Corp メモリ容量切替方法及びその方法を適用する半導体装置
US6205063B1 (en) * 1998-08-26 2001-03-20 International Business Machines Corporation Apparatus and method for efficiently correcting defects in memory circuits
KR100510995B1 (ko) * 1999-01-09 2005-08-31 주식회사 하이닉스반도체 반도체장치의 리페어회로
DE19920721C2 (de) * 1999-05-05 2001-03-22 Siemens Ag Schaltungsanordnung zur Programmierung eines elektrisch programmierbaren Elementes
KR100322538B1 (ko) * 1999-07-05 2002-03-18 윤종용 래치 셀을 채용하는 리던던시 회로
JP3844917B2 (ja) 1999-07-26 2006-11-15 株式会社東芝 半導体記憶装置
US6346846B1 (en) 1999-12-17 2002-02-12 International Business Machines Corporation Methods and apparatus for blowing and sensing antifuses
JP2001210092A (ja) * 2000-01-24 2001-08-03 Nec Corp 半導体記憶装置
KR100328447B1 (ko) * 2000-02-21 2002-03-16 박종섭 안티퓨즈 리페어 회로
DE10018013A1 (de) * 2000-04-11 2001-10-18 Infineon Technologies Ag Integrierte Halbleiterschaltung, insbesondere Halbleiter-speicheranordnung und Verfahren zum Betrieb derselben
JP2002025288A (ja) * 2000-06-30 2002-01-25 Hitachi Ltd 半導体集積回路
KR100356774B1 (ko) 2000-11-22 2002-10-18 삼성전자 주식회사 반도체 메모리 장치의 결함 어드레스 저장 회로
KR100383259B1 (ko) * 2000-11-23 2003-05-09 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 프로그램된 불량어드레스 확인 방법
JP2002216493A (ja) * 2001-01-23 2002-08-02 Mitsubishi Electric Corp 救済修正回路および半導体記憶装置
DE10120670B4 (de) * 2001-04-27 2008-08-21 Qimonda Ag Verfahren zur Reparatur von Hardwarefehlern in Speicherbausteinen
US6395622B1 (en) 2001-06-05 2002-05-28 Chipmos Technologies Inc. Manufacturing process of semiconductor devices
JP4217388B2 (ja) * 2001-06-26 2009-01-28 株式会社東芝 半導体チップ及び半導体モジュール
US20030115538A1 (en) * 2001-12-13 2003-06-19 Micron Technology, Inc. Error correction in ROM embedded DRAM
KR100443508B1 (ko) * 2001-12-21 2004-08-09 주식회사 하이닉스반도체 반도체 메모리 모듈
KR100462877B1 (ko) * 2002-02-04 2004-12-17 삼성전자주식회사 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법
US7120068B2 (en) * 2002-07-29 2006-10-10 Micron Technology, Inc. Column/row redundancy architecture using latches programmed from a look up table
US7174477B2 (en) * 2003-02-04 2007-02-06 Micron Technology, Inc. ROM redundancy in ROM embedded DRAM
JP4510531B2 (ja) * 2004-06-16 2010-07-28 株式会社リコー リペア信号発生回路
DE102004056214B4 (de) * 2004-11-22 2006-12-14 Infineon Technologies Ag Speicherpuffer
KR100745403B1 (ko) * 2005-08-25 2007-08-02 삼성전자주식회사 반도체 메모리 장치 및 그 셀프 테스트 방법
US7721163B2 (en) * 2007-04-23 2010-05-18 Micron Technology, Inc. JTAG controlled self-repair after packaging
KR101124320B1 (ko) * 2010-03-31 2012-03-27 주식회사 하이닉스반도체 리던던시 회로
US9805828B1 (en) * 2017-02-21 2017-10-31 Micron Technology, Inc. Memory apparatus with post package repair

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0030245B1 (en) * 1979-06-15 1987-04-22 Fujitsu Limited Semiconductor memory device
JPS59121699A (ja) * 1982-12-28 1984-07-13 Toshiba Corp 冗長性回路変更装置
JPS62150599A (ja) * 1985-12-24 1987-07-04 Nec Corp メモリ回路
JPH02236900A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 情報記憶回路
JPH04228196A (ja) * 1990-04-18 1992-08-18 Hitachi Ltd 半導体集積回路
JPH04322000A (ja) * 1991-04-23 1992-11-11 Hitachi Ltd 半導体記憶装置
JPH05144290A (ja) * 1991-11-25 1993-06-11 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH05166396A (ja) * 1991-12-12 1993-07-02 Mitsubishi Electric Corp 半導体メモリ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353556B1 (ko) * 2000-10-25 2002-09-28 주식회사 하이닉스반도체 반도체 메모리의 리던던시 제어 회로
KR100919574B1 (ko) * 2007-12-21 2009-10-01 주식회사 하이닉스반도체 리던던시 회로

Also Published As

Publication number Publication date
JP2786614B2 (ja) 1998-08-13
GB2296583B (en) 1997-03-05
GB2296583A (en) 1996-07-03
DE19543834B4 (de) 2006-05-04
GB9525544D0 (en) 1996-02-14
US5657280A (en) 1997-08-12
TW276340B (en) 1996-05-21
KR960025799A (ko) 1996-07-20
DE19543834A1 (de) 1996-07-11
JPH08235892A (ja) 1996-09-13

Similar Documents

Publication Publication Date Title
KR0140178B1 (ko) 반도체 메모리장치의 결함 셀 구제회로 및 방법
JP2777091B2 (ja) 半導体メモリ装置のカラム冗長方法及びその回路
KR100505702B1 (ko) 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
JP2801877B2 (ja) 半導体メモリのバーンインテスト回路
US5617366A (en) Method and apparatus for a test control circuit of a semiconductor memory device
US5031142A (en) Reset circuit for redundant memory using CAM cells
KR100462877B1 (ko) 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법
US5781485A (en) Apparatus and method for controlling operating mode in semiconductor memory device
US20020044489A1 (en) Semiconductor memory device with redundancy logic cell and repair method
JPH07201200A (ja) 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法
US20030131336A1 (en) Programmable element latch circuit
US5901094A (en) Circuit for designating an operating mode of a semiconductor memory device
KR20020006366A (ko) 워드 라인 순차적 비활성화가 가능한 반도체 메모리장치의 디코딩 회로
KR940002272B1 (ko) 리던던시 기능을 가지는 반도체 메모리 장치
KR100253373B1 (ko) 반도체 메모리의 컬럼 퓨즈 리페어회로
US6275443B1 (en) Latched row or column select enable driver
US5659510A (en) Integrated circuit devices with reliable fuse-based mode selection capability and methods of operating same
KR100191775B1 (ko) 반도체 메모리 장치의 리페어 정보 저장 및 검출 회로
KR100390146B1 (ko) 번-인 테스트 기능을 구비한 반도체 메모리 장치
KR100919575B1 (ko) 반도체 메모리 소자의 병렬 테스트회로
KR960003404B1 (ko) 리던던시 장치를 가지는 반도체 메모리 장치
KR100246347B1 (ko) 반도체 메모리의 리던던시 회로
KR0172431B1 (ko) 저전력 소비용 반도체 메모리장치
KR100338812B1 (ko) 반도체 메모리 장치
KR20020062438A (ko) 마스터 퓨즈 회로를 구비한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941229

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19941229

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980310

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980310

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010215

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020207

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030207

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040206

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050202

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060207

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070228

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080303

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090309

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100216

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20110302

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20120229

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20120229

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150209