KR0145888B1 - 반도체 메모리장치의 동작 모드 전환회로 - Google Patents
반도체 메모리장치의 동작 모드 전환회로Info
- Publication number
- KR0145888B1 KR0145888B1 KR1019950008689A KR19950008689A KR0145888B1 KR 0145888 B1 KR0145888 B1 KR 0145888B1 KR 1019950008689 A KR1019950008689 A KR 1019950008689A KR 19950008689 A KR19950008689 A KR 19950008689A KR 0145888 B1 KR0145888 B1 KR 0145888B1
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- mode
- signal
- node
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리장치
2. 발명이 해결하려고 하는 기술적 과제
패키지된 반도체 메모리장치에서 동작 모드를 지정함
3. 발명의 해결 방법의 요지
반도체 메모리장치에서, 특정 신호 입력시 스위칭되어 퓨즈절단모드를 활성화시키는 수단과, 동작모드지정용 퓨즈를 구비하며, 상기 모드 지정 활성화신호 입력시 스위칭되어 상기 퓨즈를 전기적으로 절단하여 대응되는 동작 모드를 지정하는 모드선택수단을 구비하여, 패키지된 상태에서 원하는 동작모드를 선택함.
4. 발명의 중요한 용도
패키지된 반도체 메모리장치를 검증하여 최적의 동작 모드를 지정할 수 있음
Description
제1a도 및 제1b도는 종래의 반도체 메모리장치에서 모드전환회로의 구성을 도시하는 도면.
제2도는 제1도 각부 동작 특성을 도시하는 도면.
제3도는 본 발명에 따른 반도체 메모리장치에서 동작모드 전환회로의 구성을 도시하는 도면.
제4도는 제3도 중 퓨즈절단모드활성화부의 구성을 도시하는 도면.
제5a도 및 제5b도는 제3도 중 퓨즈절단제어부의 구성을 도시하는 도면.
제6a도 및 제6b도는 제3도 중 모드선택부의 구성을 도시하는 도면.
제7도는 제3도 각부의 동작 특성을 도시하는 파형도.
본 발명은 반도체 메모리장치에 관한 것으로, 특히 패키지가 완료된 상태에서 반도체 메모리장치의 동작모드를 지정할 수 있는 회로에 관한 것이다.
일반적으로 반도체 메모리장치에서 동일한 집적도를 갖는 반도체 메모리장치일 경우에도 흔히 다른 동작 모드를 갖는 경우가 있다. 예를 들어 64M DRAM의 경우, 입출력 핀의 수에 따라 *1, *4, *8, *16, --- 등이 있고, 리프레시 주기(refresh cycle)에 따라 8K 주기와 4K 주기가 있다. 또한 동작 방식에 따라 고속 페이지 모드(fast page mode), 스테틱 컬럼 모드(static column mode), 확장 데이타 출력 모드(extended data out mode) 등이 있다. 상기한 바와 같이 반도체 메모리장치에서 다양한 모드를 각각 별도의 칩으로 구현하려면 별도의 설계 과정이 필요하여 시간과 비용이 증대되며, 반도체 메모리장치의 종류가 다양할 경우 재고 물량 관리가 어렵게 된다. 위와 같은 문제점을 해결하기 위하여 보통 한개의 칩 내부에서 여러가지 동작 모드가 가능하도록 설계를 하고, 퓨즈를 이용하여 몇개의 동작 모드를 선택하여 제품을 구현하는 방법이 적용되고 있다.
이와 같이 퓨즈를 이용하여 몇개의 동작 모드를 선택하므로서 제품을 구현하는 방법이 적용되고 있으며, 이를 퓨즈 옵션(fuse option)이라 한다.
제1a도 및 제1b도는 반도체 메모리장치의 동작 모드를 선택하기 위해 퓨즈의 상태를 감지하는 종래의 회로도로서, 본원출원인에 의해 미합중국에 특허 출원하여 특허 허여된 특허 제4,996,672호에 개시되어 있으며, 제2도는 상기 제1도의 각 부 동작 특성을 도시하는 파형도이다. 상기 제1도에서 퓨즈121의 절단 유무에 따라 모드선택클럭ФM이 하이 논리 또는 로우 논리 상태를 유지한다. 여기서 상기 모드선택클럭ФM은 임의 동작 모드를 활성화 또는 비활성화시키는 신호이다.
최초 전원전압 Vcc가 제2도의 211과 같이 공급되면, 제2도의 212와 같이 전원신호ФVcc가 발생된다. 상기 전원신호ФVcc가 상기 212와 같이 로우 논리상태에서 하이 논리상태로 천이되면, 제1a도와 같은 펄스 발생회로에서 제2도의 213과 같은 모드활성화신호ФME를 발생한다. 이때 상기 모드활성화신호ФME의 펄스 주기는 인버터111-113의 지연 주기에 의해 설정된다. 상기 모드활성화신호ФME는 제1b도의 엔모오스트랜지스터122의 게이트전극에 연결된다. 따라서 상기 모드활성화신호ФME가 하이 논리를 유지하는 동안 엔모오스트랜지스터122가 턴온 상태에 있게 된다.
먼저 퓨즈121이 절단되지 않은 상태의 동작을 살펴보면, 제2도의 213과 같이 모드활성화신호ФME가 하이 논리상태로 유지되는 동안 퓨즈121과 엔모오스트랜지스터122를 통해 전류가 흐르게 된다. 여기서 상기 퓨즈121의 저항을 Rf라 하고 엔모오스트랜지스터122의 턴온 저항을 Rm이라 하면, 노드151의 전압은인 상태를 유지한다. 이후 상기 모드활성화신호ФME가 로우 논리상태로 비활성화되면, 엔모오스트랜지스터122가 턴오프되고 노드151의 전압은 전원전압Vcc까지 올라간다. 상기 노드 151가 전원전압Vcc로 되면 노드152는 인버터123에 의해 로우 논리상태로 천이되어 엔모오스트랜지스터124를 오프시킨다. 따라서 상기 인버터123 및 엔모오스트랜지스터124에 의해 노드152는 로우 논리상태로 래치되며, 그 결과 모드선택클럭ФM은 로우 논리가 된다.
두번째로 퓨즈121이 절단된 상태의 동작을 살펴보면, 상기 제2도의 213과 같이 모드활성화신호ФME가 하이 논리상태로 유지되는 동안 상기 엔모오스트랜지스터122가 턴온된다. 이때 상기 퓨즈121이 절단된 상태이므로, 상기 노드151로 전류가 흐르지 않는다. 따라서 상기 노드151의 전위는 로우 논리상태로 완전 방전된다. 상기 노드151이 로우 논리상태가 되면, 노드152는 인버터123에 의해 하이 논리상태로 천이되어 엔모오스트랜지스터124를 턴온시킨다. 따라서 상기 노드152는 하이 논리상태를 유지하며, 그 결과 모드선택클럭ФM은 하이 논리가 된다.
상기와 같은 종래의 모드선택회로에서 퓨즈121은 레이저로 절단한다. 따라서 반도체 메모리장치의 모드선택은 웨이퍼 상태에서만 가능하다. 이는 다시말하면, 레이저로 상기 퓨즈121을 절단하므로서 패키지(package) 이후에는 모드 지정을 수행할 수 없음을 의미한다. 이때 패키지 이후에 반도체 메모리장치의 동작 모드를 지정할 수 없으면, 하기와 같은 점에서 불리하다. 먼저 다양한 제품군의 반도체 메모리장치에 대한 재고 물량 관리가 어려워진다. 즉, 수요가 갑자기 증가되었을때, 웨이퍼 상태의 반도체 메모리장치의 재고를 관리하는 경우 패키지 공정과 테스트 과정에서 많은 시간이 소요되는 문제점이 야기된다. 또한 특정 동작모드를 지정한 후 패키지 상태로 반도체 메모리장치의 재고를 관리하는 경우 특정 모드의 제품 수요 예측이 부정확하거나 급격한 수요의 변동이 발생되면 해당하는 동작모드의 제품이 부족해지거나 또는 과잉상태가 된다. 두번째로 전체적인 수율 증대가 어려워진다. 즉, 특정 동작 모드에서 테스트한 결과 불합격된 반도체 메모리장치인 경우에도 다른 동작 모드에서는 정상적으로 동작할 수 있다. 이는 각 동작 모드마다 설계 마진이 상이하므로, 특정 동작 모드에서 메모리 동작이 수행되지 않더라도 다른 동작 모드에서는 정상적으로 동작을 수행할 수 있는 경우가 발생될 수 있다. 그러나 웨이퍼 상태에서 동작 모드를 지정하는 경우에는 패키지 이후에 다른 동작 모드로 전환할 수 없게 된다.
따라서 본 발명의 목적은 반도체 메모리장치에서 패키지 이후에 동작 모드를 지정할 수 있는 회로를 제공함에 있다.
본 발명의 다른 목적은 반도체 메모리장치에서 다수개의 모드 선택수단을 구비하여 칩의 상태에서 선택적으로 동작모드를 지정할 수 있는 회로를 제공함에 있다.
이러한 본 발명의 목적들을 달성하기 위하여 본 발명의 반도체 메모리장치는, 특정 신호 입력시 스위칭되어 동작 모드 지정을 활성화시키는 수단과, 퓨즈를 구비하며 상기 모드 지정 활성화신호 입력시 스위칭되어 상기 퓨즈를 전기적으로 절단하여 대응되는 동작 모드를 지정하는 모드선택수단으로 구성되어, 패키지 이후에 동작모드를 지정할 수 있는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들 중 동일한 부품들은 가능한한 어느 곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
여기에서 사용는, ФENT라는 용어는 퓨즈절단활성화클럭을 나타낸다. ФFCE라는 용어는 퓨즈절단제어클럭을 나타낸다. ФMi라는 용어는 특정모드선택클럭을 나타낸다. PC라는 용어는 퓨즈절단모드진입요구신호를 나타낸다. ФVCC라는 용어는 전원신호를 나타낸다. ФME라는 용어는 모드활성화신호를 나타낸다. Ai라는 용어는 모드선택어드레스를 나타낸다.
제3도는 본 발명에 따라 패키지된 반도체 메모리장치의 모드를 지정하는 장치의 구성을 도시하는 블럭 구성도로서, 퓨즈절단모드활성화부301은 신호PC를 입력한다. 상기 퓨즈절단모드활성화부310은 상기 신호PC가 활성화될 시 이를 감지하여 퓨즈절단활성화클럭ФENT를 발생한다. 퓨즈절단제어부320은 상기 퓨즈절단활성화클럭ФENT 및 모드제어어드레스AO를 입력한다. 상기 퓨즈절단제어부320은 퓨즈절단모드를 제어하기 위한 퓨즈를 구비하며, 상기 퓨즈절단활성화클럭ФENT 입력시 상기 모드제어어드레스AO의 상태에 따라 상기 퓨즈의 절단을 제어한다. 그리고 상기 퓨즈절단제어부320은 상기 퓨즈의 절단 유무에 따라 ФFCE를 발생한다. 즉, 상기 퓨즈절단제어부320은 상기 모드제어어드레스AO가 활성화될 시 상기 퓨즈를 절단하여 상기 퓨즈절단모드를 종료시키는 신호ФFCE를 발생한다. 그리고 상기 모드제어어드레스AO가 비활성화된 상태일 시 상기 신호ФENT의 상태에 따라 상기 퓨즈절단활성화클럭ФENT가 활성화상태이면 상기 퓨즈절단모드를 수행시키기 위한 신호ФFCE를 발생하고 상기 신호ФENT가 비활성화상태이면 상기 퓨즈절단모드를 비활성화시키기 위한 신호ФFCE를 발생한다. 모드선택부330-1∼모드선택부330-n은 내부에 각각 지정된 동작모드를 선택하기 위한 퓨즈를 구비하며, 상기 신호ФFCE를 공통 입력하고 모드선택어드레스A1-An 중 대응되는 모드선택어드레스Ai를 입력한다. 상기 모드선택부330-1∼모드선택부330-n은 상기 신호ФFCE가 활성화된 상태일 시 각각 대응되는 모드선택어드레스Ai가 활성화되면, 내부의 퓨즈가 절단되어 지정된 동작모드의 선택을 활성화시킨다.
상기와 같은 구성을 갖는 반도체 메모리장치의 동작 모드 지정동작을 살펴보면, 패키지 이후에 퓨즈절단모드(fuse cutting mode)로 진입하기 위한 회로를 구비하고, 일단 퓨즈절단모드로 진입하면 모드선택어드레스Ai에 의해 특정 동작 모드를 지정하기 위한 퓨즈들을 선택적으로 절단하여 해당하는 반도체 메모리장치의 동작 모드를 지정한다.
먼저 상기 퓨즈절단모드활성화부310은 신호PC를 고전압신호로 사용한다고 가정하면, 제4도와 같은 구성을 갖는 고전압감지회로로 구현할 수 있다. 상기 신호PC는 퓨즈절단모드로 진입하기 위한 신호로서, 반도체 메모리장치의 동작전원전압보다 더 높은 전압레벨을 갖는 고전압신호이다. 엔모오스트랜지스터411은 상기 신호PC의 입력단에 드레인전극과 게이트전극이 공통 연결되며, 소오스전극이 노드451에 연결된다. 엔모오스트랜지스터412는 전원전압VCC에 드레인전극과 게이트전극이 공통 접속되며, 소오스전극이 노드451에 접속된다. 피모오스트랜지스터413은 소오스전극이 노드451에 연결되고 드레인전극이 노드452에 연결되며 게이트전극이 전원전압VCC에 연결된다. 엔모오스트랜지스터414 및 415는 상기 노드452 및 접지전압VSS 사이에 직렬 연결되며 게이트전극이 전원전압VCC에 공통연결된다. 인버터416 및 417은 상기 노드452 및 출력단 사이에 직렬 연결된다. 상기 인버터416 및 인버터417은 상기 노드452로 발생되는 신호ФENT를 씨모오스 레벨의 신호로 변환하여 출력한다.
상기와 같은 구성을 갖는 퓨즈절단모드활성화부310의 동작을 살펴보면, 신호PC를 감지하여 퓨즈절단모드의 진입을 표시하는 내부 클럭신호인 신호ФENT를 발생시킨다. 이때 상기 신호PC는 전원전압VCC보다 더 높은 전압레벨을 갖는 고전압신호라고 가정한다. 여기서 엔모오스트랜지스터411의 드레시홀드전압을 Vtn이라 하고 피모오스트랜지스터413의 드레시홀드전압을 Vtp라 하며 공급되는 동작전압을 VCC라 하면, 상기 신호PC는 VCC+Vtn+Vtp 이상의 전압레벨을 가져야 한다.
상기 신호PC가 입력되지 않는 경우 상기 노드451에는 VCC-Vtm이 나타난다. 이때 상기 노드451과 노드452 사이에 연결되는 피모오스트랜지스터413의 게이트전극이 전원전압VCC에 연결되어 있으므로, 상기 피모오스트랜지스터413은 오프된다. 상기 피모오스트랜지스터413이 오프되면 노드452가 로우 논리상태가 되므로, 인버터416 및 인버터417을 통해 출력되는 신호ФENT는 로우 논리신호로 출력된다. 결국 상기 신호PC가 입력되지 않으면 상기 신호ФENT가 비활성화되어 퓨즈절단모드로의 진입이 차단된다.
상기 신호PC가 입력되는 경우, 상기 신호PC는 VCC+Vtn+Vtp 이상의 전압레벨을 가지므로 엔모오스트랜지스터411은 턴온된다. 그러면 상기 노드451에는 상기 엔모오스트랜지스터411의 드레시홀드전압Vtn 만큼 강하된 후 노드451에 나타난다. 이때 상기 노드451에 나타나는 전압은 VCC+Vtp 이상의 전압레벨을 갖는다. 따라서 상기 노드451과 상기 피모오스트랜지스터413의 게이트 노드 사이의 전압차는 상기 피모오스트랜지스터413의 드레시홀드전압Vtp 이상의 전압차를 가지므로, 상기 피모오스트랜지스터413도 턴온된다. 그러면 노드452에는 하이 논리상태의 전원전압VCC가 나타난다. 상기 노드452의 전압은 인버터416 및 417을 통해 씨모오스 레벨의 하이 논리신호로 출력된다. 상기 인버터417이 출력하는 신호는 클럭ФENT로서, 하이 논리상태로 출력될 시 퓨즈절단모드를 활성화시키는 클럭으로 동작한다.
상기 퓨즈절단모드활성화부310은 신호PC가 입력될 시 이를 감지하여 클럭ФENT를 활성화시키는 기능을 수행하며, 이때 상기 신호PC는 VCC+Vtn+Vtp 이상의 전압레벨을 갖는 신호로서, 제품 사양에 명시된 입력 전압의 최고치보다 커야한다. 그렇지 않으면 상기 신호PC가 통상적인 입력신호와 구분이 불가능해진다.
본 발명에서는 상기 퓨즈절단모드활성화부310을 고전압감지회로로 구성된 예로 설명하였지만, 또 다른 방법으로 상기 퓨즈절단모드활성화부310은 사용되지 않는 특정 타이밍을 감지하는 회로로 구성할 수도 있다. 이런 경우, 상기 퓨즈절단모드활성화부310은 외부 입력핀으로 입력되는 특정 타이밍을 감지하여 클럭ФENT를 활성화시킨다. 이때 신호PC는 상기의 특정 타이밍신호가 됨을 알 수 있다.
상기 클럭ФENT는 모드선택부330-1∼330-n에 직접 입력되어 각각 대응되는 특정 동작모드를 지정하기 위한 퓨즈들을 절단할 수 있는 제어신호로 사용할 수 있다. 그러나 본 발명에서는 상기 클럭ФENT를 상기 모드선택부330-1∼330-n에 직접 입력하지 않고, 퓨즈절단제어부320을 더 구비하여 상기 클럭ФENT에 의해 클럭ФFCE를 활성화시키므로서 퓨즈절단동작을 수행한다. 상기와 같은 퓨즈절단제어부320을 사용하는 이유는, 상기 클럭ФENT를 모드선택부330-1∼330-n에 직접 입력할경우 발생할 수 있는 원치않는 퓨즈의 절단을 방지하기 위함이다. 이를 위하여 제조시 상기 신호PC의 사양을 제품에 명시하고, 사용자에게 해당하는 사양들을 정확하게 주지시켜야 한다. 또한 상기와 같이 원치않는 퓨즈의 절단을 방지시키기 위하여, 제품을 사양을 사용자에게 주지시킨다 할지라도, 사용자의 부주의나 신호의 잡음 등에 의해 불필요한 퓨즈의 절단 동작이 수행될 수 있다. 이런 문제점을 해결하기 위하여 본 발명에서는 퓨즈절단모드활성화부310 및 모드선택부330-1∼330-n 사이에 상기 퓨즈절단제어부320을 더 구비하며, 그 실행예가 제5a도 및 제5b도로 도시되어 있다.
상기 퓨즈절단제어부320은 제5b도에 도시된 바와 같이 퓨즈524를 구비하며, 상기 퓨즈524는 전기적으로 절단이 가능한 퓨즈(electrical fuse)이다. 그리고 상기 퓨즈524의 절단을 제어하기 위하여 엔모오스트랜지스터523은 사이즈를 크게한다. 따라서 상기 엔모오스트랜지스터523은 상기 클럭ФFCE 및 절단제어어드레스AO가 동시에 활성화될 시 턴온되어 큰 전류의 통로를 형성하게 되므로서, 상기 퓨즈524를 절단하게 되는 것이다.
먼저 상기 클럭ФENT가 활성화되지 않은 상태에서의 동작을 살펴본다. 상기 클럭ФENT가 비활성화 상태인 경우 로우 논리상태가 되며, 이로 인해 낸드게이트529는 노드554에 하이 논리신호를 발생한다. 그리고 인버터530에 의해 노드555에는 로우 논리신호가 출력되므로, 결국 상기 클럭ФFCE는 로우 논리로 비활성화되며, 따라서 퓨즈 절단 동작을 수행할 수 없는 상태가 된다. 또한 상기 노드555의 출력은 낸드게이트521의 입력으로 궤환되며, 낸드게이트521은 상기 로우 논리상태의 클럭ФFCE에 의해 클럭제어어드레스AO의 논리에 관계없이 하이 논리신호를 출력하게 되므로, 상기 엔모오스트랜지스터523은 턴오프 상태가 된다. 따라서 퓨즈524는 절단되지 않는 상태를 유지한다.
두번째로 상기 클럭ФENT가 활성화된 상태에서 절단제어어드레스AO가 비활성화된 상태의 동작을 살펴본다. 최초 동작전압VCC가 공급되면, 상기 동작전압VCC가 안정화되는 시점에서 전원신호ФVCC가 발생된다. 그리고 상기 전원펄스ФVCC는 낸드게이트514에 직접 인가되는 동시에 인버터511-513을 통해 지연된 후 낸드게이트514의 또 다른 입력으로 인가된다. 따라서 상기 전원펄스ФVCC가 발생된 후, 상기 인버터511-513에 의해 설정되는 지연 주기 동안 펄스신호를 발생한다. 그리고 인버터515는 상기 로우 논리의 펄스신호를 하이 논리로 반전시켜 출력한다. 상기 인버터515의 출력은 신호ФME가 된다.
상기 신호ФME가 하이 논리의 펄스로 활성화되어 출력되면, 제5b도의 엔모오스트랜지스터525가 턴온된다. 그러면 상기 퓨즈524 및 엔모오스트랜지스터525를 통하는 전류 통로가 형성되므로, 노드551는 퓨즈524의 저항 및 엔모오스트랜지스터525의 저항비에 대응되는 전압이 유지된다. 이후 상기 신호ФME가 로우 논리상태로 천이되면 상기 엔모오스트랜지스터525가 오프되므로 노드551에는 상기 전원전압VCC 레벨의 하이 논리상태가 된다. 따라서 노드552는 인버터526에 의해 로우 논리상태가 되며, 이로인해 엔모오스트랜지스터527은 오프된다. 상기 노드522가 로우 논리상태가 되면, 노드553은 낸드게이트528에 의해 하이 논리상태가 된다.
따라서 일측 입력이 상기 클럭ФENT와 연결되는 낸드게이트의 다른 입력이 상기 노드553에 연결되므로, 상기 낸드게이트529는 상기 클럭ФENT의 논리에 따라 노드554의 논리 상태를 결정한다. 이때 상기 클럭ФENT가 하이 논리상태로 활성화되면 상기 노드554는 로우 논리상태가 된다. 그리고 인버터530은 상기 노드554의 로우 논리신호를 반전하여 하이 논리신호로 출력한다. 따라서 상기 클럭ФFCE가 활성화되어 모드선택부330-1∼330-n으로 동시에 인가된다. 상기 클럭ФFCE가 활성화되면, 상기 모드선택부330-1∼330-n은 대응되는 모드선택어드레스Ai가 활성화될 시 내부의 퓨즈를 절단하여 해당하는 동작모드를 지정하게 되는 것이다.
세번째로 원하는 동작모드를 지정한 후 퓨즈절단모드를 불가능하게 제어하고자 하는 경우, 상기와 같이 클럭ФFCE가 활성화된 상태에서 퓨즈절단제어어드레스AO를 하이 논리상태로 활성화시킨다. 그러면 상기 노드555에 일측 입력이 연결되는 낸드게이트521은 클럭ФFCE가 하이 논리를 유지하는 상태에서 하이 논리의 AO어드레스를 입력하게 되므로, 로우 논리신호를 출력하게 된다. 그리고 인버터522는 상기 낸드게이트521의 로우 논리출력을 하이 논리신호로 반전한다. 그러면 상기 노드551과 접지전압VSS 사이에 연결되는 엔모오스트랜지스터523이 턴온되므로, 상기 퓨즈524 및 엔모오스트랜지스터523을 경유하는 전류 통로가 형성된다. 이때 상기 엔모오스트랜지스터523은 사이즈가 큰 트랜지스터이므로 큰 전류의 통로를 형성하게 되며, 이로인해 상기 퓨즈524가 절단된다.
상기 퓨즈524가 절단된 상태에서 신호ФME가 활성화되면, 전원전압VCC와 노드551의 통로가 차단된 상태에서 엔모오스트랜지스터525가 온되므로 노드551은 로우 논리상태로 천이된다. 상기 노드551이 로우 논리상태가 되면, 노드552는 인버터526에 의해 하이 논리상태로 반전된다. 그러면 엔모오스트랜지스터527이 턴온되므로, 상기 노드551은 로우 논리 상태를 유지하게 된다. 이때 상기 인버터526 및 엔모오스트랜지스터527은 래치동작을 수행하므로, 결국 엔모오스트랜지스터527은 상기 신호ФME가 로우 논리상태로 천이되더라도 계속하여 턴온 상태를 유지하게 되며, 따라서 상기 노드551은 로우 논리상태를 유지하고 노드552은 하이 논리상태를 유지하게 된다. 그리고 최초 전원 공급시, 상기 ФENT는 비활성화 상태이므로 로우 논리상태이다. 그러면 낸드게이트529에 의해 노드554는 하이 논리상태가 되며, 따라서 낸드게이트528에 의해 노드553은 로우 논리상태를 유지하게 된다. 그러므로 상기 퓨즈524가 절단된 상태에서 상기 클럭ФENT가 하이 논리상태로 활성화되더라도 상기 노드553이 로우 논리상태를 유지하게 되므로 상기 클럭ФFCE를 하이 논리로 활성화시킬 수 없게 된다. 따라서 상기 퓨즈524가 절단되면, 상기 클럭ФENT의 논리에 관계없이 클럭ФFCE는 활성화되지 못하므로 퓨즈절단모드를 수행할 수 없게 된다.
상기 클럭ФFCE를 입력하는 모드선택부330-1∼330-n은 반도체 메모리장치에 사용될 수 있는 각종 동작 모드의 수에 대응되는 수로 구비한다. 즉, 다이내믹 랜덤 억세스 메모리장치의 동작 모드를 살펴보면, 입출력 핀의 수에 따라 *1, *4, *8, *16, ---의 동작모드들이 존재하며, 리프레시 주기에 따라 8K 주기, 4K 주기의 동작 모드들이 존재할 수 있고, 또한 동작 방식에 따라 고속 페이지 모드, 스테틱 컬럼 모드, 확장 데이타 출력 모드들이 존재할 수 있다. 따라서 위와 같은 다양한 동작 모드들을 지정하기 위해서 동작 모드의 수에 대응되는 수로 상기 모드선택부들을 구비하여야 한다. 그리고 상기 모드선택부330-1∼330-n은 내부에 각각 대응되는 동작 모드들을 지정하기 위한 퓨즈들을 구비한다. 이들 동작모드지정용 퓨즈들은 각각 대응되는 동작모드의 선택 유무를 결정하는 기능을 수행하며, 해당하는 퓨즈가 절단되면 이에 대응되는 동작모드가 지정되는 것이다. 또한 상기 퓨즈의 절단 유무를 실행하기 위하여 상기 클럭ФFCE를 공통 입력하는 동시에 각각 대응되는 모드선택어드레스Ai를 입력한다. 따라서 상기 모드선택부330-1∼330-n의 각각은 상기 클럭ФFCE 및 대응되는 모드선택어드레스Ai가 동시에 활성화될 시 대응되는 퓨즈를 절단하여 지정된 동작모드를 활성화시키는 클럭ФMi를 발생한다. 상기 모드선택부330-1∼330-n의 구성은 제6a도 및 제6b도와 같이 구성할 수 있다.
상기 제6a도 및 제6b도의 구성은 하나의 모드선택부에 대응되는 구성이다. 여기서 상기 퓨즈624는 전기적인 퓨즈(electrical fuse)이며, 엔모오스트랜지스터623은 상기 퓨즈624를 절단할 수 있는 전류 통로를 형성할 수 있도록 큰 사이즈를 갖게 설계한다.
먼저 상기 퓨즈624가 절단되지 않은 경우, 최초 전원전압VCC가 공급되면 제6a도와 같은 구성에 의해 상기한 바와 같이 인버터611-613에 의해 설정되는 지연주기 동안 활성화되는 신호ФME가 발생된다. 상기 신호ФME가 활성화되면 엔모오스트랜지스터625가 턴온되어, 퓨즈624 및 엔모오스트랜지스터625을 경유하는 전류 통로가 형성된다. 이때 상기 퓨즈624 및 엔모오스트랜지스터625를 통하는 전류 통로가 형성되면, 노드651은 퓨즈624의 저항 및 엔모오스트랜지스터625의 저항 비에 대응되는 전압이 유지된다. 이후 상기 신호ФME가 로우 논리상태로 천이되면 상기 엔모오스트랜지스터625가 오프되므로 노드651에는 상기 전원전압VCC 레벨의 하이 논리상태가 된다. 따라서 노드652는 인버터626에 의해 로우 논리상태가 되며, 이로인해 엔모오스트랜지스터627은 오프된다. 상기 노드652가 로우 논리상태가 되면, 인버터628 및 629를 통해 출력되는 클럭ФMi는 로우 논리상태로 비활성화된다. 이는 해당하는 동작모드가 선택되지 않았음을 의미한다.
두번째로 상기 퓨즈624가 절단되지 않은 상태에서 클럭ФFCE가 활성화되고 대응되는 모드선택어드레스Ai가 활성화되지 않으면, 상기 낸드게이트621은 하이 논리신호를 출력한다. 그러면 상기 엔모오스트랜지스터623이 오프 상태가 되므로 노드651은 전원전압VCC의 하이 논리상태를 유지하게 된다. 따라서 상기 클럭ФFCE가 활성화되더라도 해당하는 모드선택어드레스Ai가 활성화되지 않으면, 클럭ФMi는 활성화되지 않음을 알 수 있다.
세번째로 상기 퓨즈624가 절단되지 않은 상태에서 클럭ФFCE 및 모드선택어드레스Ai가 활성화되면, 두 입력이 하이 논리신호이므로 상기 낸드게이트621은 로우 논리신호를 출력한다. 그러면 엔모오스트랜지스터623은 인버터622를 통해 하이 논리신호를 게이트전극에 입력하게 되므로 턴온된다. 그러면 상기 퓨즈624 및 엔모오스트랜지스터623을 통하는 전류 통로가 형성된다. 이때 상기 엔모오스트랜지스터623은 큰 전류를 흐르게 하므로, 상기 퓨즈624는 절단된다. 상기 퓨즈624가 절단되면 노드651은 로우 논리상태가 되며, 인버터626에 의해 노드652는 하이 논리상태가 된다. 따라서 인버터628-629를 출력하는 클럭ФMi는 하이 논리상태로 활성화된다. 상기 클럭ФMi는 해당하는 모드선택부에서 지정된 동작모드를 활성화시키는 신호가 된다.
상기와 같이 일단 퓨즈624가 절단되면, 이후 신호ФME 발생시 마다 초기화된 후 상기 클럭ФMi를 발생하여 지정된 동작모드를 활성화시킨다.
네번째로 상기 퓨즈절단제어부320에서 퓨즈524가 절단되면, 상기한 바와 같이 클럭ФFCE는 항상 비활성화된 상태를 유지한다. 그러므로 상기 제6b도의 낸드게이트621로 입력되는 클럭ФFCE가 항상 로우 논리상태이므로, 퓨즈624가 절단되지 않은 모드선택부들은 더 이상의 퓨즈절단동작을 수행하지 않는다. 따라서 상기 퓨즈절단제어부320의 퓨즈가 절단되어 클럭ФFCE가 비활성화되면, 모드선택부330-1∼330-n은 퓨즈절단동작이 중지된다.
상술한 구성과 제7도의 동작 파형도를 참조하여 본 발명에 따른 동작모드 지정 동작을 살펴보면, 먼저 제7도의 711과 같이 신호PC가 활성화되면, 퓨즈절단모드활성화부310은 상기 신호PC의 입력을 감지하여 퓨즈절단모드를 활성화시키는 클럭ФENT를 712와 같이 활성화시킨다. 상기 퓨즈절단모드활성화부310은 상기한 바와 같이 고전압감지회로로 구현하거나 또는 특정 타이밍을 감지하는 회로로 구현할 수 있다. 본 발명에서는 상기 퓨즈절단모드활성화부310을 제4도와 같은 고전압감지회로로 구현하는 예를 도시하고 있으며, 따라서 상기 신호PC는 711과 같이 전원전압VCC 보다 높은 전압 레벨을 갖는 고전압신호를 사용한다.
상기 제7도의 712와 같이 클럭ФENT가 활성화되면, 퓨즈절단제어부320은 퓨즈절단제어어드레스AO가 활성화되지 않은 경우 제7도의 713과 같이 클럭ФFCE를 활성화된다. 즉, 제5a도 및 제5b도에 도시된 바와 같이 상기 퓨즈절단제어어드레스AO가 로우 논리인 상태에서 상기 클럭ФENT가 하이 논리로 활성화된 경우 제7도의 713과 같이 클럭ФFCE는 하이 논리로 활성화된다.
상기 모드선택부330-1∼330-n은 상기 클럭ФFCE를 공통으로 입력하며, 또한 각각 대응되는 모드선택어드레스Ai를 개별적으로 입력한다. 따라서 상기 제6a도 및 제6b도와 같이 구성되는 각 모드선택부330-1∼330-n은 상기 클럭ФFCE가 활성화된 상태에서 대응되는 모드선택어드레스Ai가 제7도의 714와 같이 하이 논리로 활성화되면 해당하는 모드선택부 내부의 동작모드지정용 퓨즈가 절단되어 지정된 동작 모드를 선택한다. 따라서 상기 모드선택부330-1∼330-n은 상기 클럭ФFCE가 활성화된 상태에서 입력되는 모드선택어드레스Ai의 상태에 따라 동작모드의 지정 동작을 수행한다.
위와 같이 퓨즈절단모드를 수행하여 동작모드의 지정을 완료하면, 상기 클럭ФFCE가 활성화된 상태에서 퓨즈절단제어어드레스AO를 활성화시킨다. 그러면 퓨즈절단제어부320는 내부의 퓨즈절단제어용 퓨즈524를 절단한다. 그러면 상기 퓨즈절단제어부320은 상기 클럭ФENT의 상태에 관계없이 항상 클럭ФFCE를 비활성화시키게 된다. 그러면 상기 모드선택부330-1∼330-n은 더이상의 동작모드의 지정을 중단하게 된다.
상술한 바와 같이 반도체 메모리장치에서 다양한 동작모드를 지정할시 전기적인 퓨즈를 사용하여 수행할 수 있으므로, 패키지 이후에 동작모드지정을 수행할 수 있다. 상기와 같이 패키지 상태에서 반도체 메모리장치의 동작 모드를 지정할 수 있으면, 수요가 발생되는 동작모드에 따라 제품의 량을 용이하게 조절할 수 있으므로 부족 또는 과잉 상태의 재고를 미연에 방지할 수 있다. 또한 특정 모드의 패키지를 테스트하여 불합격된 제품일지라도 다른 모드의 테스트에서 합격될 수 있다. 이는 각 동작모드마다 설계마진이 다르므로, 패키지 이후에 다른 모드로 전환하면 정상적인 동작을 수행할 수 있어 결과적으로 전체적인 수율을 향상시킬 수 있다.
Claims (11)
- 반도체 메모리장치에 있어서, 특정 신호 입력시 스위칭되어 퓨즈절단모드를 활성화시키는 수단과, 동작모드지용용 퓨즈를 구비하며, 상기 모드 지정 활성화신호 입력시 스위칭되어 상기 퓨즈를 전기적으로 절단하여 대응되는 동작 모드를 지정하는 모드선택수단으로 구성되어, 패키지 이후에 동작모드를 지정할 수 있는 것을 특징으로 하는 반도체 메모리장치의 동작 모드 지정회로.
- 제1항에 있어서, 상기 퓨즈절단모드를 활성화시키는 수단이, 특정신호를 입력하는 입력노드와, 전원전압과 접속노드 사이에 연결되는 다이오드 타입의 제1모오스트랜지스터와, 상기 입력노드와 상기 접속노드 사이에 연결되는 제2모오스트랜지스터와, 상기 접속노드와 출력노드 사이에 연결되는 제3모오스트랜지스터와, 상기 출력노드와 접지전압 사이에 연결되는 제4모오스트랜지스터로 구성되어, 상기 특정신호가 상기 제2모오스트랜지스터 및 제3모오스트랜지스터의 턴온 전압보다 큰 전압으로 입력될시 스위칭되어 상기 퓨즈절단모드 활성화신호를 발생하는 것을 특징으로 하는 반도체 메모리장치의 동작 모드 지정회로.
- 제2항에 있어서, 상기 모드선택수단이, 상기 동작모드 활성화신호를 입력하는 입력노드와, 동작모드 지정신호를 출력하는 출력노드와, 전원전압과 상기 출력노드 사이에 연결되는 퓨즈와, 상기 출력노드와 접지전압 사이에 연결되며 제어단이 상기 입력노드에 연결되는 모오스트랜지스터로 구성되어, 상기 동작모드 활성화신호 입력시 상기 모오스트랜지스터가 스위칭되어 상기 퓨즈를 절단하여 상기 출력노드로 동작모드 지정신호를 출력하는 것을 특징으로 하는 반드체 메모리장치의 동작모드 지정회로.
- 제3항에 있어서, 상기 모드선택수단이, 상기 출력노드에 래치수단을 더 구비한 것을 특징으로 하는 반도체 메모리장치의 동작 모드 지정회로.
- 반도체 메모리장치에 있어서, 특정 신호 입력시 스위칭되어 퓨즈절단모드를 활성화시키는 수단과, 절단제어용 퓨즈를 구비하고 퓨즈절단제어어드레스 및 상기 퓨즈절단모드활성화신호를 입력하며, 상기 퓨즈절단모드활성화신호만이 활성화될 시 퓨즈절단제어신호를 활성화시키고, 두 입력신호가 활성화될 시 상기 절단제어용 퓨즈를 절단하여 상기 퓨즈절단제어신호를 비활성화시키는 수단과, 동작모드지정용 퓨즈를 구비하며, 상기 퓨즈절단제어신호 활성화시 스위칭되어 상기 퓨즈를 전기적으로 절단하여 대응되는 동작 모드를 지정하는 모드선택수단으로 구성되어, 패키지 이후에 동작모드를 지정할 수 있는 것을 특징으로 하는 반도체 메모리장치의 동작 모드 지정회로.
- 제5항에 있어서, 상기 퓨즈절단모드를 활성화시키는 수단이, 특정신호를 입력하는 입력노드와, 전원전압단과 접속노드 사이에 연결되는 다이오드 타입의 제1모오스트랜지스터와, 상기 입력노드와 상기 접속노드 사이에 연결되는 제2모오스트랜지스터와, 상기 접속노드와 출력노드 사이에 연결되는 제3모오스트랜지스터와, 상기 출력노드와 접지전압 사이에 연결되는 제4모오스트랜지스터로 구성되어, 상기 특정신호가 상기 제2모오스트랜지스터 및 제3모오스트랜지스터의 턴온 전압보다 큰 전압으로 입력될시 스위칭되어 상기 퓨즈절단모드 활성화신호를 발생하는 것을 특징으로 하는 반도체 메모리장치의 동작 모드 지정회로.
- 제6항에 있어서, 상기 퓨즈절단제어신호를 발생하는 수단이, 상기 퓨즈절단제어신호 및 퓨즈절단제어드레스를 입력하여 두 입력신호가 활성화상태일 시 절단신호를 발생하는 입력수단과, 상기 퓨즈절단제어신호를 출력하는 출력노드와, 전원전압과 접속노드 사이에 연결되는 퓨즈절단제어용 퓨즈와, 상기 접속노드와 접지전압 사이에 연결되며 제어단이 상기 입력수단에 연결되는 모오스트랜지스터와, 제1입력단이 상기 퓨즈절단활성화신호에 연결되고 제2입력단이 상기 접속노드에 연결되며 출력단이 상기 출력되는 래치구성을 가지며, 상기 퓨즈절단모드활성화신호 입력시 상기 퓨즈절단제어신호를 활성화시키는 수단으로 구성되어, 상기 퓨즈절단제어신호 및 퓨즈절단제어어드레스가 동시에 활성화될 시 상기 입력수단에 의해 상기 모오스트랜지스터가 스위칭되어 상기 퓨즈를 절단하여 상기 퓨즈절단제어신호를 비활성화시키는 것을 특징으로 하는 반도체 메모리장치의 동작모드 지정회로.
- 제7항에 있어서, 상기 모드선택수단이, 상기 퓨즈절단제어신호 및 모드선택어드레스를 입력하여 두 입력신호가 활성화상태일 시 절단신호를 발생하는 수단과, 동작모드 지정신호를 출력하는 출력노드와, 전원전압과 상기 출력노드 사이에 연결되는 동작모드지정용 퓨즈와, 상기 출력노드와 접지전압 사이에 연결되며 제어단이 상기 입력수단에 연결되는 모오스트랜지스터로 구성되어, 상기 퓨즈절단제어신호 및 모드선택어드레스가 동시에 활성화될 시 상기 모오스트랜지스터가 스위칭되어 상기 퓨즈를 절단하여 상기 출력노드로 동작모드 지정신호를 출력하는 것을 특징으로 하는 반도체 메모리장치의 동작모드 지정회로.
- 제8항에 있어서, 상기 모드선택수단이, 상기 출력노드에 래치수단을 더 구비한 것을 특징으로 하는 반도체 메모리장치의 동작 모드 지정회로.
- 다양한 동작모드를 구비하는 다이내믹 랜덤 억세스 메모리장치에 있어서, 퓨즈절단모드진입요구신호 입력시 스위칭되어 퓨즈절단모드활성화신호를 발생하는 수단과, 상기 동작 모드수에 대응되는 수의 모드선택수단들로 구비되며, 상기 모드선택수단들이 각각 지정된 동작모드를 선택하기 위한 퓨즈를 구비하며, 상기 모드선택수단들이 상기 퓨즈절단모드활성화신호를 공통 입력하는 동시에 각각 지정된 동작모드를 선택하기 위한 모드선택어드레스를 입력하여 두 입력신호가 모두 활성화 상태일 시 상기 퓨즈를 전기적으로 절단하여 대응되는 동작 모드를 지정하는 모드선택수단들로 구성되어, 패키지 이후에 동작모드를 지정할 수 있는 것을 특징으로 하는 반도체 메모리장치의 동작 모드 지정회로.
- 다양한 동작모드를 구비하는 다이내믹 랜덤 억세스 메모리장치에 있어서, 퓨즈절단모드진입요구신호 입력시 스위칭되어 퓨즈절단모드활성화신호를 발생하는 수단과, 퓨즈절단모드를 영구 차단하기 위한 퓨즈를 구비하며, 상기 퓨즈절단모드활성화신호 및 모드제어어드레스를 입력하며, 상기 퓨즈절단모드활성화신호만 활성화 상태일 시 퓨즈절단제어신호를 활성화시켜 출력하고 상기 두 입력신호가 모두 활성화상태일 시 상기 퓨즈절단모드제어용 퓨즈를 전기적으로 절단하여 상기 퓨즈절단제어신호의 발생을 중단시키는 수단과, 상기 동작 모드수에 대응되는 수의 모드선택수단들로 구비되며, 상기 모드선택수단들이 각각 지정된 동작모드를 선택하기 위한 퓨즈를 구비하며, 상기 모드선택수단들이 상기 퓨즈절단제어신호를 공통 입력하는 동시에 각각 지정된 동작모드를 선택하기 위한 모드선택어드레스를 입력하여 두 입력신호가 모두 활성화 상태일 시 상기 퓨즈를 전기적으로 절단하여 대응되는 동작 모드를 지정하는 모드선택수단들로 구성되어, 패키지 이후에 동작모드를 지정할 수 있는 것을 특징으로 하는 반도체 메모리장치의 동작 모드 지정회로.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008689A KR0145888B1 (ko) | 1995-04-13 | 1995-04-13 | 반도체 메모리장치의 동작 모드 전환회로 |
| US08/631,854 US5901094A (en) | 1995-04-13 | 1996-04-10 | Circuit for designating an operating mode of a semiconductor memory device |
| US09/234,779 US6141282A (en) | 1995-04-13 | 1999-01-20 | Circuit for designating an operating mode of a semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008689A KR0145888B1 (ko) | 1995-04-13 | 1995-04-13 | 반도체 메모리장치의 동작 모드 전환회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960038987A KR960038987A (ko) | 1996-11-21 |
| KR0145888B1 true KR0145888B1 (ko) | 1998-11-02 |
Family
ID=19412121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950008689A KR0145888B1 (ko) | 1995-04-13 | 1995-04-13 | 반도체 메모리장치의 동작 모드 전환회로 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5901094A (ko) |
| KR (1) | KR0145888B1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100465636B1 (ko) * | 1997-09-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 디램의 리프레쉬 제어회로 |
| KR100462100B1 (ko) * | 1997-11-06 | 2005-04-06 | 삼성전자주식회사 | 시리얼 어드레스에 의한 액세스기능을 갖는 불휘발성 메모리장치 |
| JPH11238394A (ja) * | 1997-12-18 | 1999-08-31 | Toshiba Corp | 半導体記憶装置 |
| US5999038A (en) * | 1998-09-24 | 1999-12-07 | Atmel Corporation | Fuse circuit having zero power draw for partially blown condition |
| DE10018013A1 (de) * | 2000-04-11 | 2001-10-18 | Infineon Technologies Ag | Integrierte Halbleiterschaltung, insbesondere Halbleiter-speicheranordnung und Verfahren zum Betrieb derselben |
| US6434077B1 (en) * | 2001-03-13 | 2002-08-13 | Mosaid Technologies, Inc. | Method and apparatus for selectively disabling logic in a semiconductor device |
| KR100396893B1 (ko) * | 2001-06-26 | 2003-09-02 | 삼성전자주식회사 | 메이크 링크(Ｍａｋｅ-Ｌｉｎｋ)를 이용한 제어 신호 발생회로 |
| US6804159B2 (en) * | 2001-11-06 | 2004-10-12 | Yamaha Corporation | Semiconductor device having fuse and its manufacture method |
| JP2005128998A (ja) * | 2003-09-30 | 2005-05-19 | Aisin Seiki Co Ltd | 回転検出装置 |
| KR100558050B1 (ko) * | 2004-11-19 | 2006-03-07 | 주식회사 하이닉스반도체 | 데이터 출력 모드를 변경할 수 있는 메모리 장치 |
| US20060203559A1 (en) * | 2005-02-28 | 2006-09-14 | Peter Poechmueller | Memory device with customizable configuration |
| KR100647359B1 (ko) * | 2005-03-17 | 2006-11-23 | 주식회사 하이닉스반도체 | 범용 에스디램으로 사용 가능한 저전력 에스디램 |
| KR100757925B1 (ko) * | 2006-04-05 | 2007-09-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 출력 장치 및 제어방법 |
| KR101204665B1 (ko) * | 2010-03-31 | 2012-11-26 | 에스케이하이닉스 주식회사 | 퓨즈회로 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900008554B1 (ko) * | 1988-04-23 | 1990-11-24 | 삼성전자 주식회사 | 메모리 동작모드 선택회로 |
| US4987325A (en) * | 1988-07-13 | 1991-01-22 | Samsung Electronics Co., Ltd. | Mode selecting circuit for semiconductor memory device |
| US5459693A (en) * | 1990-06-14 | 1995-10-17 | Creative Integrated Systems, Inc. | Very large scale integrated planar read only memory |
| JP3776461B2 (ja) * | 1991-08-30 | 2006-05-17 | 株式会社東芝 | 半導体集積回路装置およびチップ選別方法 |
| KR960008788B1 (en) * | 1992-12-30 | 1996-07-03 | Hyundai Electronics Ind | Row redundancy circuit |
| KR0140178B1 (ko) * | 1994-12-29 | 1998-07-15 | 김광호 | 반도체 메모리장치의 결함 셀 구제회로 및 방법 |
| US5717654A (en) * | 1995-02-10 | 1998-02-10 | Micron Technology, Inc. | Burst EDO memory device with maximized write cycle timing |
-
1995
- 1995-04-13 KR KR1019950008689A patent/KR0145888B1/ko not_active IP Right Cessation
-
1996
- 1996-04-10 US US08/631,854 patent/US5901094A/en not_active Expired - Lifetime
-
1999
- 1999-01-20 US US09/234,779 patent/US6141282A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR960038987A (ko) | 1996-11-21 |
| US5901094A (en) | 1999-05-04 |
| US6141282A (en) | 2000-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0145888B1 (ko) | 반도체 메모리장치의 동작 모드 전환회로 | |
| KR0140178B1 (ko) | 반도체 메모리장치의 결함 셀 구제회로 및 방법 | |
| KR100190101B1 (ko) | 반도체 장치의 내부 전압 변환 회로 | |
| US5115146A (en) | Power-on reset circuit for controlling test mode entry | |
| US4689494A (en) | Redundancy enable/disable circuit | |
| US4985641A (en) | Semiconductor integrated circuit device having selectable operational functions | |
| US7417475B2 (en) | Circuit and method for generating power up signal | |
| US6081460A (en) | Integrated circuit devices having voltage level responsive mode-selection circuits therein and methods of operating same | |
| KR100267011B1 (ko) | 반도체 메모리 장치의 내부 전원 전압 발생 회로 | |
| KR100361658B1 (ko) | 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법 | |
| US5953279A (en) | Fuse option circuit for memory device | |
| US6225836B1 (en) | Semiconductor integrated circuit device capable of altering an operating mode by an electrical input applied from outside product package | |
| KR20010065139A (ko) | 안티퓨즈를 이용한 리페어 회로 | |
| KR0167680B1 (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| KR100267088B1 (ko) | 반도체메모리장치의기준전압발생회로 | |
| KR0164802B1 (ko) | 범 인 테스트 모드 구동회로 | |
| KR100203140B1 (ko) | 입력 누설 전류가 없는 자동 모드 선택 장치 | |
| KR100273218B1 (ko) | 어드레스천이검출회로 | |
| KR100348712B1 (ko) | 반도체메모리테스트회로 | |
| KR100200732B1 (ko) | 동작조건 변경수단을 구비하는 반도체 메모리장치 | |
| KR20030056456A (ko) | 반도체 소자의 안티 퓨즈 프리챠지회로 | |
| KR100313495B1 (ko) | 반도체메모리장치의동작모드결정회로 | |
| KR100244494B1 (ko) | 번인전압 제어회로 | |
| US5550500A (en) | Timing delay modulation scheme for integrated circuits | |
| US5640360A (en) | Address buffer of semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120430 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |