DE10120670B4

DE10120670B4 - Verfahren zur Reparatur von Hardwarefehlern in Speicherbausteinen

Info

Publication number: DE10120670B4
Application number: DE10120670A
Authority: DE
Inventors: Hermann Ruckerbauer; Florian Schamberger
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2001-04-27
Filing date: 2001-04-27
Publication date: 2008-08-21
Anticipated expiration: 2021-04-28
Also published as: US7222271B2; US20020188897A1; DE10120670A1

Abstract

Verfahren zur Reparatur von Bitfehlern in Speicherbausteinen (7) mit einer Vielzahl von Speicherzellen, bei dem Bitfehler mittels eines Fehlererkennungsalgorithmus erfasst und die Adressen der fehlerhaften Speicherzellen bestimmt werden, wobei die Reparatur der Bitfehler im eingebauten Zustand des Speicherbausteins (7) in einem Gerät eines Endnutzers erfolgt, gekennzeichnet durch folgende Schritte:
– Starten eines Reparaturmodus nach dem Erfassen eines Bitfehlers, wobei ein Datenbit, welches den Reparaturmodus signalisiert, in einem Register des Speicherbausteins (7) gesetzt wird,
– Deaktivieren der Datenleitungen zu nicht-fehlerhaften Speicherbausteinen (7), so dass eine Datenleitung (5) zu einem fehlerhaften Speicherbaustein (7), an der ein Fehler angezeigt wurde, aktiv ist, und
– Reparieren des Bitfehlers mittels eines Write-Befehls, infolge dessen redundante Speicherzellen unter Verwendung von e-Fuses aktiviert werden.

Description

Die Erfindung betrifft ein Verfahren zur Reparatur von Hardwarefehlern in Speicherbausteinen eines Datenverarbeitungsgeräts, wobei die Reparatur insbesondere beim Endnutzer des Geräts durchgeführt wird.
In modernen Datenverarbeitungssystemen müssen Informationen möglichst fehlerfrei verarbeitet, gespeichert und ausgelesen werden. Mit zunehmender Speichergröße steigt die Wahrscheinlichkeit eines Fehlers, der im schlimmsten Fall den Absturz des Systems zur Folge haben kann.
Speicherbausteine, wie z. B. DRAMs, SRAMs oder ROMs, werden daher genau getestet, bevor sie in ein fertiges Produkt, wie z. B. einen PC, eingebaut werden.
Eine Überprüfung der Speicherbausteine auf Fehler kann zu mehreren Zeitpunkten im Herstellungsprozess der Speicherbausteine durchgeführt werden. Ein erster Test der Bausteine erfolgt üblicherweise auf Wafer-Ebene (der Baustein befindet sich noch im Rohzustand und ist noch nicht in ein Gehäuse eingesetzt), wobei defekte Speicherzellen erkannt und z. B. per Lasercutter repariert werden.
Befindet sich der Speicherbaustein bereits in einem Gehäuse (Package) kann ein Fehler z. B. mittels eines Testers lokalisiert und repariert werden. Der Baustein muss hierzu redundante Speicherzellen aufweisen, die z. B. über e-Fuses (elektrisch aktivierbare Sicherungen) aktiviert werden.
Die bei den Tests angewandten Prüfroutinen können einen Speicherbaustein jedoch niemals vollständig sicher überprüfen und Moduls (DIMM: Dual Inline Memory Module) können somit Datenkombinationen auftreten, die einen Fehler provozieren. Der Endnutzer hat in diesem Fall keine Möglichkeit zur Fehlerlokalisierung und -Reparatur.
Es ist bekannt, in Datenverarbeitungsgeräten einen Fehlererkennungsalgorithmus (ECC-Algorithmus; ECC: Error Correction Code) zu integrieren, der Single- und gegebenenfalls auch Multibitfehler erkennen und korrigieren kann. Die Fehlerkorrektur erfolgt dabei jedoch ausschließlich über Korrekturalgorithmen und lässt die eigentliche Fehlerursache, nämlich den Hardwarefehler im Baustein unberührt.
Aus der US 4,939,694 ist ein Verfahren zur Reparatur von Bitfehlern in Speicherbausteinen bekannt, bei dem eine fehlerhafte Speicherzelle durch Aktivierung redundanter Speicherzellen ersetzt und somit der Bitfehler repariert wird. Dabei erfolgt das Reparieren im eingebauten Zustand des Speicherbausteins. Zur Reparatur von fehlerhaften Speicherzellen wird ein Adressinterpreter benutzt, der eine Ersatzadressen-Tabelle, in der Ersatzadressen für die fehlerhaften Speicherzellen verzeichnet sind, durchsucht. Erhält ein Speichersystem einen Read- oder Write-Befehl für eine defekte Speicherzelle, so durchsucht der Adressinterpreter die Ersatzadressen-Tabelle nach der Adresse der zugehörigen redundanten Ersatz-Speicherzelle. Die Ersatzadressen-Tabelle bildet dabei eine Art Adress-Umleitung.
Aus der US 5,657,280 ist ebenfalls ein Verfahren zur Reparatur von Bitfehlern in Speicherbausteinen bekannt. Dabei soll die Reparatur vorgenommen werden, wenn die Speicherbausteine bereits in ihrem Gehäuse verpackt sind. Ein Reparaturmodus wird mittels eines „repair mode enable clock ΦMI" aktiviert. Im Reparaturmodus werden eine Vielzahl von unterschiedlichen Signalen verwendet, um eine defekte Zelle des Speicherbausteins gegen eine redundant vorhandene Zelle auszutauschen. Solche Signale sind beispielsweise „repair mode selecting signals PMi", „repair mode designating clocks ΦRMi", „fuse selecting signals PAi", etc. Eine bestimmte Kombination dieser verschiedenen Signale führt dann dazu, dass die Adressen der defekten Zellen ermittelt werden.
Die US 5,748,543 beschreibt einen IC-Speicher, der in der Lage ist, fehlerhafte Speicherzellen zu reparieren. Dabei wird ein „error pulse ERR" in einem Register zwischengespeichert, um aus diesem „error pulse ERR" ein weiteres Signal ERRF zu erzeugen. Die beiden Signale ERR und ERRF werden miteinander verglichen, um eine Kontinuität bei ausgefallen Spaltenadressen festzustellen.
Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren bzw. ein System zu schaffen, mit dem ein Hardwarefehler eines Speicherbausteins im fertigen Produkt (beim Kunden bzw. Endnutzer) behoben werden kann.
Gelöst wird diese Aufgabe gemäß der Erfindung durch den Gegenstand des Patentanspruchs 1. Weitere Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
Es ist vorgesehen, einen Fehler im Gerät zu lokalisieren und einen Reparaturmodus zu starten, in dem nicht-funktionierende Speicherzellen eines Bausteines durch redundante Speicherzellen ersetzt werden, d. h. der Hardwarefehler repariert wird. Die Reparatur erfolgt beim Endnutzer des Geräts.
Es wird daher ein Verfahren zur Reparatur von Bitfehlern in Speicherbausteinen mit einer Vielzahl von Speicherzellen vorgeschlagen, das folgende Schritte umfasst:

– Starten eines Reparaturmodus nach dem Erfassen eines Bitfehlers, wobei ein Datenbit, welches den Reparaturmodus signalisiert, in einem Register des Speicherbausteins (7) gesetzt wird,
– Deaktivieren der Datenleitungen zu nicht-fehlerhaften Speicherbausteinen (7), so dass eine Datenleitung (5) zu einem. fehlerhaften Speicherbaustein (7), an der ein Fehler angezeigt wurde, aktiv ist, und
– Reparieren des Bitfehlers mittels eines Write-Befehls, infolge dessen redundante Speicherzellen unter Verwendung von e-Fuses aktiviert werden.

Nach Erfassung eines Bitfehlers und gegebenenfalls einer weiteren Überprüfung der zugehörigen Adresse wird ein Reparaturmodus gestartet. Im Reparaturmodus wird der fehlerhafte Bereich eines Speicherbausteins durch redundante Zellen ersetzt.
Der Reparaturmodus wird durch Setzen eines Datenbits, das z. B. im Extended-Mode-Register (EMR) eines DDR-Speicherbausteins gesetzt wird, eingeleitet werden. Zur Reparatur des Speicherbaussteins wird ein Write-Befehl verwendet.
Das Signal zum Ausführen einer Reparatur wird über diejenige Datenleitung übertragen, an der der Bitfehler angezeigt wurde. Sämtliche anderen Datenleitungen sind im Reparaturmodus deaktiviert.
Der Speicherbaustein hat eine Vielzahl redundanter Speicherzellen, die vorzugsweise mittels e-Fuses (elektrisch aktivierbare Sicherungen bzw. Schalter) aktivierbar sind.
Bei dem genannten Gerät handelt es sich vorzugsweise um ein Datenverarbeitungssystem mit einer CPU, einer Speicherverwaltungseinheit, wie beispielsweise einem Chipsatz, und mehreren Speicherbausteinen, die beispielsweise in einem DIMM-Modul eingebaut sind.
Der verwendete Fehlererkennungsalgorithmus kann Single-, und vorzugsweise auch Multibitfehler erkennen. Ein solcher Algorithmus ist beispielsweise der Hamming-Code. Andere Fehlererkennungsalgorithmen sind jedoch gleichfalls anwendbar.
Eine Fehlermeldung des Systems kann entweder auf einem soft error oder auf einem hard error beruhen. Ein soft error wird durch ein einmaliges Ereignis, wie z. B. eine Alpha-Strahlung, ausgelöst. Dagegen handelt es sich bei sogenannten hard errors um echte physikalische Fehler, die z. B. durch Degradation der Zellentransistoren (Auswähltransistoren) entstehen können.
Hard errors sollten gemäß der Erfindung repariert werden, wogegen soft errors nur ein einmaliges Zufallsereignis darstellen und somit keiner Reparatur bedürfen.
Um zwischen einem soft error und einem hard error zu unterscheiden wird die Adresse der Speicherzelle, an der ein Fehler aufgetreten ist, gespeichert und mit neu auftretenden Fehleradressen verglichen. Tritt an der gleichen Adresse ein weiteres Mal ein Fehler auf, kann von einem hard error ausgegangen werden.
Zur Feststellung eines hard errors ist es vorteilhaft, nach dem Erfassen eines Bitfehlers eine Speichertestroutine ablaufen zu lassen, die vorzugsweise den Speicherbereich, in dem sich die fehlerhafte Speicherzelle befindet, ein weiteres Mal überprüft.
Gemäß einer bevorzugten Ausgestaltung der Erfindung werden die Adressen fehlerhafter Speicherzellen in einem nicht-flüchtigen Speicher gespeichert. Zu diesem Zweck kann beispielsweise ein EEPROM vorgesehen sein, um die Daten auch nach dem Ausschalten des Systems weiter zur Verfügung zu haben.
Wahlweise wird die Adresse der fehlerhaften Speicherzellen temporär gespeichert und dem Benutzer das Vorliegen eines Bitfehlers angezeigt. Der Benutzer kann anschließend ein Testprogramm ablaufen lassen und auch die Reparatur des Speicherbausteins ausführen.
Im Reparaturmodus wird der fehlerhafte Bereich des Speicherbausteins durch redundante Zellen ersetzt, denen die Adresse der fehlerhaften Speicherzellen zugewiesen wird.
Zur Reparatur des Speicherbaussteins wird z. B. der Write-Befehl, an eine bestimmte Adresse des Speicherbausteins verwendet. Bei Vorliegen eines Reparaturmodussignals (z. B. gesetztes Datenbit im EMR) sowie eines Write-Befehls führt der Speicherbaustein dann eine Reparatur durch, wenn ein entsprechendes Signal (z. B. eine „1") an ei ner Datenleitung des Speicherbausteins anliegt. Über die Kombination des Write-Befehls mit einem gesetzten Datenbit ist die Adresse des Bitfehlers auf dem Speichermodul eindeutig bestimmt.
Das Setzen des Datenbits im Speicherbaustein, das den Reparaturmodus signalisiert, dient vor allem zur Einsparung eines weiteren Reparaturbefehls, der andernfalls vom Chipsatz über die Befehlsleitungen an den Speicherbaustein übertragen werden müsste.
Falls die Möglichkeit besteht, einen Reparaturbefehl über Befehls- und Adressleitungen an den Speicherbaustein zu übermitteln, kann eine Reparatur auch durch einen solchen Reparaturbefehl eingeleitet werden. Die Reparatur des Speicherbausteins wird dann vorzugsweise automatisch durchgeführt.
Das Ergebnis der Reparatur wird vorzugsweise protokolliert, an einer Adresse gespeichert und kann mittels eines anderen Standardbefehls, z. B. mittels eines Read-Befehls, bei gesetztem Reparaturbit (im EMR), ausgelesen werden.
Die Reparatur eines Speicherbausteins kann z. B. automatisch gestartet und durchgeführt werden. Der Benutzer des Geräts kann aber auch auf den Fehler aufmerksam gemacht werden und die Reparatur beispielsweise mittels eines speziellen Programms benutzergesteuert ausführen.
Die Erfindung wird nachstehend anhand der beigefügten Zeichnung beispielhaft näher erläutert.
Die Figur zeigt ein System mit einer CPU 1, einem Chipsatz 2 und mehreren DIMM-Speichermodulen 3. Die Speichermodule 3 umfassen wiederum mehrere Speicherbausteine 7 (DRAMs).
Für jeden Speicherbaustein 7 sind eigene Datenleitungen 5 vorgesehen, über die Daten von und zum Chipsatz 2 übertragen werden können. Befehle und Adressen werden über entsprechende Befehls- und Adressleitungen 6 übertragen.
Die Adressinhalte werden von einem ECC-Algorithmus überprüft. Bei Auftreten eines Datenfehlers, der vom Chipsatz 2 erkannt wird, wird ein Reparaturmodus gestartet und der entsprechende Speicherbaustein repariert.
Die Reparatur wird durch Setzen eines Reparaturbits eingeleitet, das vorzugsweise im Mode- oder Extended Mode Register des Speicherbausteins gespeichert wird. Dann wird ein Write-Befehl an die Fehleradresse des Bausteins gesendet, den der fehlerhafte Baustein bei Vorliegen eines Signals an einer Datenleitung als Reparaturbefehl interpretiert.
Das Reparatursignal wird über diejenige Datenleitung übertragen, an der der Bitfehler angezeigt wurde. Sämtliche anderen Datenleitungen sind im Reparaturmodus deaktiviert.
Die Reparatur kann wahlweise auch durch Senden eines eigenen Reparaturbefehls über die Adress- und Datenleitungen 6 eingeleitet werden.
Danach wird die Reparatur automatisch oder benutzergesteuert durchgeführt, wobei fehlerhafte Speicherzellen durch redundante Zellen ersetzt werden.
Das Ergebnis der Reparatur wird vorzugsweise protokolliert und kann ausgelesen werden. Bei nicht erfolgreicher Reparatur kann der Vorgang wiederholt werden. Nach einer erfolgreichen Reparatur wird das gesetzte Reparaturmodus-Datenbit wieder zurückgesetzt.

1: CPU
2: Chipsatz
3: Speichermodule
4: Datenbus
5: Datenleitungen
6: Befehls- und Adressleitungen

Claims

Verfahren zur Reparatur von Bitfehlern in Speicherbausteinen (7) mit einer Vielzahl von Speicherzellen, bei dem Bitfehler mittels eines Fehlererkennungsalgorithmus erfasst und die Adressen der fehlerhaften Speicherzellen bestimmt werden, wobei die Reparatur der Bitfehler im eingebauten Zustand des Speicherbausteins (7) in einem Gerät eines Endnutzers erfolgt, gekennzeichnet durch folgende Schritte: – Starten eines Reparaturmodus nach dem Erfassen eines Bitfehlers, wobei ein Datenbit, welches den Reparaturmodus signalisiert, in einem Register des Speicherbausteins (7) gesetzt wird, – Deaktivieren der Datenleitungen zu nicht-fehlerhaften Speicherbausteinen (7), so dass eine Datenleitung (5) zu einem fehlerhaften Speicherbaustein (7), an der ein Fehler angezeigt wurde, aktiv ist, und – Reparieren des Bitfehlers mittels eines Write-Befehls, infolge dessen redundante Speicherzellen unter Verwendung von e-Fuses aktiviert werden.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Speicherbausteine (7) im eingebauten Zustand fest auf einem Träger oder auf einem Sockel angebracht und in einem Datenverarbeitungsgerät integriert sind.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Fehlererkennungsalgorithmus zur Erfassung von Single- und/oder Multibitfehlern geeignet ist.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Hamming-Code zur Fehlererkennung eingesetzt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Adresse einer fehlerhaften Speicherzelle in einem nicht-flüchtigen Speicher gespeichert wird.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Adresse einer fehlerhaften Speicherzelle temporär gespeichert und dem Nutzer das Vorliegen eines Fehlers angezeigt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Speichertestprogramm durchgeführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Speicherzelle, in der ein Bitfehler aufgetreten ist, ein weiteres Mal überprüft wird, um zwischen einem soft- und einem hard error zu unterscheiden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Reparaturmodus automatisch gestartet wird.
Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass einem Benutzer das Auftreten eines Bitfehlers angezeigt wird, wonach eine Fehlerkorrektur mit Hilfe eines Programms ausgeführt werden kann.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zur Erzeugung einer für die e-Fuses benötigten höheren Spannung Ladungspumpen vorgesehen sind, die insbesondere von einer externen Quelle versorgt werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach einer Reparatur protokolliert wird, ob die Reparatur erfolgreich war.