DE102006048856A1 - Reparatur einer Halbleiterspeichervorrichtung über einen externen Befehl - Google Patents
Reparatur einer Halbleiterspeichervorrichtung über einen externen Befehl Download PDFInfo
- Publication number
- DE102006048856A1 DE102006048856A1 DE102006048856A DE102006048856A DE102006048856A1 DE 102006048856 A1 DE102006048856 A1 DE 102006048856A1 DE 102006048856 A DE102006048856 A DE 102006048856A DE 102006048856 A DE102006048856 A DE 102006048856A DE 102006048856 A1 DE102006048856 A1 DE 102006048856A1
- Authority
- DE
- Germany
- Prior art keywords
- address
- error
- error information
- memory
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
Abstract
Eine Integrierte-Schaltung-Halbleiterspeichervorrichtung wird durch ein Empfangen eines extern gelieferten Signals, das Fehlerinformationen enthält, die zumindest eine Zeile oder Spalte von Speicherzellen in der Speichervorrichtung identifizieren, die einen Fehler aufweist, repariert. Das extern gelieferte Signal enthält Fehlerinformationen, die von Fehlerkorrektur- oder anderen Fehlerprotokollen abgeleitet sind. Die Fehlerinformationen werden in der Speichervorrichtung gespeichert und zum Vergleich gegenüber einer eingehenden Speicheranforderung verwendet. Falls eine Übereinstimmung zwischen den Fehleradressinformationen und der eingehenden Speicheranforderung erfasst wird, wird eine redundante Zeile oder Spalte für die Speicherzugriffsanforderung verwendet. Die Reparaturfunktion kann während eines Hochfahrens der Speichervorrichtung durchgeführt werden, oder ein normaler Betrieb kann durch einen Reparaturbefehl unterbrochen werden, der die Speichervorrichtung zur Reparatur in einen Bereitschaftsmodus versetzt.
Description
- Hintergrund der Erfindung
- Die vorliegende Erfindung bezieht sich auf Integrierte-Schaltung-Halbleiterspeichervorrichtungen, wie z. B. Dynamischer-Direktzugriffsspeicher-(DRAM-)Vorrichtungen, und insbesondere auf ein Reparieren einer Speichervorrichtung, wenn dieselbe in einem Speichermodul in einem Rechensystem eingesetzt ist.
- Mit der zunehmenden Dichte von Speichermodulen, wie z. B. Doppelreihenspeichermodulen (DIMMs), werden seltene Fehler der DRAM-Chips, die die Speichermodule bilden, ein wachsendes wirtschaftliches Problem für den Speicherhersteller. Gleichzeitig sehen sich Computersystemhersteller großer Servercomputer einer wachsenden Herausforderung beim Erreichen der gewünschten Zuverlässigkeit ihrer Systeme mit ständig wachsenden Speicherkapazitäten gegenüber. Derzeit sammeln Computersysteme Fehleradressen (über Fehlerreinigungs- und Fehlerkorrekturprotokolle), sie reparieren jedoch keine ausfallenden Adressen, bis das gesamte Speichermodul mit der betroffenen Speichervorrichtung während der nächsten Wartungsausfallzeit ausgetauscht wird.
- Deshalb wäre die Fähigkeit einer Reparatur von fehlerhaften Speicheradressen vor Ort, während das System läuft, von großem Vorteil für sowohl Speicherhersteller als auch Systemhersteller.
- Zusammenfassung der Erfindung
- Kurz zusammengefasst wird eine Integrierte-Schaltung-Halbleiterspeichervorrichtung durch ein Empfangen eines extern gelieferten Signals repariert, das Fehleradressinformationen enthält, die zumindest eine Zeile oder Spalte von Speicherzellen in der Speichervorrichtung identifizieren, die einen Fehler aufweist. Das extern gelieferte Signal enthält Fehlerinformationen, die aus Fehlerkorrektur- oder anderen Fehlerprotokollen abgeleitet sind. Die Fehlerinformationen werden in der Speichervorrichtung gespeichert und zum Vergleich mit einer eingehenden Speicheranforderung verwendet. Falls eine Übereinstimmung zwischen den Fehlerinformationen und der eingehenden Speicheranforderung erfasst wird, wird eine redundante Zeile oder Spalte für die Speicherzugriffsanforderung verwendet. Die Reparaturfunktion kann während eines Hochfahrens der Speichervorrichtung durchgeführt werden, oder der normale Betrieb kann durch einen Reparaturbefehl unterbrochen werden, der die Speichervorrichtung zur Reparatur in einen Bereitschaftsmodus versetzt. Die Fehlerinformationen können an einen Latch in der Speichervorrichtung als Teil eines Schmelzstellenbankabtastprozesses übertragen werden, bei dem Fehleradressinformationen, die zur Herstellungszeit bekannt sind, in eine oder mehr Schmelzstellenbanken gebrannt werden.
- Kurze Beschreibung der Zeichnungen
-
1 ist ein Blockdiagramm einer Speichervorrichtung gemäß der Erfindung. -
2 ist ein Flussdiagramm, das den Betrieb der Erfindung zeigt. -
3 ist ein Flussdiagramm gemäß einem ersten Ausführungsbeispiel der Erfindung. -
4 ist ein Flussdiagramm gemäß einem zweiten Ausführungsbeispiel der Erfindung. -
5 ist ein Flussdiagramm gemäß einem dritten Ausführungsbeispiel der Erfindung. -
6 ist ein Blockdiagramm, das die Erfindung im Zusammenhang mit einem Speichermodul zeigt. - Detaillierte Beschreibung
- Zunächst unter Bezugnahme auf
1 ist eine Integrierte-Schaltung-(IC) Halbleiterspeichervorrichtung bei Bezugszeichen10 gezeigt, die eine Mehrzahl von Adressleitungen12 und eine Mehrzahl von Datenleitungen14 aufweist. In der Speichervorrichtung10 befinden sich zumindest eine Schmelzstellenbank20 und ein zugeordneter Schmelzstellen-Latch22 . Es sei darauf hingewiesen, dass, obwohl1 eine einzige Schmelzstellenbank20 und einen einzigen Schmelzstellen-Latch22 zeigt, bei den meisten Speichervorrichtungsanwendungen mehrere Schmelzstellenbänke und zugeordnete Schmelzstellen-Latches vorliegen. Der Einfachheit halber ist nur eines von jedem gezeigt. Außerdem gibt es einen Fehleradress-Latch30 und eine Vergleichslogikschaltungsanordnung40 . - Gemäß der Erfindung wird ein externer Reparaturbefehl geliefert, um zu ermöglichen, dass ein Systembenutzer Fehlerinformationen an die Speichervorrichtung
10 liefert und einen Reparaturbefehl ausgibt. Die Fehlerinformationen werden der Speichervorrichtung10 an den Adressleitungen oder -anschlussstiften12 und optional auch an den Datenanschlussstiften oder DQs14 geliefert und in dem Fehleradress-Latch30 gespeichert. Auf ähnliche Weise werden Fehlerinformationen, die in den Endherstellungsphasen der Speichervorrichtung10 bestimmt werden, in der Schmelzstellenbank gespeichert und beim Hochfahren des Systems in den Schmelzstellen-Latch22 gelatcht. Dann vergleicht die Vergleichslogikschaltungsanordnung40 während normaler Speicherzugriffsoperationen die eingehenden Adressanforderungen sowohl mit den Fehlerinformationen, die in dem Schmelzstellen-Latch22 gespeichert sind, als auch mit den Fehleradressinformationen, die in dem Adress-Latch30 gespeichert sind, um auf redundante Speicherzellen zuzugreifen, wenn eine Übereinstimmung besteht. Die Latches22 und30 können den gleichen Typ von elektrischem Element aufweisen. Wie es in der Technik bekannt ist, sind Latches ein Typ von Schnellogikschaltungsanordnung, die normalerweise aus Transistoren gebildet ist, die in einer Flip-Flop-Konfiguration angeordnet sind, um Daten zu speichern, solange Leistung an die Chips angelegt ist. - Die extern gelieferten Fehleradressinformationen können aus Fehlerkorrektur- und Adressfehlerprotokollen abgeleitet werden, die durch das Hostcomputersystem gesammelt werden, wie es in der Technik bekannt ist. Nachdem die extern gelieferten Fehlerinformationen in die Speichervorrichtung geladen worden sind, erscheint die Speichervorrichtung dem System nach der Reparatur aufgrund der Operation der Vergleichslogikschaltungsanordnung
40 perfekt. Folglich würde dies bedeuten, dass bei weniger teuren Computersystemen nicht-perfekte Speicher-ICs verwendet werden könnten, und bei Hochleistungscomputersystemen die Zuverlässigkeit verbessert werden kann. Ein Reparieren der Speichervorrichtung, um für das System „perfekt" auszusehen, kann einem Neuabbilden von ausfallenden Adressen während eines Betriebs auf der Steuerungs- oder CPU-Ebene bezüglich einer Auswirkung auf die Systemleistung vorzuziehen sein. Zur Rückwärtskompatibilität muss der Reparaturbefehl ein Befehl sein, der bei heutigen Speicheranwendungen unzulässig oder reserviert ist. Dies könnte am Einfachsten durch ein Koppeln des Ausgebens des Reparaturbefehls mit einer erweiterten Modusregistereinstellung erreicht werden. - Unter Zuwendung zu
2 wird die Erfindung genauer beschrieben. Einige Speichervorrichtungen, wie z. B. DRAMs, reparieren Fehler über Reserve- oder redundante Zeilen. Es ist erwünscht, zwischen einer Zeilenreparatur und einer Spaltenreparatur über zwei unterschiedliche Reparaturbefehle zu unterscheiden. Dies ermöglicht es dem Benutzer, alle Fehleradressinformationen innerhalb eines Zyklus zurück an die Speichervorrichtung zu liefern, indem die Fehleradresse an den Adressbus der Speichervorrichtung angelegt wird, wie es auch in1 gezeigt ist. Die Adressleitungen12 sind mit Adressempfängern26 gekoppelt, und die DQs14 sind mit DQ-Empfängern28 gekoppelt. Einige Speicherredundanz kann Zellen ersetzen, die nur einem Teilsatz der DQs12 der Speichervorrichtung10 entsprechen. In diesem Fall kann der Systembenutzer auch Signale an die DQs12 der Speichervorrichtung10 anlegen, um anzuzeigen, welche DQs fehlerbehaftet sind. Die Fehlerinformationen können aus einer Adresse bestehen, die an den Adressleitungen12 geliefert wird, und falls es erwünscht ist, die bestimmten ein oder mehr Zellen zu identifizieren, die eine Reparatur benötigen, können die entsprechenden DQ-spezifischen Fehlerinformationen an den DQs14 geliefert werden. Zum Beispiel kann eine bestimmte Speicherzelle in dem Speicherarray durch die Kombination von Fehleradressinformationen (die eine Zeile oder Spalte identifizieren) zusammen mit Fehler-DQ-Informationen identifiziert werden. Die Fehler-DQ-Informationen können aus einem vordefinierten Signal bestehen, das an die DQs12 geliefert wird, derart, dass ein fehlerbehafteter DQ mit einer logischen Eins identifiziert wird, die daran angelegt wird, und ein bestehender oder normal funktionierender DQ mit einer logischen Null identifiziert wird. - Gemäß einem Ausführungsbeispiel ist eine Technik, die rückwärts kompatibel mit bestehenden Speichervorrichtungen ist und nicht die Definition eines neuen Befehls umfasst, folgendermaßen. Einige Speichervorrichtungen, wie z. B. DRAMs, führen ein Abtasten der Schmelzstellenbänke beim Hochfahren durch, um den Zustand aller Schmelzstellen (Laser oder elektrisch) zu erfassen und in Latches zu speichern, zum schnellen Verarbeiten der Informationen während des Betriebs. Dieser so genannte Schmelzstellenpuls bewegt sich durch den Chip, wobei alle bestehenden Schmelzstellen abgetastet werden. Diese Erfindung schlägt vor, den Schmelzstellenpuls zu erweitern, um auch die Adressan schlussstifte und DQs der Speichervorrichtung abzutasten und diese Informationen als eine Reparaturanforderung für eine Spalten- oder Zeilenadresse (oder DQs, um bestimmte Zellen zu identifizieren) zu behandeln, wie es in den
1 und2 gezeigt ist. Bei den fehlerbehafteten Speicheradressen (oder Zellen), die über den externen Befehl oder das externe Signal identifiziert worden sind, kann eine eigens vorgesehene Zeile- oder Spaltenredundanz verwendet werden, um die ursprünglichen (jetzt aber ausfallenden) Speicherarrayzellen entsprechend den Fehlerinformationen zu ersetzen. Dies ermöglicht es, dass das System zwischen Zellen, bei denen bei der Herstellung festgestellt wurde, dass dieselben fehlerbehaftet sind, gegenüber Zellen unterscheidet, bei denen festgestellt wurde, dass dieselben fehlerbehaftet sind, nachdem die Speichervorrichtung eingesetzt wurde und sich in Verwendung befindet. - Es wird nun Bezug genommen auf
3 , die einen Reparaturprozess100 zeigt, der im Zusammenhang mit2 erläutert wird. Bei Schritt110 wird, wenn das System, in dem sich die Speichervorrichtung befindet, sich hochfährt, ein kurzes Zeitintervall beiseite gelegt, während dem Fehlerinformationen an die Vorrichtung10 an den Adressleitungen oder DQs geliefert werden, wie es in2 gezeigt ist. Zum Beispiel legt das System einen stabilen 200 μs-Takt an die Speicherkomponenten an, nachdem alle externen Spannungen stabilisiert worden sind. Normalerweise sind die externe Versorgungsspannung und die interne Hauptspannung der Speicherkomponente sehr früh bei dem Hochfahrprozess betriebsbereit. Deshalb sind die Adress- und DQ-Empfänger26 bzw.28 und die Latches22 und30 korrekt wirksam, selbst wenn andere interne Spannungen sich noch nicht auf ihren korrekten Pegeln befinden. Dies liefert ein breites Zeitfenster, um die Fehleradressinformationen anzulegen und dieselben intern zu den Schmelzstelleninformationen für die eigens vorgesehenen Redundanzelemente hinzuzufügen. - Anschließend wird bei Schritt
120 der Schmelzstellenpuls abtastend über die Schmelzstellenbänke, z. B. Schmelzstellenbank20 , und über die Adressleitungen12 und optional die DQs14 bewegt, um die Fehlerinformationen zu erfassen. Bei Schritt130 werden die extern gelieferten Fehlerinformationen in dem Latch30 gespeichert. Die Fehlerinformationen von der Schmelzstellenbank20 werden in dem Schmelzstellen-Latch22 gespeichert. Dann vergleicht die Vergleichslogik40 während eines normalen Systembetriebs eine eingehende Adressanforderung (Zeile oder Spalte) mit den Fehlerinformationen von dem Schmelzstellen-Latch22 und dem Latch30 . Bei Schritt150 wird, wenn eine Übereinstimmung vorliegt, auf eine redundante Zeile oder Spalte anstatt auf die eingehende angeforderte Adresse zugegriffen. Insbesondere wird, wenn eine Übereinstimmung zwischen der eingehenden Adressanforderung und den Fehlerinformationen, die in dem Latch30 gespeichert sind, vorliegt, eine der eigens vorgesehenen Zeilen oder Spalten anstatt der Adresse in der eingehenden Adressanforderung verwendet. Falls eine Übereinstimmung zwischen der eingehenden Adressanforderung und den Adressinformationen besteht, die in einer Schmelzstellenbank gespeichert sind, wird eine der nicht eigens vorgesehenen Zeilen oder Spalten verwendet. Falls andererseits keine Übereinstimmung zwischen der eingehenden Adressanforderung und den Fehlerinformationen besteht, wird die Speicheradresse verwendet, die in der eingehenden Anforderung enthalten ist. Der Begriff „Übereinstimmung" bedeutet in diesem Fall der hier beschriebenen Techniken, dass die eingehende Speicheranforderung für eine Zeile oder Spalte ist, die zumindest eine fehlerbehaftete Speicherzelle enthält. - Dieser Prozess
100 ist für aktuelle JEDEC-Standards völlig transparent. Falls der Systembenutzer eine extern gelieferte Speicheradresse nicht ersetzen möchte, ersetzt die Speichervorrichtung einfach die Adresse, die bei den Schmelzstellenbanken beim Hochfahren zufällig angelegt ist. Dies verursacht keinerlei Schaden bezüglich der Funktiona lität der Speichervorrichtung. Eine Beschränkung des Prozesses100 besteht jedoch darin, dass das Zeitintervall während eines Systemhochfahrens wahrscheinlich nur lang genug ist, um zu ermöglichen, dass eine einzige Adresse angelegt und in dem Latch30 gespeichert wird. - Unter Zuwendung zu
4 wird ein Prozess200 geliefert, der einen speziellen Reparaturbefehl umfasst, der jedoch ein Liefern von mehr Fehlerinformationen an den Speicher ermöglichen kann als der Prozess, der in3 gezeigt ist. Bei Schritt210 wird ein spezieller Reparaturbefehl an die Speichervorrichtung geliefert, um dieselbe in einen Bereitschafts- oder Reparaturmodus zu versetzen. Dann werden, während sich dieselbe in diesem Bereitschaftsmodus befindet, bei Schritt220 Fehlerinformationen an die Adressleitungen und DQs geliefert. Bei Schritt230 wird der Abtastpuls ausgegeben, um die Schmelzstellenbank, die Adressleitungen und die DQs abzutasten, um Fehlerinformationen zu erfassen, wie es im Vorhergehenden in Verbindung mit den2 und3 beschrieben ist. Dann werden bei Schritt240 die erfassten Fehlerinformationen in einem Latch oder an einem anderen Speicherort gespeichert. Die Schritte230 und240 werden während nachfolgender eigens vorgesehener Zeitschlitze wiederholt, um eine Fehleradresse während jedes Zeitschlitzes zu erfassen, bis alle Fehlerinformationen erfasst worden sind, oder bis keine weiteren Zeitschlitze verfügbar sind. Da mehrere Fehleradressen an die Speichervorrichtung geliefert werden können, können mehrer Latches vorliegen, von denen jeder eine Fehleradresse speichert. - Die Schritte
250 und260 werden während eines normalen Betriebs durchgeführt, um eingehende Adressanforderungen mit den Fehlerinformationen zu vergleichen und einen Zugriff auf die eingehende Adressanforderung zu gestatten, falls keine Übereinstimmung vorliegt, und ansonsten einen direkten Zugriff auf eine redundante (eigens vorgesehene oder nicht eigens vorgesehene) Zeile oder Spalte, falls eine Übereinstimmung vorliegt. - Bei Schritt
270 können die Fehlerinformationen zu einer permanenteren Speicherung übertragen werden. Zum Beispiel werden ansprechend auf einen Fehlerspeicherbefehl die Informationen in den Latches zu einer anderen Speicherung auf dem Chip, wie z. B. Elektronikschmelzstellen, zu einem elektronisch löschbaren programmierbaren Nur-Lese-Speicher (EEPROM) an dem Speichermodul oder zu einem anderen permanenten Systemspeicher, wie z. B. einer Festplattenspeichervorrichtung, übertragen. - Der Prozess
200 kann Änderungen bei bestimmten Vorrichtungsstandards erfordern, wie z. B. dem JEDEC-Standard (z. B. Definition neuer Befehle, Rückkopplung von Reparaturerfolgsinformationen an die Steuerung oder Testervorrichtung usw.). Trotzdem besteht ein zusätzlicher Vorteil eines Lieferns eines Benutzerreparaturbefehls darin, dass der Benutzer Schmelzstelleninformationen an der Speichervorrichtung wiederherstellen kann, ohne das System herunterzufahren und dasselbe neu zu starten. - Bevor ein normaler Speicherbetrieb wiederaufgenommen wird, werden die Daten von dem normalen Speicherarray in die eigens vorgesehenen redundanten Spalten oder Zeilen kopiert. Die Sequenz von Ereignissen wird dann folgendermaßen: Inhalt aus ausgefallenen Speicherelementen lesen; Fehlerkorrektur bei den Daten durchführen, die von den Speicherelementen gelesen wurden, und die fehlerkorrigierten Daten in einen vorübergehenden Speicherort speichern (z. B. Arbeitsspeicherelemente oder eine Festplatte); Speichervorrichtung in Bereitschaftsmodus versetzen; den Speicher unter Verwendung des Prozesses reparieren, der in
4 gezeigt ist, die korrigierten Daten zurück in den Speicher schreiben, so dass die Daten in eigens vorgesehene redundante Speicherelemente geschrieben werden; und einen normalen Betrieb wiederaufnehmen. - Als eine weitere Variation bei dem Ausführungsbeispiel, das in
4 gezeigt ist, kann die Speichervorrichtung mit einer eigens vorgesehenen Logik konzipiert sein, um extern gelieferte Fehlerinformationen zum Verarbeiten gegen eine eingehende Adressanforderung zu empfangen und zu speichern. - Unter Zuwendung zu
5 wird noch ein weiterer Aspekt der Erfindung beschrieben. Es ist möglich, dass die Fehlerinformationen, die in den Schmelzstellen-Latches gespeichert sind, verfälscht oder zerstört werden können, was durch Alphapartikel verursacht wird, die auf die Schmelzstellen-Latches treffen. Dementsprechend wird ein Prozess300 geliefert, um die Informationen, die in den Schmelzstellen gespeichert sind, wiederherzustellen. Bei Schritt310 werden Fehler, die einem Zugreifen auf Speicherzellen zugeordnet sind, überwacht, um zu erfassen, wann und falls wesentliche Fehler vorliegen, die nicht durch Fehlerkorrekturtechniken beseitigt werden können. Derartige Fehler können als katastrophale Fehler bezeichnet werden. In dem Fall, dass ein katastrophaler Fehlerzustand bei Schritt310 erfasst wird, wird das System bei Schritt320 in einen Bereitschaftsmodus versetzt, wobei während dieser Zeit alle Daten, die in der Speichervorrichtung gespeichert sind, aufrechterhalten werden, so wie sie sind; kein weiteres Schreiben findet statt. Der Befehl, die Speichervorrichtung in Bereitschaft zu versetzen, kann ein extern gelieferter Befehl sein, der erfolgt, nachdem ein Systembenutzer (oder eine Anwendung) über den Zustand informiert worden ist und ein Systembenutzer den Wunsch angezeigt hat, den Bereitschaftsmodus einzuleiten und den Schmelzstellenpuls erneut auszugeben. Dann wird bei Schritt330 der Schmelzstellenpuls erneut ausgegeben, um sich abtastend über die Schmelzstellenbänke zu bewegen und dadurch die Fehleradressinformationen, die in den Schmelzstellenbänken enthalten sind, in entsprechende Schmelzstellen-Latches zurückzuspeichern bzw. wiederherzustellen. Dann wird bei Schritt340 ein normaler Systembetrieb mit den wiederhergestellten Fehler adressinformationen (von den Schmelzstellenbänken) wiederaufgenommen, und eine Leseoperation der Speichervorrichtung wird versucht. Der Prozess300 garantiert eventuell keine vollständig erfolgreiche Wiederherstellung, derselbe ist jedoch ausreichend, um zumindest mit Kurzzeitverunreinigungsproblemen fertig zu werden. Dieser Prozess300 gibt einem Systembenutzer auch eine Möglichkeit, mit bestimmten Ursachen von katastrophalen Fehlern fertig zu werden, die durch kosmische Strahlen verursacht werden können, und in vielen Fällen ist der Fehler voll behebbar, da die korrekten Informationen, die in den redundanten Elementen der Speichervorrichtung gespeichert sind, noch verfügbar sind, solange kein Schreibzugriff ablief, als das Ereignis des katastrophalen Fehlers eintrat. Die Daten können auf einer vorübergehenden Basis vor einem Durchführen des Wiederherstellungsprozesses in einen anderen Speicher kopiert (und Fehler korrigiert) werden. - Die hier beschriebenen Techniken ermöglichen die Verwendung eines Speichers mit bekannten fehlerbehafteten Adressen (was viel kostengünstiger als ein perfekter Speicher ist), und/oder der Systembenutzer könnte die Zuverlässigkeit des Systems durch ein konstantes Reparieren von Adressen, die in den Fehlerprotokollen auftauchen, verbessern. Durch ein Reparieren von Fehlern, wenn dieselben auftreten, wird die Systemzuverlässigkeit verbessert.
- Die hier beschriebenen Techniken können auf ein Reparieren von Zellen an ein oder mehr Speicherchips an einem Speichermodul ausgedehnt werden.
6 zeigt ein Speichermodul400 , das eine Mehrzahl von Speicher-ICs10(1) ,10(2) , ...,10(4) aufweist. Bei dem Speichermodul400 kann jeder Speicherchip eindeutig durch das Chipauswähl-(CS-)Signal und die DQs, die dieser Speicherchip bedient, identifiziert werden. Eine der Speicher-ICs kann basierend auf DQ-spezifischen Fehlerinformationen und dem CS-Signal ausgewählt werden, so dass die Fehleradressinformationen, die den Adressleitungen geliefert werden, durch die geeignete der Speicher-ICs verarbeitet werden. Außerdem können die DQ-spezifischen Fehlerinformationen durch eine Speicher-IC in Kombination mit Fehleradressinformationen verwendet werden, um Reparaturen bis hinunter zur Zellebene vorzunehmen. Um eine Reparatur vorzunehmen, wird das CS-Signal an das Speichermodul400 auf einen hohen Pegel gebracht, Fehleradressinformationen werden an die Adressanschlussstifte12 geliefert, und DQ-spezifische Fehlerinformationen werden an die DQs geliefert. Zum Beispiel können die DQ-spezifischen Fehlerinformationen ein vordefiniertes Signal aufweisen, z. B. alle fehlerbehafteten DQ = logische Eins, und alle bestehenden DQ = logische Null, und die Speicherkomponenten nehmen die Fehlerinformationen in ihre Latches auf, ähnlich den Techniken, die im Vorhergehenden im Zusammenhang mit den2 und3 beschrieben sind. Es ist für Fachleute ersichtlich, dass diese Techniken auf ein Liefern von Fehlerinformationen ausgedehnt werden können, die aus einer Fehleradresse (Zeile, Spalte), einem Bankidentifizierer und DQ bestehen, um eine bestimmte Speicherzelle in einem großen Speicherarraynetzwerk zu identifizieren. - Das System und die Verfahren, die hier beschrieben sind, können in anderen spezifischen Formen ausgeführt werden, ohne von der Wesensart oder wesentlichen Charakteristika derselben abzuweichen. Die im Vorhergehenden genannten Ausführungsbeispiele sollen deshalb in jeder Hinsicht als veranschaulichend betrachtet werden und sollen nicht einschränkend sein.
Claims (24)
- Ein Verfahren zum Reparieren einer Integrierte-Schaltung-Halbleiterspeichervorrichtung, das ein Empfangen eines extern gelieferten Signals aufweist, das Fehlerinformationen enthält, die zumindest eine Zeile oder Spalte von Speicherzellen in der Speichervorrichtung identifizieren, die einen Fehler aufweist.
- Das Verfahren gemäß Anspruch 1, bei dem das Empfangen ein Empfangen eines Bitmusters aufweist, das an Adressanschlussstifte der Speichervorrichtung geliefert wird, wobei das Bitmuster die Zeile oder Spalte identifiziert, die einen Fehler aufweist; und das ferner ein Speichern des Bitmusters zur Verwendung bei einem Vergleich gegenüber einer Adresse bei einer eingehenden Adressanforderung aufweist.
- Das Verfahren gemäß Anspruch 2, das ferner ein abtastendes Bewegen eines Schmelzstellenpulses über die Adressanschlussstifte aufweist, an die das Bitmuster geliefert wird, um das Bitmuster zu einem Latch zu übertragen.
- Das Verfahren gemäß Anspruch 1, bei dem das Empfangen ein Empfangen von Fehlerinformationen aufweist, die zumindest eine Adresse, die einen Fehler enthält, und zumindest eine Datenleitung für diese Adresse, die einen Fehler aufweist, aufweisen.
- Das Verfahren gemäß Anspruch 4, bei dem das Empfangen ein Empfangen von Fehlerinformationen aufweist, die zumindest eine Adresse an einem Speichermodul, das eine Mehrzahl von Speichervorrichtungen aufweist, und zumindest eine Datenleitung für diese Adresse, die einen Fehler aufweist, von einer Mehrzahl von Datenleitungen aufweisen, die die Mehrzahl von Speichervorrichtungen an dem Speichermodul überspannen.
- Das Verfahren gemäß Anspruch 1, bei dem das Empfangen während eines Zeitintervalls beim Hochfahren der Speichervorrichtung durchgeführt wird.
- Das Verfahren gemäß Anspruch 1, bei dem das Empfangen während eines Bereitschaftsmodus durchgeführt wird, der durch einen Reparaturbefehl eingeleitet wird, der an die Speichervorrichtung geliefert wird, und wiederholt wird, um Fehlerinformationen für jede einer Mehrzahl von Zeilen oder Spalten, die einen Fehler aufweisen, zu erhalten.
- Eine Integrierte-Schaltung-Halbleiterspeichervorrichtung, die einen Latch aufweist, der mit Adressanschlussstiften der Vorrichtung gekoppelt ist, der Fehlerinformationen speichert, die in einem extern gelieferten Befehl enthalten sind, der mit den Adressanschlussstiften der Vorrichtung gekoppelt wird, wobei die Fehlerinformationen zumindest eine Zeile oder Spalte von Speicherzellen in der Vorrichtung identifizieren, die einen Fehler aufweist.
- Die Vorrichtung gemäß Anspruch 8, die ferner eine Vergleichsschaltung aufweist, die mit dem Latch gekoppelt ist, die eine eingehende Adressanforderung an den Speicher mit den Fehlerinformationen vergleicht, um einen Zugriff auf eine redundante Zeile oder Spalte zu bewirken, falls eine Übereinstimmung besteht.
- Die Vorrichtung gemäß Anspruch 8, bei der der Latch ferner Informationen speichert, die an Datenleitungen der Vorrichtung geliefert werden, die zumindest eine fehlerbehaftete Speicherzelle an einer Adresse identifizieren, die den Fehlerinformationen entspricht, die an den Adressanschlussstift geliefert werden.
- Die Vorrichtung gemäß Anspruch 9, bei der der Latch die Fehleradressinformationen speichert, wenn ein Schmelzstellenpuls, der abtastend über zumindest eine Schmelzstellenbank bewegt wird, auch abtastend über die Adressanschlussstifte und Datenleitungen an der Speichervorrichtung bewegt wird.
- Ein Verfahren zum Reparieren einer Integrierte-Schaltung-Halbleiterspeichervorrichtung, das ein abtastendes Bewegen eines Schmelzstellenpulses über zumindest eine Schmelzstellenbank, um Fehlerinformationen, die in der Schmelzstellenbank enthalten sind, zu zumindest einem Schmelzstellen-Latch zu übertragen, und ein abtastendes Bewegen des Schmelzstellenpulses über Adressanschlussstifte aufweist, an die ein externes Signal geliefert wird, das zusätzliche Fehlerinformationen enthält, um die zusätzlichen Fehlerinformationen zu einem Latch zu übertragen.
- Das Verfahren gemäß Anspruch 12, bei dem das abtastende Bewegen ferner ein abtastendes Bewegen des Schmelzstellenpulses über Datenleitungen der Speichervorrichtung aufweist, an die ein Signal geliefert wird, das zumindest eine Datenleitung anzeigt, die fehlerbehaftet ist, an der Adresse, die durch das Signal dargestellt wird, das an die Adressanschlussstifte geliefert wird.
- Das Verfahren gemäß Anspruch 12, bei dem das abtastende Bewegen über die Adressanschlussstifte wiederholt wird, um Fehlerinformationen zu erhalten, die jede einer Mehrzahl von Zeilen oder Spalten, die Fehler aufweisen, darstellen.
- Das Verfahren gemäß Anspruch 12, das ferner ein Vergleichen der Fehlerinformationen mit einer eingehenden Adressanforderung an die Speichervorrichtung und ein Zugreifen auf eine redundante Speicherzelle aufweist, falls die eingehende Adressanforderung mit den Fehlerinformationen übereinstimmt.
- Das Verfahren gemäß Anspruch 12, das ferner ein Zuweisen von eigens vorgesehenen redundanten Zeilen und Spalten für Zeilen oder Spalten, die Fehler aufweisen, die durch die zusätzlichen Fehlerinformationen dargestellt werden, die in dem extern gelieferten Signal enthalten sind, aufweist, und wobei das Zugreifen ein Zugreifen auf eine der eigens vorgesehenen Zeilen und Spalten aufweist, wenn die eingehende Adressanforderung mit den zusätzlichen Fehlerinformationen übereinstimmt.
- Das Verfahren gemäß Anspruch 16, bei dem das Zugreifen ein Zugreifen auf eine redundante Zeile oder Spalte aufweist, die sich von den eigens vorgesehenen Zeilen und Spalten unterscheidet, wenn die eingehende Adressanforderung mit Fehleradressinformationen übereinstimmt, die von Informationen abgeleitet sind, die in ein oder mehr Schmelzstellenbänken in der Speichervorrichtung enthalten sind.
- Ein Verfahren zum Wiederherstellen von Fehleradressinformationen, die in einer Schmelzstellenbank einer Halbleitervorrichtung enthalten sind, das folgende Schritte aufweist: Überwachen des Betriebs des Halbleiters, um zu bestimmen, wenn wesentliche Fehler in Verbindung mit einer Zeile oder Spalte von Speicherzellen auftreten; ansprechend auf ein Erfassen der wesentlichen Fehler, Versetzen der Vorrichtung in einen Bereitschaftsmodus; und abtastendes Bewegen eines Schmelzstellenpulses über die Schmelzstellenbank, um Fehlerinformationen, die in der Schmelzstellenbank enthalten sind, zu einem Schmelzstellen-Latch zu übertragen und zurückzuspeichern.
- Das Verfahren gemäß Anspruch 18, bei dem das Versetzen ferner auf einen extern gelieferten Befehl anspricht.
- Eine Integrierte-Schaltung-Halbleiterspeichervorrichtung, die folgende Merkmale aufweist: a. eine Speichereinrichtung zum Speichern von Fehlerinformationen, die in einem extern gelieferten Befehl enthalten sind, der mit den Adressanschlussstiften der Vorrichtung gekoppelt wird, wobei die Fehlerinformationen zumindest eine Zeile oder Spalte von Speicherzellen in der Vorrichtung identifizieren, die einen Fehler aufweist; und b. eine Vergleichseinrichtung zum Vergleichen einer Adresse in einer eingehenden Adressanforderung mit den Fehlerinformationen, die in der Einrichtung zum Speichern gespeichert sind, wobei die Vergleichseinrichtung einen Zugriff auf eine redundante Speicherzelle bewirkt, falls die eingehende Adressanforderung mit den Fehlerinformationen übereinstimmt.
- Die Vorrichtung gemäß Anspruch 20, bei der die Speichereinrichtung die Fehlerinformationen speichert, wenn ein Schmelzstellenpuls, der abtastend über zumindest eine Schmelzstellenbank bewegt wird, auch abtastend über die Adressanschlussstifte an der Speichervorrichtung bewegt wird.
- Die Vorrichtung gemäß Anspruch 20, bei der die Speichereinrichtung die Fehleradressinformationen während eines Zeitintervalls beim Hochfahren der Vorrichtung speichert.
- Die Vorrichtung gemäß Anspruch 20, bei der die Speichereinrichtung die Fehleradressinformationen während eines Bereitschaftsmodus speichert, in den ansprechend auf ein Empfangen eines extern gelieferten Reparaturbefehls eingetreten wird.
- Die Vorrichtung gemäß Anspruch 20, bei der die Speichereinrichtung ferner Informationen speichert, die an Datenleitungen der Vorrichtung geliefert werden, die zumindest eine fehlerbehaftete Speicherzelle an einer Adresse identifizieren, die den Fehlerinformationen entspricht, die an den Adressanschlussstift geliefert werden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/253,728 US7401270B2 (en) | 2005-10-20 | 2005-10-20 | Repair of semiconductor memory device via external command |
US11/253,728 | 2005-10-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006048856A1 true DE102006048856A1 (de) | 2007-07-19 |
DE102006048856B4 DE102006048856B4 (de) | 2015-08-06 |
Family
ID=38042347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006048856.3A Expired - Fee Related DE102006048856B4 (de) | 2005-10-20 | 2006-10-16 | Verfahren zum Betreiben einer IC-Halbleiterspeichervorrichtung und IC-Halbleiterspeichervorrichtung |
Country Status (2)
Country | Link |
---|---|
US (1) | US7401270B2 (de) |
DE (1) | DE102006048856B4 (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8473791B2 (en) * | 2007-04-30 | 2013-06-25 | Hewlett-Packard Development Company, L.P. | Redundant memory to mask DRAM failures |
TW200921691A (en) * | 2007-11-14 | 2009-05-16 | Etron Technology Inc | Method for controlling a dram |
US8234543B2 (en) * | 2009-03-06 | 2012-07-31 | Via Technologies, Inc. | Detection and correction of fuse re-growth in a microprocessor |
US8281222B2 (en) * | 2009-08-07 | 2012-10-02 | Via Technologies, Inc. | Detection and correction of fuse re-growth in a microprocessor |
US8289790B2 (en) | 2010-05-13 | 2012-10-16 | Micron Technology, Inc. | Memory repair systems and methods for a memory having redundant memory |
US9953725B2 (en) | 2012-02-29 | 2018-04-24 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of operating the same |
US9001609B2 (en) | 2013-01-02 | 2015-04-07 | International Business Machines Corporation | Hybrid latch and fuse scheme for memory repair |
KR101862379B1 (ko) | 2013-04-19 | 2018-07-05 | 삼성전자주식회사 | Ecc 동작과 리던던시 리페어 동작을 공유하는 메모리 장치 |
KR102117633B1 (ko) * | 2013-09-12 | 2020-06-02 | 에스케이하이닉스 주식회사 | 셀프 리페어 장치 |
JP5657079B1 (ja) * | 2013-10-24 | 2015-01-21 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
KR102083266B1 (ko) * | 2013-11-29 | 2020-03-03 | 삼성전자주식회사 | 반도체 메모리 장치의 테스트 방법 및 반도체 메모리 시스템 |
WO2017131700A1 (en) * | 2016-01-28 | 2017-08-03 | Hewlett Packard Enterprise Development Lp | Row repair of corrected memory address |
US11244741B1 (en) | 2020-11-04 | 2022-02-08 | Micron Technology, Inc. | Selectable fuse sets, and related methods, devices, and systems |
US20220328125A1 (en) * | 2021-04-07 | 2022-10-13 | Micron Technology, Inc. | Apparatuses and methods for zone-based soft post-package repair |
US11657888B1 (en) | 2022-03-01 | 2023-05-23 | Nanya Technology Corporation | Test platform and redundancy fuse latch analysis method thereof |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939694A (en) * | 1986-11-03 | 1990-07-03 | Hewlett-Packard Company | Defect tolerant self-testing self-repairing memory system |
US5270974A (en) * | 1990-09-07 | 1993-12-14 | Alliance Semiconductor Corporation | Monolithic fail bit memory |
JP3351595B2 (ja) * | 1993-12-22 | 2002-11-25 | 株式会社日立製作所 | 半導体メモリ装置 |
US6910152B2 (en) * | 1998-08-28 | 2005-06-21 | Micron Technology, Inc. | Device and method for repairing a semiconductor memory |
US6199177B1 (en) * | 1998-08-28 | 2001-03-06 | Micron Technology, Inc. | Device and method for repairing a semiconductor memory |
KR100519512B1 (ko) * | 1998-12-30 | 2005-11-25 | 주식회사 하이닉스반도체 | 앤티퓨즈를 이용한 저전력 칼럼 리페어 회로 |
US6304989B1 (en) * | 1999-07-21 | 2001-10-16 | Credence Systems Corporation | Built-in spare row and column replacement analysis system for embedded memories |
WO2001020614A1 (en) * | 1999-09-15 | 2001-03-22 | Koninklijke Philips Electronics N.V. | Method of testing a memory |
US6181614B1 (en) * | 1999-11-12 | 2001-01-30 | International Business Machines Corporation | Dynamic repair of redundant memory array |
JP3910078B2 (ja) * | 2001-05-11 | 2007-04-25 | 株式会社ルネサステクノロジ | 半導体記憶装置および半導体記憶装置のテスト方法 |
US7155637B2 (en) * | 2003-01-31 | 2006-12-26 | Texas Instruments Incorporated | Method and apparatus for testing embedded memory on devices with multiple processor cores |
JP4308637B2 (ja) * | 2003-12-17 | 2009-08-05 | 株式会社日立製作所 | 半導体試験装置 |
TWI252397B (en) * | 2004-09-17 | 2006-04-01 | Ind Tech Res Inst | Method and apparatus of built-in self-diagnosis and repair in a memory with syndrome identification |
TW200615963A (en) * | 2004-10-07 | 2006-05-16 | Amic Technology Corp | Memory structure which having repair function and its repair method |
-
2005
- 2005-10-20 US US11/253,728 patent/US7401270B2/en not_active Expired - Fee Related
-
2006
- 2006-10-16 DE DE102006048856.3A patent/DE102006048856B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070113121A1 (en) | 2007-05-17 |
DE102006048856B4 (de) | 2015-08-06 |
US7401270B2 (en) | 2008-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006048856B4 (de) | Verfahren zum Betreiben einer IC-Halbleiterspeichervorrichtung und IC-Halbleiterspeichervorrichtung | |
DE102006033649B4 (de) | Speicherbauelement und Verfahren zum Konfigurieren eines Speicherbauelements | |
DE102020115736A1 (de) | Halbleiterspeichervorrichtung und Verfahren zum Betreiben der Halbleiterspeichervorrichtungen | |
DE102007058418A1 (de) | Fehlerkorrektur in Speicherbauteilen | |
DE102005048255A1 (de) | Integriertes Schaltungsbauelement und Betriebsverfahren | |
DE112007003015B4 (de) | Verfahren und Vorrichtung zur Cache-gestützten Fehlerdetektion und -korrektur in einem Speicher | |
DE10110469A1 (de) | Integrierter Speicher und Verfahren zum Testen und Reparieren desselben | |
DE10330111A1 (de) | Verfahren eines selbstreparierenden dynamischen Direktzugriffsspeichers | |
DE102004021267A1 (de) | Verfahren zum Testen eines Speicherbausteins und Prüfanordnung | |
DE102008021414A1 (de) | Flexibles Redundanzersetzungsschema für ein Halbleiterbauteil | |
DE102020108262A1 (de) | Halbleiterspeichervorrichtungen, Speichersysteme und Verfahren zum Steuern der Reparatur von Halbleiterspeichervorrichtungen | |
DE112012005617T5 (de) | Speicherung von Daten in Speichermodulpuffern | |
DE102009047875A1 (de) | Speicherreparatur | |
DE102020106203A1 (de) | Vorrichtung für integrierte Speicher-Selbsttests mit Fehlererkennungs- und -Korrekturcodebekanntheit | |
DE102004020875B4 (de) | Verfahren und Vorrichtung zum Maskieren bekannter Ausfälle während Speichertestauslesungen | |
DE19930169A1 (de) | Testeinrichtung zum Prüfen eines Speichers | |
DE102004028340A1 (de) | Verringern von Speicherausfällen in integrierten Schaltungen | |
DE4335061C2 (de) | Mehrspeichervorrichtung | |
DE102005001520A1 (de) | Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers | |
DE69724318T2 (de) | Prüfung und Reparatur einer eingebetteten Speicherschaltung | |
DE10120670B4 (de) | Verfahren zur Reparatur von Hardwarefehlern in Speicherbausteinen | |
DE102008030408A1 (de) | System und Verfahren zum Adressieren von Fehlern in einer Mehrchipspeichervorrichtung | |
DE10316931B4 (de) | Verfahren und Vorrichtung zum Testen von DRAM-Speicherbausteinen in Multichip-Speichermodulen | |
DE102020111321A1 (de) | System und verfahren zur erkennung und berichtigung von datenfehlern eines transparenten registers | |
DE2549392B2 (de) | Verfahren zur erhoehung der zuverlaessigkeit von integrierten speicherbausteinen und zur verbesserung der ausbeute von nach aussen hin fehlerfrei erscheinenden speicherbausteinen bei ihrer herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R082 | Change of representative |
Representative=s name: WILHELM & BECK, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: WILHELM & BECK, DE |
|
R020 | Patent grant now final | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |